CN102263194A - 半导体封装与制造半导体封装的方法 - Google Patents

半导体封装与制造半导体封装的方法 Download PDF

Info

Publication number
CN102263194A
CN102263194A CN2011102364009A CN201110236400A CN102263194A CN 102263194 A CN102263194 A CN 102263194A CN 2011102364009 A CN2011102364009 A CN 2011102364009A CN 201110236400 A CN201110236400 A CN 201110236400A CN 102263194 A CN102263194 A CN 102263194A
Authority
CN
China
Prior art keywords
inclination
tube core
semiconductor packages
isolated block
packaging body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102364009A
Other languages
English (en)
Inventor
博纳德·K·艾皮特
理奇·A·莱斯
安德鲁·T·W·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN102263194A publication Critical patent/CN102263194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种半导体封装及制造方法。该半导体封装包括导线架，包括孤立区块与至少一引脚位于该封装的周围，该孤立区块有侧面，该侧面有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端，至少一该引脚有侧面，该侧面有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端；多个导电垫块连结至该孤立区块与至少一该引脚的上表面；管芯连结至该多个导电垫块，而有空间存在于该管芯与该孤立区块之间；以及封装体至少部分包覆该管芯、该孤立区块的该倾斜的上部与至少一该引脚，其中该孤立区块的该倾斜的下部与至少一该引脚突出于该封装体。

Description

半导体封装与制造半导体封装的方法
技术领域
本发明涉及一种半导体，且特别是涉及半导体封装及制造半导体封装的方法。
背景技术
发光二极管(LED)是形成在管芯上的半导体光源。LED在许多装置中作为指示灯，而随着发光二极管芯片的亮度与发光效率的改善，LED更广泛用于照明。LED光源寿命数量级地远大于白炽光源的寿命。但是，LED光源亦面对关于散热的挑战，当发光二极管芯片在高温操作时，发光二极管芯片的光发射与色彩真实度均会变差。
为达到良好散热、高亮度与高功率，发光二极管转变为使用陶瓷基材为主的封装方式。但陶瓷基材极为昂贵，因此，业界正亟于寻找具有良好散热效率而更符合成本考虑的封装结构。
发明内容
本发明提供一种半导体封装。其包括导线架，具有孤立区块与位于该封装的周围的至少一引脚。该孤立区块具有侧面。该侧面具有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端。至少一该引脚具有侧面。该侧面具有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端。该封装还包括多个导电垫块连结至该孤立区块与至少一该引脚的上表面。该封装还包括管芯连结至这些导电垫块，且具有存在于该管芯与该孤立区块之间的空间。该封装还包括封装体至少部分包覆该管芯、该孤立区块的该倾斜的上部与至少一该引脚，其中该孤立区块的该倾斜的下部与至少一该引脚突出于该封装体。
本发明提供一种半导体封装。其包括导线架，具有孤立区块与位于该封装的周围的至少一引脚。该孤立区块具有侧面。该侧面具有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端。至少一该引脚有侧面。该侧面具有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端。该封装还包括管芯连结至该孤立区块并电性连结至至少一该引脚。该封装还包括第一封胶体包覆一部分该管芯、该孤立区块的该倾斜的上部与至少一该引脚，其中该孤立区块的该倾斜的下部与至少一该引脚突出于该第一封胶体。该封装还包括第二封胶体包覆该管芯的发光部分，其中该第二封胶体允许光通过。
本发明提供一种制造半导体封装的方法。该方法包括在基底的上下表面上形成导电层。该方法还包括在该基底形成开口以定义出孤立区块与在封装周围形成多个引脚。该孤立区块具有侧面，该侧面具有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端。该引脚具有侧面，该侧面具有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端。该方法还包括形成多个导电垫块于该孤立区块与这些引脚的上表面。该方法还包括连结管芯至这些导电垫块，且具有存在于该管芯与该孤立区块之间的空间。该方法还包括形成封装体连结至该封装，使该封装体至少部分包覆该管芯、该孤立区块的该倾斜的上部与这些引脚的该倾斜的上部，其中该孤立区块的该倾斜的下部与这些引脚突出于该封装体。
本发明提供一种半导体封装。其基底包括导电顶层与导电底层以及两者之间的介电层。顶层上形成多个导电元件。管芯连结至导电元件而未接触顶层。底胶占据导电元件间的空隙。该封装还包括封装体至少部分包覆管芯。
为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1A-1H是依照实施例制造导线架半导体封装结构的工艺的剖面示意图与俯视示意图。
图2是依照实施例的半导体封装结构的剖面示意图。
图3A-3E是依照另一实施例制造导线架半导体封装结构的工艺的剖面示意图。
图4A-4G是依照另一实施例制造导线架半导体封装结构的工艺的剖面示意图与俯视示意图。
图5是依照实施例的半导体封装结构的剖面示意图。
图6是依照实施例的半导体封装结构的剖面示意图。
图7A-7I是依照另一实施例制造导线架半导体封装结构的工艺的剖面示意图与俯视示意图。
图8A和8B是依照另一实施例制造导线架半导体封装结构的工艺的剖面示意图。
图9A-9H是依照另一实施例制造导线架半导体封装结构的工艺的剖面示意图。
附图标记说明
10、20、30、50、60、80、90：封装体结构
40、70：封装单元                 110、110’：基底
110a：上表面                     110b：下表面
111：孤立区块                    112、114：光致抗蚀剂层
113：倾斜上表面                  115：保护膜
117：管芯阴影区
116、118、122、302、306：导电层
116a、118a：导电区块             120、325、725：导电元件
120a、725a：中央导电元件         120b、725b：周围导电元件
720：双层片                      121：介电层
122a：导线部分                   123：叠层结构
130：管芯                        132：基材
134：半导体层                    136、336：接触垫
136a：中央接触垫                 136b：周围接触垫
140、140’、342：底胶            150：荧光层
160、360：封装体                 160a、360a：透镜部分
170、370：光转变物质颗粒         172：底覆层
220、320：导线                   225：粘胶层
227：覆层                        300：双面叠合结构
304：核心层                      308：贯孔
310：镀孔                        308’：盲孔
310’：插塞                      312、314：导电图案
322：叠合基底结构                340：封胶体
362：凸起部分               400：导电块
410、410’：载具            410a：上表面
410b：下表面位置            700：上基底层
具体实施方式
图1A-1H描述制造导线架半导体封装结构的工艺的实施例。参见图1A，首先提供基底110，该基底110具有上表面110a与下表面110b。所述基底110包括多个单位基底110’，如分割线A-A所示。某些实施例中，多个相连单位基底110’可同时或分批经由分割线A-A彼此分割开来。为简化起见，本文基底110与单位基底110’可彼此混用。
基底110可为例如金属板，材料如铜、铜合金或任意具有良好导电导热率材料。第一光致抗蚀剂层112与第二光致抗蚀剂层114分别形成于基底110的上表面110a与下表面110b上。实施例中，第一与第二光致抗蚀剂层112、114透过于基底110的上表面110a与下表面110b上叠合干膜光致抗蚀剂层(DFR)(未显示)、曝光并显影而使干膜光致抗蚀剂层(DFR)形成图案。或者，可提供具有预先形成图案的光致抗蚀剂层。
参见图1B，以第一与第二光致抗蚀剂层112、114做掩模，分别于上表面110a与下表面110b上形成第一导电层116与第二导电层118。接着，移除第一与第二光致抗蚀剂层112、114。第一与第二导电层116、118可以是金属或其他材料，透过电镀、镀层、薄片叠合或其他工艺而制得。第一与第二导电层116、118的任一或两者可为例如镍和金的叠层(镍/金层)。
第一导电层116包括多个第一导电区块116a，而第二导电层118包括多个第二导电区块118a。一般而言，第二导电层118的图案相对于第一导电层116的图案，如图1B。但是，在其他实施例，第二导电层118的图案可不同于第一导电层116的图案以符合产品需求。
更参见图1B，以第一导电层116做蚀刻掩模，进行第一蚀刻工艺以移除基底110的上部分并于基底110上表面形成多个上沟槽S1。任一上沟槽S1包括倾斜的上表面113。第一蚀刻工艺为半蚀刻工艺，因为仅移除基底110的上部分。第一蚀刻工艺可为例如各向同性蚀刻工艺。
图1B’显示基底110的俯视图。但图1B’是显示基底110的另一部分，不同于图1B所示。图1B显示单一单位基底110’沿着剖面线I-I’的一部分，图1B’显示两并排单位基底110’的一部分，任一单位基底110’以分割线A定义出来。每一第一金属区块116a是长方形，但亦可为任意形状，如圆形。每一区块116a可透过第一蚀刻工艺形成额外的上沟槽S1(未显示)分割成多个区块。如下所述，每一第一金属区块116a承载至少一管芯。上沟槽S1环绕第一金属区块116a并提供额外表面积以便利对于流热传导，使第一金属区块116a、其下基底110部分与第二金属区块118a作为管芯的散热片。
继续参见图1B’，每一上沟槽S1环绕围住第一导电层116的中央金属区块116a。上沟槽S1位于管芯阴影区117，亦即管芯安置区。实施例中，上沟槽S1面积小于管芯阴影区117。但于其他实施例，上沟槽S1区域可大于管芯阴影区117。此外，如图1B’所示，每单位基底110’仅包括一个上沟槽S1。但其他实施例中，每一单位基底110’可形成多个开口以符合散热设计需求。选择性地，金属层110于管芯安置区之外的部分表面上可形成抗锈层，可作为反射表面来增加LED管芯发射光的亮度。此抗锈层可为但不限于例如镍层或银层。
封装基底110可包括安排为条状或阵列状的多个封装单位基底110’。正方或长方状基底则材料利用上较有效率，但基底可为任意形状，包括不规则状，以符合产品设计需求。
图1C与1C’描述下一步骤，在第一导电层116上形成多个导电元件120。导电元件120包括位于中央第一金属区块116a上的中央导电元件120a与位于上沟槽S1外的周围导电元件120b。导电元件120可使管芯130与基底110之间维持间隔，而导电元件后续也可称为垫块(standoffs)。如后所详述，封装内的导电元件120可大大改善散热效率。
如实施例所述，导电元件120为柱状块，具有倒T形。柱状块优选因其可避免导线连结，也与下表面具有电极的管芯130相容。LED管芯130配置如图1D所示，管芯130的发光部分朝上使亮度最大。但其他实施例中，导电元件120可为不同形状的柱状块，如非倒T形、直柱状、凸块状或是其他种类导电元件120。导电元件120可利用引线、高速喷出、电镀或其他工艺形成。以T形柱状块而言，电镀工艺可包括两步骤。导电元件120可为任何适合材料，如金与其合金、银与其合金、铜、导电聚合物或任意具有良好导电导热率材料。当导电元件120为柱状块，可为铜并选择性具有以图案电镀形成的镍/金顶层。或者，导电元件120可为具有铜核而两端焊料的柱状块，以连接至第一导电层116与管芯130。或者，导电元件120可为引线形成的凸块，透过热声波连接法(thermosonic bonding)连接至第一导电层116。导电元件120可为焊料凸块，但焊料凸块因有介金属化合物(IMC)生长而寿命较短。金导电元件直接结合至导电层116因无介金属化合物，可提供较长寿命。
导电元件120的位置对应于后续步骤安置的管芯的电极位置。参见图1C’，导电元件120位置位于管芯阴影区117之内。不过，导电元件120的位置与数目可随设计需求如散热需求变化。
虽然图1C/1C’中的导电元件120形成于导线架结构，但是导电元件120也可形成于管芯上，而管芯再安置于导线架结构上。以铜柱状块为例，优选是在安置管芯前提供该柱状块于管芯上，以便达到优选柱状块平坦度。
图1D描述下一步骤，管芯130安置于每一单位基底110’。管芯130位于导电元件120之上。管芯130可透过热声波连接法连接至导电元件120。于实施例中，管芯130可为发光二极管(LED)管芯。图1D只显示出一个管芯130，但多个管芯130可同时安置于单一单位基底110’。以LED管芯为例，可能需要多于一个管芯以便达到所需的光强度与/或颜色。
管芯130包括基材132、位于基材132上一半导体层134、位于半导体层134上的多个接触垫136。基材132可为蓝宝石或其他材料，其亦可称为照明层。实施例中，接触垫136可为金属或其他材料。管芯130可还包括其他层(未显示)。
管芯130透过导电元件120电性连接至基底110与接触垫136。接触垫136可作为阳极、阴极或接地电极。如管芯130为LED功率芯片，上沟槽S1所围绕的中央电极136a为阳极，而上沟槽S1之外的周围电极136b为阴极，或相反。
如实施例所述，导电元件120位置以一对一的方式相对于管芯130的接触垫136的位置。中央接触垫136a连结至中央导电元件120a，而周围接触垫136b连结至周围导电元件120b。中央接触垫136a为第一电极，周围接触垫136b为第二电极。另一实施例中，每一接触垫136可搭配多于一个导电元件120以强化散热与导电度。添加额外导电元件120可帮助管芯热传导。事实上，某些导电元件120仅用于帮助热传导。每一接触垫136可搭配空间所允许的最多的导电元件120。
此处实施例中，仅显示安置一个管芯130于单一单位基底110’上。但多个管芯130可同时安置于单一单位基底110’上。例如，多个不同颜色的LED管芯可合并安置于一个单位基底110’以达到适当颜色或光度。此外，可提供一或多个保护元件(未显示)，如稳压(Zener)二极管于电路之中，以保护管芯130免于过热。
参见图1D’，基底110包括至少一通气孔S2。通气孔S2协助灌模时加热出气。此时，提供热强化封装胶体层125于管芯130与第一导电层116之间而达到非电性连接。封装胶体可经通气孔S2注入并可填入沟槽S1。
图1E描述下一步骤，底胶140形成于管芯130与第一导电层116。底胶140可增加管芯130与基底110之间的粘着，亦可增强封装的强度。底胶140可为高导热，以强化管芯130与导线架间的热传导。例如底胶140可包括导热颗粒，以强化导热性质。如此实施例所述，底胶140完全填满上沟槽S1并邻接倾斜上表面113，但另一实施例中，则无须填满。底胶140可以利用例如毛细底胶填充工艺形成。底胶140组成可为但不限制为例如有导热颗粒141的环氧树脂，导热颗粒141如矾土(alumina)、氮化铝或氮化硼等材料。
参见图1E’，底胶140’可以泛流底灌模工艺(flushed-under molding process)或底灌模工艺形成。薄膜灌模工艺中利用保护膜115贴附于转模内面(未显示)，置于管芯130之上，底胶材料泛灌至基底110上并填入管芯130与保护膜及第一导电层116之间的空隙。保护膜115可为连续胶带式的软式薄膜。底填工艺时，转铸模置于胶带上。基材132并未暴露于底胶140’，有助于基材132的移除。底胶140或140’可视为完成的封装中的一种封胶体。
图1F描述下一步骤，第二导电层118用作第二蚀刻工艺蚀刻掩模。第二蚀刻工艺中，蚀刻基底110的下表面110b形成多个下沟槽S3。每一下沟槽S3包括倾斜的下表面127。此外，下表面127与上沟槽S1的上表面113在顶端129相接。
下沟槽S3暴露出上沟槽S1中的底胶140。透过第二蚀刻工艺与所形成的下沟槽S3，多个中央区块111乃经由上沟槽S1与下沟槽S3所合并形成的开口而从基底110电性隔离或孤立出来。此外，上沟槽S1所环绕的中央导电元件120a也与上沟槽S1***的周围导电元件120b电性分离。第二蚀刻工艺为半蚀刻工艺，因仅移除基底110的下部分。第二蚀刻工艺可为例如各向同性蚀刻工艺。此处可理解，所谓孤立或隔离区块111不一定要位于中央，而可位于任意位置。
图1G描述下一步骤，移除管芯130的基材132并形成荧光层150于半导体层134上。基材132可以例如激光剥离(laser delamination)或其他工艺去除。移除基材132、蚀刻或粗糙化半导体层134可使发光效率更佳。其他实施例中，如后所述，可视产品需求而不移除基材132。若不欲移除基材132，保护膜115的形状可调整而使底胶140’与基材132的顶面共平面。
图1H描述下一步骤，形成封装体160于基底110之上以包覆管芯130、导电元件120与底胶140。封装体160还可以形成透镜部分160a。封装体160可使用透明封装胶体材料制造，如环氧或硅胶树脂，或可添加无机填充物以增加反射性。优选使用硅胶系的透明封装胶体材料，因其可抗黄化，不过，环氧系封装胶体材料较硬并具有优选粘着性。此外，封装体160还可包括光转变物质颗粒如荧光颗粒，如此可省略荧光层150。
至此，底胶140与封装体160于不同工艺制造并可包括不同材料组成。不过其他实施例中，底胶140与封装体160可以同样工艺形成或包括同样材料组成。此外，封装也可不具有底胶。
描述下一步骤，完成的封装体10如图1H所示，沿着分割线A(图1G)分离开来。进行例如单体化工艺将单位基底110’彼此分割开来。
图2显示依照实施例前述工艺所做的封装结构20的剖面示意图，除了保留基材132与添加光转变物质颗粒170如荧光颗粒之外。光转变物质颗粒170在特定条件下发光以达到预期光相。
此实施例中，底胶140与/或封装体160的优选材料应具有介于管芯130与导线架的CTE之间的热膨胀系数(CTE)。如此可减轻管芯130与导线架间的应力。该种材料亦可压紧导线而减少剪切应力故强化结合。
如图3A-3E，描述制造导线架半导体封装结构的另一实施例。参见图3A，先于封装基底110中形成上沟槽S1。该步骤类似于前述实施例，除了沟槽S1的位置安排不同。上沟槽S1可以如图1A与1B所示步骤形成。多个管芯130电性连结至基底110。所谓连结例如可透过直接金属结合或透过导电胶(未显示)。后者，粘胶亦可仅导热。多个导线320延伸于管芯130与基底110的第一导电层116之间。图3A仅显示一个管芯，但是单一基底可搭配多个LED管芯以提供预期光度与颜色。管芯130可为LED芯片，包括基材132(如蓝宝石层)、基材132上的半导体层134(如发光层)与半导体层134上的至少两金属接触垫136。管芯130透过导线320与接触垫136而电性连接至基底110。
图3B描述下一步骤，形成封胶体340包覆导线320与一部分管芯130，并覆盖一部分基底110。封胶体340可为例如非透明或透明封装胶体材料。
图3C描述下一步骤，第二导电层118作第二蚀刻工艺蚀刻掩模。第二蚀刻工艺中蚀刻基底110下表面110b以形成多个下沟槽S3。下沟槽S3暴露出上沟槽S1中的封胶体340。透过第二蚀刻工艺与所形成的下沟槽S3，基底110隔离出多个基底区块111。第二蚀刻工艺可为例如各向同性蚀刻工艺。可于之前、之后或同时在未被封胶体340覆盖的半导体层134上形成荧光层150。
图3D描述下一步骤，形成封装体160于基底110上包覆管芯130、封胶体340与导线320。封装体160可以形成透镜部分160a位于管芯130发光面之上。封装体160可使用透明封装胶体材料制造，如环氧或硅胶树脂，或可添加无机填充物以增加反射性。无机填充物可为二氧化钛(TiO2)。例如。封装体160还可包括光转变物质颗粒370如荧光颗粒，如图3E。下一步骤，完成的封装体30如图3D沿着分割线A(图3C)分离开来。进行例如单体化工艺将单位基底110’彼此分割开来
封装体160的透镜部分160a可视光学设计为任意形状。实施例中，封装体160可以形成邻近封胶体340的侧表面，但不覆盖住封胶体340上表面。或者，以工艺制造封装体，而非以两步骤形成封装体160与封胶体340。
上述组装半导体封装结构的工艺具有多样优点。例如管芯130安置于基底110，其包括多个导线架长条或单位基底110’。基底110在组装后才单体化。相对于陶瓷基板的工艺，封装所用的导线架基底尺寸较大，比较经济。
还有如管芯130与单位基底110’间的导电元件120可提供间距，而使导热底胶材料140得以灌入导电元件120间的间隙，进而有较好热效能与优选可塑性。此外，导电元件120可为柱状块。相较于倒装焊球，柱状块刚性优选。封装体10可受较大应力而能通过更严苛的测试，如掉落测试与热循环测试。柱状块可取代导线而提供优选散热途径，而提供优选热效能并增长寿命。柱状块可减少管芯附近的灰区，其包括模铸与或导线区域。柱状块因此增加亮度。此外，管芯130位于孤立区块111，其透过上、下沟槽S1/S3所构成的开口而孤立于基底110。上、下沟槽S1/S3露出孤立区块111的侧壁与相对于孤立区块111的基底110的侧壁，故产生更大表面积而帮助对流热传导。此外，导线架结构具有可布线金属图案(未显示)，可应产品要求改善设计弹性。例如可布线金属图案连结LED管芯至稳压(Zener)二极管或其他管芯如控制器、RF管芯或传感器等，而成完整LED***。此外，这些额外元件与管芯相隔开，故元件的热不会影响其他元件。
此实施例中，LED管芯的底胶与封装胶体的材料需为高导热。其他元件可选用标准底胶与封装胶体。因沟槽将元件分隔开来，导热主要是透过基底110的导线图案，反而介电物质如封装体160、底胶140与基底110的介电质较不传导散热。该种型态会有温度梯度使基底110的元件如控制器或传感器等较管芯130凉许多。
管芯130的散热途径乃透过导电元件120与底胶140至基底110，向下至封装体贴附的母板(未显示)或向下至散热片(未显示)。管芯130另一散热途径是透过封装体160。热从封装体160表面透过对流至周围环境。若是引线结合管芯，如图3E，管芯130另一散热途径是透过导线320至基底110，向下至封装体贴附的母板(未显示)或向下至散热片(未显示)。
封胶体340保护导线320与其结合至基底110与管芯130。如前所述，封装体160可使用透明封装胶体材料制造，如环氧或硅胶树脂。反之，封胶体340也可用传统封装胶体材料，如环氧系封装胶体。若封装体160是环氧系，封装体160与封胶体340之间粘着佳。若封装体160为硅胶，封装体160与封胶体340间介面需处理以强化粘着力。
如图4A-4G，描述制造导线架半导体封装结构的另一实施例。参见图4A，提供具有上表面410a与下表面410b的载具410。上表面410a可包括离形层(未显示)以帮助后需步骤移除载具410。正方或长方状导线架则材料利用上较有效率，但导线架可为任意形状，包括不规则状，以符合产品设计需求。载具410可以不锈钢或其他材料制成。
载具410例如作为临时载具，承载至少一封装单元40(图4G)，封装单元40排列为条状或阵列状。载具410包括多个载具单元410’，为分割线A-A所定义。某些实施例中，多个相连单位基底110’可同时或分批经由分割线A-A彼此分割开来。为简化起见，此处载具410与载具单元410’可彼此混用。
载具410上表面410a上形成多个导电块400。实施例中，导电块400可以通过网印银胶形成于载具410上，接着烧结成导电块400。或者，导电块400也可以其他金属如金、镍/金合金、铜或其组合来制得。导电块400可以图案电镀法形成。另一实施例中，导电块400为铜/镍/金叠垫。实非限于实施例，导电块400的高度例如约为5微米至约50微米。导电块400可排列为阵列状。
图4A’显示载具410的俯视图。但图4A’乃是显示载具410的另一部分，不同于图4A所示。图4A显示单一单位基底110’沿着剖面线I-I’的一部分，图4A’显示两并排单位基底110’的一部分，任一单位基底110’以分割线A定义出来。如图4A’，导电块400位置位于管芯阴影区117之内。载具410与导电块400可视为导线架结构。如图4A’俯视图所示，每一导电块400乃为圆形，但亦可为其他形状如方形，或不规则形。
图4B描述下一步骤，多个管芯130透过多个导电元件120连结至导电块400。在放置管芯130之前导电元件120可以形成于导电块400上。或者，导电元件120可以在管芯130连结至导线架结构前形成于管芯130上。以铜柱状块为例，最好是在安置管芯前先将上柱状块安装至管芯130上，使得平坦度优选。导电元件120与管芯130的结构与形成步骤与前述步骤相似，故不再重复。不过，如图1C-1H与图2所示的导电元件120为倒T形，如图4B-4G与图5所示的导电元件120为正T形。T形柱状块的上下差异可因导电元件120于第一版本先形成于基底110/载具410上，而第二版本先形成于管芯130上。
导电元件120位置相对于管芯130电极(未显示)位置。管芯130透过导电元件120与接触垫136电性与物理连接至导电块400。载具410移除后，导电块400作为散热片。导电块400尺寸可依照印刷解析度调整以协助散热。导电元件120改善散热效率，因其具有优选导热度并提供管芯130与导电块400较短途径。如实施例所述，单一导电块400搭配单一导电元件120。不过，导电元件120的位置与数目可随设计需求如散热需求变化。例如每一导电块400搭配多个导电元件120帮助散热。
图4C描述下一步骤，在载具410之上形成保护膜115，此步骤如图1E’所述，故省略。
图4D描述下一步骤，底胶140形成于管芯130、导电元件120、导电块400与载具410之间。底胶140可以前述任意步骤形成，并可包括前述可能底胶材料。图4D’的另一实施例中，载具410还包括至少一通气孔119，通气孔协助灌模时注入与加热出气。
图4E描述下一步骤，移除载具410。或者，形成封装体后再移除载具。接着，如图4F，移除管芯130的基材132并形成荧光层150于半导体层134上。移除基材132与形成荧光层150如前述图1G步骤所示。
图4G描述下一步骤，形成封装体160于底胶140与管芯130之上。封装体160包覆管芯130、底胶140与导电元件120，而导电块400埋于底胶140中但其底面400b露出。封装体160可以形成透镜部分160a。封装体160的材料与其制成可以参考图1H与图2所述。
下一步骤，完成的封装体40如图4G沿着分割线A(图4F)分开。进行如单体化工艺分离封装体40，导电块400暴露出其底面400b便于连接至母板或印刷电路板。
图5显示依照实施例前述工艺所做的封装结构50的剖面示意图，除了保留基材132与添加光转变物质颗粒170如荧光颗粒之外。光转变物质颗粒170在特定条件下发光以达到预期光相。封装结构50包括至少一管芯130位于导电块400上，多个导电元件120与底胶140位于它们之间。导电块400底面400b与底胶140齐平。封装体160包覆管芯130与底胶140，而导电元件120与导电块400埋于底胶140中。导电块400底面400b露出底胶140外便于电性连结。管芯130经导电元件120与接触垫136电性连接至导电块400。接触垫136可作为阳极、阴极或接地电极。透镜部分160a可依照需要覆盖全部封装、或为任意形状、尺寸。
图6显示依照另一实施例的封装结构60的剖面示意图。此实施例中，管芯130经导线结合至导电块400。管芯130直接位于管芯承载垫600上，其为导电块400所环绕。管芯顶面130a是发光面。管芯130透过导线320与接触垫136电性连接至导电块400。封装胶体340包覆管芯承载垫600、导电块400、导线320与管芯130的电极136但露出管芯130中央部分以利发光。荧光层150位于半导体层134上与电极136间。封装体160包覆荧光层150与封装胶体340，导电块400埋于封装胶体340中，而导电块400底面400b露出底胶140外便于电性连结。封装体160可包括光转变物质颗粒(未显示)。封装体160可以形成透镜部分160a。封装体160可以完全形成于荧光层150上而没有覆盖封装胶体340顶面。或者，以工艺制造封装体，而非以两步骤形成封装体160与封胶体340。
图4-6实施例的优点同于图1-3实施例。此外，图4-6实施例中，底胶工艺后移除载具410。因此，封装结构整体高度或厚度减少。与传统陶瓷基底工艺相较，因临时载具410可回收使用更可降低成本。
如图7A-7I，描述制造叠层或PCB板式半导体封装结构工艺的实施例。参见图7A，提供载具410。载具410例如作临时载具承载至少一封装单元70(图7I)，封装单元70排列为条状或阵列状。载具410包括多个载具单元410’，为分割线A-A所定义。某些实施例中，多个相连单位基底110’可同时或分批经由分割线A-A彼此分割开来。为简化起见，此处载具410与载具单元410’可彼此混用。
载具410包括上基底层700，上基底层700可为金属如铜、铜合金或其他材料。载具410与上基底层700可以是例如铜箔基板(Copper clad laminate，CCL)或不锈钢片覆以铜箔。
形成第一光致抗蚀剂层112于上基底层700上表面700a上。第一光致抗蚀剂层112可以如图1A所述方法形成。以第一光致抗蚀剂层112为掩模，形成第一导电层116于未被第一光致抗蚀剂层112覆盖的上表面700a。第一导电层116可以如图1A & 1B所述方法或材料形成。
参见图7B，移除第一光致抗蚀剂层112，形成第二光致抗蚀剂层114于上基底层700上并覆盖部分第一导电层116。以第二光致抗蚀剂层114为掩模，形成第二导电层118于第一导电层116上。接着，移除第二光致抗蚀剂层114。第二导电层118可以如图1A & 1B所述方法或材料形成。第一导电层116包括多个第一导线部分116a。第二导电层118包括多个金属柱状块118a分位于第一导线部分116a上。
参见图7C，双层片720(包括介电层121与第三导电层122)形成于第一与第二导电层116、118之上。介电层121例如为预浸物材料(prepregs)，如双顺丁烯二酸酰亚胺-三氮杂苯树脂(Bismalemide Triazine，BT，自三菱化工购得)，或玻璃环氧基树脂(FR-4/FR-5)，如从日立或度森化学购得。第三导电层122材料可类似于第一与第二导电层116、118材料。双层片720可压合叠合至导电层116、118上，或热压合形成。导电层116、118、122与介电层121构成叠层结构123。选择性地，导电层122于管芯安置区117之外的部分表面上可形成抗锈层(未显示)，可作为反射表面来增加LED管芯发射光的亮度。该抗锈层可为但不限于例如镍层或银层。
所述第三导电层122包括多个第二导线部分122a。第二导线部分122a可以图案化光致抗蚀剂层(未显示)在叠合载具410中蚀刻出图案形成。第二导线部分122a透过间隙S4彼此分隔开来。第二导线部分122a可例如先图案化再叠合或压合后再图案化。第三导电层122的图案实质上对应于图7C的第一导电层116的图案。但视设计需要，第三导电层122的图案可不同于第一导电层116的图案。
参见图7D，形成多个导电元件725于第三导电层122的第二导线部分122a上，如实施例所述，导电元件725为钉柱(studs)，但亦可为其他结构如前述导电元件120所讨论的结构。导电元件725可以任意方法或任意材料，包括前述导电元件120所形成的方法或材料制得。下一步骤，形成覆层(未显示)覆盖导电元件725与第二导线部分122a。覆层可以电镀或其他方法形成。覆层可为例如镍/金叠层或其他材料。
图7D’显示载具410的俯视图。但图7D’乃是显示载具410的另一部分，不同于图7D所示。图7D显示单一单位基底110’沿着剖面线I-I’的一部分，图7D’显示两并排单位基底110’的一部分，任一单位基底110’以分割线A定义出来。如图7D’的俯视图，间隙S4环绕中央导电元件725a，而周围导电元件725b位于间隙S4***。间隙S4也环绕中央导电元件725a之下的第二导线部分122a。间隙S4开口位置对应管芯阴影区117的位置。间隙S4小于管芯阴影区117，不过其尺寸可等于或大于管芯阴影区117。间隙S4可为任意形状，或不规则形，可视电性设计需求以多个间隙S4对应单一单位基底。导电元件725位置对应于管芯130电极位置，导电元件725位置位于管芯阴影区117之内。不过，导电元件725的位置与数目可随设计需求如散热需求变化。例如可以数个导电元件725搭配每一管芯电极。
虽然如图7D与7D’的导电元件725形成于叠层结构123上，其亦可在管芯130安置至叠层结构123前形成于管芯130上，视产品或成本考虑而定。以铜柱状块为例，优选是在管芯130安置前，形成柱状块于管芯130上，使得平坦度优选。此外，亦可引线结合管芯130与叠层基底结构。
参见图7E，多个管芯130安置至叠层结构123上，但仅显示出一个管芯130。管芯130连结至导电元件725。例如可透过热声波结合法来连结位于导电元件725上的管芯130。管芯130可为LED芯片。管芯130透过导电元件725与接触垫136电性连接至第一与第三导电层116、122。接触垫136可作为阳极、阴极或接地电极。如管芯130为LED功率芯片，间隙S4所围绕的中央电极136a为阳极，而间隙S4之外的周围电极136b为阴极，或相反的。导电元件725位置以一对一的方式相对于管芯130电极的位置，可以多对一的方式相对于管芯130电极的位置以增加导热导电度。中央接触垫136a连结至中央导电元件725a，而周围接触垫136b连结至周围导电元件725b。例如间隙S4所围绕的中央电极136a与间隙S4之外的周围电极电性相隔离。
参见图7F，底胶140形成于管芯130与叠层结构123之间并填入于管芯130下的导电元件725与电极136之间。底胶140可以任何底胶注入工艺制得或为任意底胶材料所形成。此外，底胶140可帮助封装接合并增强封装强度。
参见图7F’，底胶140’可以泛流底灌模工艺或底灌模工艺形成。薄膜灌模工艺中利用保护膜115贴附于转模内面(未显示)，置于载具410之上，底胶材料泛灌至管芯130与导电元件725之间以及填入保护膜及导电层122之间的空隙。保护膜115可为连续胶带式的软式薄膜。底填工艺时，转铸模置于胶带上。载具410与叠层结构123还包括至少一通气孔S5，通气孔S5协助灌模时注入与加热出气。通气孔S5亦可协助真空模铸工艺中形成底胶140’。
参见图7G，移除载具410。载具410可与上基底层700一起移除。若有需要，进行闪蚀刻(flash etching)或其他工艺来完全移除上基底层700。选择性地，移除载具后可以形成底覆层(未显示)盖住第一导电层116露出的表面。或者，可待后续形成封装体再移除载具410与上基底层700。此处，第一与第二导电层116、118与双层片720可视为叠层基底，而导电部分122a为顶导电图案以及导电部分116a为底导电图案。
参见图7H，移除管芯130的基材132并形成荧光层150于半导体层134上。移除基材132与形成荧光层150的步骤如图1G。
参见图7I，形成封装体160以包覆管芯130、导电元件725与底胶140。封装体160可以形成透镜部分160a。封装体160可以利用如图1H与图2所述的材料或工艺制得。
下一步骤，将如图7I所示的完成的封装体70沿着分割线A(图7H)分开来。例如，进行单体化工艺而使封装体70彼此分开。
图8A显示依照实施例图7A-7I所制造的封装体结构80的剖面示意图。封装体结构80包括至少一个管芯130位于叠合基底123上、多个导电元件725位于管芯130与导线部分122a间与位于其间的底胶140。封装体160包覆管芯130、导电元件725与导线部分122a。
管芯130透过导电元件725与接触垫136电性连接至导线部分116a、122a。导电元件725与其下的导线部分116a、122a可帮助封装单位的散热。封装体160还包括光转变物质颗粒170。此外，底覆层172位于第一导电层116上。底覆层172可加强导电度，可为镍/金层或其他材料。
图8B显示另一实施例的封装体结构82的剖面示意图。封装体结构82包括至少一个管芯130位于叠合基底123a的导电覆层227上。多个导线220经接触垫136电性连结管芯130至覆层227。封装体160包覆管芯130、导线220与叠合基底123a。覆层227可以图案电镀或其他工艺形成。覆层227可加强导电度，可为镍/金层或其他材料。此外，管芯130与覆层227间的粘胶层225可固着管芯130与叠合基底123a间的附着。
管芯130如上所述但包括荧光层150覆盖于半导体层134上但未覆盖电极136。接触垫136可作阳极、阴极或接地电极。封装体结构82还包括底覆层172，如图8A所述。虽然图8B中只有单一导线220从每一电极136延伸出去，也可使用多个导线220连结特定电极136改善电性或散热效能以安置大电流构件。
如图9A-9H，描述制造叠层或PCB板式半导体封装结构工艺的实施例。参见图9A。先提供双面叠合结构300。如前述实施例，所述结构300仅是多个结构300中的一个，各结构彼此相连而以分割线A-A分开。
结构300包括第一导电层302、第二导电层306与核心层304位于其间。第一、第二导电层302、306材料可类似于前述导电层或其他材料。第一与第二导电层302、306可以任意方法或任意材料，包括类似于前述导电层形成方法所制得。核心层304可为预先形成预浸物材料(prepregs)，包括树脂、玻璃纤维或其他材料。双面叠合结构300可为铜箔基板，以例如二氟化铵树脂(Ajinomoto build-up film，ABF)、双顺丁烯二酸酰亚胺-三氮杂苯树脂(Bismalemide Triazine，BT)或玻璃环氧基树脂(FR-4/FR-5)制造。结构300中以任意工艺如机械或激光钻孔形成贯孔308。
参见图9B，电镀贯孔308以形成镀孔310。电镀贯孔可以如图完全填满贯孔308或仅覆盖贯孔308的侧壁。电镀工艺也可增加每一第一与第二导电层302、306的厚度，如图9B。
另一实施例中，如图9A’与9B’，并不形成贯孔308，反形成多个盲孔308’(图9A’)并接着电镀形成插塞310’(图9B’)。盲孔一般以激光钻孔在较薄的CCL结构中。特别是超薄基板。任一实施例中，内连线如镀孔310或插塞310’，电性连接第一与第二导电层302、306。
图9C描述图9B的下一步骤。叠层结构300顶面与底面上分别形成第一导电图案312与第二导电图案314。导电图案312、314可加强导电度，可为金或其他材料。以第一与第二导电图案312、314为蚀刻掩模，蚀刻其下的第一与第二导电层302、306直至露出核心层304，并形成多个开口S4。此时大约定义出叠合基底结构322。
参见图9D，形成多个导电元件325于第一导电图案312上。导电元件325可以任意方法或任意材料，包括形成前述导电元件的工艺或材料所制得。如实施例所述，导电元件325为钉柱(studs)，但亦可为其他结构如前述导电元件所讨论的结构。虽然显示导电元件325形成于叠合基底322上，其也可以形成于管芯130上在安置管芯130至叠合基底322前。
参见图9E，安置多个管芯130至叠合基底322之上并位于导电元件325上。管芯130可以前述任意方法连结至导电元件325。管芯130透过导电元件325与接触垫336电性连接至第一导电图案312。管芯130的特性与其内连线如前所述。
参见图9F，形成底胶342于管芯130与第一导电图案312之间，填入导电元件325与管芯130的电极336的间隙中。底胶342可以任意方法或任意材料，包括形成前述底胶的工艺或材料所制得。底胶342强化封装底胶342接合处的强度，强化封装强度与耐用度。
参见图9G，移除管芯130的基底332可以形成前述基底332任意方法制成。接着，形成荧光层350于半导体层334上。参见图9H，形成封装体360于叠层结构300上以包覆管芯130、导电元件325、第一导电图案312与底胶342。封装体360可以形成透镜部分360a。封装体360可包括前述封装体任意材料或其他材料。封装体360的凸起部分362可延伸覆盖整个叠层结构，或视设计需求而为不同形状。
下一步骤，如图9H完成的封装体90沿着分割线A(图9G)分开来。进行例如单体化工艺将封装体90彼此分开。
图7-9实施例的优点同于图1-6实施例。选择性的模铸底胶及通气孔于此处省略。所述叠合LED封装可透过添加控制器、RF管芯、传感器或功率管理等额外电路轻易延伸升级应用至LED***。两层叠合基底增加连接LED与这些功能的装配弹性，当LED可能热能上需与这些额外电路分区时。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何所属技术领域中一般技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定为准。

Claims (18)

1.一种半导体封装，包括：
导线架，包括孤立区块与位于该封装的周围的至少一引脚，该孤立区块具有侧面，该侧面具有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端，至少一该引脚具有侧面，该侧面具有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端；
多个导电垫块，连结至该孤立区块与至少一该引脚的上表面；
管芯，连结至该多个导电垫块，且具有存在于该管芯与该孤立区块之间的空间；以及
封装体，至少部分包覆该管芯、该孤立区块的该倾斜的上部与至少一该引脚，其中该孤立区块的该倾斜的下部与至少一该引脚突出于该封装体。
2.如权利要求1所述的半导体封装，其中该导线架包括环绕该孤立区块的开口，该开口电性分离该孤立区块与该基底的其余部分。
3.如权利要求1所述的半导体封装，其中该封装体包括导热颗粒。
4.如权利要求1所述的半导体封装，其中该管芯是发光二极管管芯。
5.如权利要求4所述的半导体封装，其中该封装体包括透镜部分，该透镜部分位于该管芯上方。
6.如权利要求1所述的半导体封装，其中该导线架是铜或铜合金，而其上下表面包括镍/金层。
7.如权利要求1所述的半导体封装，其中该导电垫块为柱状块。
8.一种半导体封装，包括：
导线架，包括孤立区块与位于该封装的周围的至少一引脚，该孤立区块具有侧面，该侧面具有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端，至少一该引脚具有侧面，该侧面具有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端；
管芯，连结至该孤立区块并电性连结至至少一该引脚；
第一封胶体，包覆一部分该管芯、该孤立区块的该倾斜的上部与至少一该引脚，其中该孤立区块的该倾斜的下部与至少一该引脚突出于该第一封胶体；以及
第二封胶体，包覆该管芯的发光部分，其中该第二封胶体允许光通过。
9.如权利要求8所述的半导体封装，其中该导线架包括定义出该孤立区块的开口，该开口电性分离该孤立区块与该基底的其余部分。
10.如权利要求8所述的半导体封装，其中该第一封胶体包括导热颗粒。
11.如权利要求8所述的半导体封装，其中该管芯是发光二极管管芯。
12.如权利要求11所述的半导体封装，其中该第二封胶体包括透镜部分，该透镜部分位于该管芯上方。
13.一种制造半导体封装的方法，包括：
在基底的上下表面上形成导电层；
在该基底形成开口以定义出孤立区块与在封装周围形成多个引脚，该孤立区块具有侧面，该侧面具有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端，每一引脚具有侧面，该侧面具有倾斜的上部与倾斜的下部，而该倾斜的上部与该倾斜的下部的交界定义出尖端；
形成多个导电垫块于该孤立区块与该多个引脚的上表面；
连结管芯至该多个导电垫块，且具有存在于该管芯与该孤立区块之间的空间；以及
形成封装体连结至该封装，使该封装体至少部分包覆该管芯、该孤立区块的该倾斜的上部与该多个引脚的该倾斜的上部，其中该孤立区块的该倾斜的下部与该多个引脚突出于该封装体。
14.如权利要求13所述的制造半导体封装的方法，其中形成该开口以电性隔离该孤立区块与该基底的其余部分。
15.如权利要求13所述的制造半导体封装的方法，其中该封装体包括导热颗粒。
16.如权利要求13所述的制造半导体封装的方法，其中该管芯是发光二极管管芯。
17.如权利要求16所述的制造半导体封装的方法，还包括透镜部分于该封装体中而位于该管芯上方。
18.如权利要求13所述的制造半导体封装的方法，其中形成该多个导电垫块包括形成柱状块。
CN2011102364009A 2011-04-13 2011-08-17 半导体封装与制造半导体封装的方法 Pending CN102263194A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/086,280 2011-04-13
US13/086,280 US20120261689A1 (en) 2011-04-13 2011-04-13 Semiconductor device packages and related methods

Publications (1)

Publication Number Publication Date
CN102263194A true CN102263194A (zh) 2011-11-30

Family

ID=45009744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102364009A Pending CN102263194A (zh) 2011-04-13 2011-08-17 半导体封装与制造半导体封装的方法

Country Status (3)

Country Link
US (1) US20120261689A1 (zh)
CN (1) CN102263194A (zh)
TW (1) TW201242115A (zh)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187512A (zh) * 2012-01-03 2013-07-03 Lg伊诺特有限公司 发光器件
CN103456697A (zh) * 2012-05-31 2013-12-18 台湾积体电路制造股份有限公司 用于封装件的隔离环及其形成方法
CN103682071A (zh) * 2012-09-13 2014-03-26 Lg伊诺特有限公司 发光器件
CN103872212A (zh) * 2014-01-26 2014-06-18 上海瑞丰光电子有限公司 一种led封装方法
CN104576907A (zh) * 2014-12-18 2015-04-29 上海大学 倒装led芯片封装结构
CN104600175A (zh) * 2014-12-18 2015-05-06 上海大学 倒装led基板构件及倒装led封装构件
CN104638090A (zh) * 2014-12-18 2015-05-20 上海大学 倒装led封装模组
CN105090902A (zh) * 2014-05-06 2015-11-25 奇想创造事业股份有限公司 安装面具有隔槽的塑料灯座及具有该灯座的塑料灯泡
CN105225971A (zh) * 2014-06-27 2016-01-06 三菱电机株式会社 半导体装置的制造方法
CN105280798A (zh) * 2014-05-28 2016-01-27 Lg伊诺特有限公司 发光器件
CN108493184A (zh) * 2018-04-27 2018-09-04 孙爱芬 一种照明装置的制造方法
CN108550681A (zh) * 2018-04-26 2018-09-18 孙爱芬 一种led芯片cob封装结构
KR101900276B1 (ko) * 2012-01-04 2018-09-20 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
KR101901839B1 (ko) * 2012-01-03 2018-09-27 엘지이노텍 주식회사 발광소자, 발광 소자 패키지 및 발광 모듈
KR101901845B1 (ko) * 2012-01-05 2018-09-27 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 모듈
CN108630631A (zh) * 2017-05-30 2018-10-09 日月光半导体制造股份有限公司 半导体封装结构和其制造方法
CN108735611A (zh) * 2017-04-21 2018-11-02 先进科技新加坡有限公司 制作在可布线衬底上的显示面板
US10396255B2 (en) 2014-06-12 2019-08-27 Genesis Photonics Inc. Light emitting component
US10439111B2 (en) 2014-05-14 2019-10-08 Genesis Photonics Inc. Light emitting device and manufacturing method thereof
US10497681B2 (en) 2015-09-18 2019-12-03 Genesis Photonics Inc. Light-emitting device
US10784423B2 (en) 2017-11-05 2020-09-22 Genesis Photonics Inc. Light emitting device
US10854780B2 (en) 2017-11-05 2020-12-01 Genesis Photonics Inc. Light emitting apparatus and manufacturing method thereof
US10910523B2 (en) 2014-05-14 2021-02-02 Genesis Photonics Inc. Light emitting device

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI541957B (zh) * 2012-05-11 2016-07-11 矽品精密工業股份有限公司 半導體封裝件及其封裝基板
US8933473B1 (en) * 2012-06-01 2015-01-13 Valery Dubin Method, apparatus and system for providing light source structures on a flexible substrate
KR101546572B1 (ko) * 2013-07-16 2015-08-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
CN104716245A (zh) * 2013-12-13 2015-06-17 晶元光电股份有限公司 发光装置及其制作方法
CN103840073B (zh) * 2014-03-13 2017-06-06 内蒙古华延芯光科技有限公司 倒装发光二极管器件及其制造方法
JP6661890B2 (ja) 2014-05-21 2020-03-11 日亜化学工業株式会社 発光装置
DE102014108368A1 (de) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
FR3024592B1 (fr) * 2014-08-02 2018-06-15 Linxens Holding Procede de fabrication de circuits integres a diodes electro-luminescentes et circuits integres obtenus par ce procede
JP6592886B2 (ja) * 2014-10-31 2019-10-23 日亜化学工業株式会社 発光装置の製造方法
KR101706825B1 (ko) * 2014-11-13 2017-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지
TWI594341B (zh) * 2015-01-19 2017-08-01 神盾股份有限公司 指紋辨識裝置封裝及其製造方法
US20160293811A1 (en) * 2015-03-31 2016-10-06 Cree, Inc. Light emitting diodes and methods with encapsulation
JP6455931B2 (ja) * 2015-06-11 2019-01-23 大口マテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
JP6537136B2 (ja) * 2015-06-16 2019-07-03 大口マテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
JP6455932B2 (ja) * 2015-06-16 2019-01-23 大口マテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
TWI612541B (zh) * 2015-06-17 2018-01-21 冠亞智財股份有限公司 超級電容器的封裝結構
JP6525259B2 (ja) * 2015-06-22 2019-06-05 大口マテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
JP6610927B2 (ja) * 2015-07-31 2019-11-27 大口マテリアル株式会社 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法
DE102015112967A1 (de) * 2015-08-06 2017-02-09 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
JP6468601B2 (ja) * 2015-11-30 2019-02-13 大口マテリアル株式会社 多列型ｌｅｄ用リードフレーム及びその製造方法、並びにｌｅｄパッケージの製造方法
JP6468600B2 (ja) * 2015-11-30 2019-02-13 大口マテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
JP6780903B2 (ja) * 2016-12-05 2020-11-04 大口マテリアル株式会社 リードフレーム
JP6593842B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
JP6593841B2 (ja) * 2016-03-16 2019-10-23 大口マテリアル株式会社 Ｌｅｄパッケージ並びに多列型ｌｅｄ用リードフレーム及びその製造方法
KR101799668B1 (ko) * 2016-04-07 2017-11-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP6699432B2 (ja) * 2016-07-29 2020-05-27 豊田合成株式会社 発光装置の製造方法
JP6726401B2 (ja) * 2016-08-23 2020-07-22 株式会社リコー 光源装置、画像投写装置、及び光源装置の配置方法
CN107706286B (zh) * 2017-09-27 2019-10-11 开发晶照明（厦门）有限公司 Led发光装置和led支架
DE102018101191B4 (de) 2018-01-19 2022-12-29 Ilfa Industrieelektronik Und Leiterplattenfertigung Aller Art Gmbh Verfahren zur Herstellung eines mehrschichtigen Schaltungsträgers
TWI711347B (zh) * 2019-12-31 2020-11-21 頎邦科技股份有限公司 覆晶接合結構及其線路基板
US11424177B2 (en) * 2020-05-07 2022-08-23 Wolfspeed, Inc. Integrated circuit having die attach materials with channels and process of implementing the same
US11830810B2 (en) 2020-05-07 2023-11-28 Wolfspeed, Inc. Packaged transistor having die attach materials with channels and process of implementing the same
WO2023083461A1 (en) * 2021-11-12 2023-05-19 Ams-Osram International Gmbh Method for producing a package for a semiconductor chip, package for a semiconductor chip and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167855A1 (en) * 2001-07-23 2005-08-04 Matsushita Electric Industrial Co. Ltd. Resin-encapsulation semiconductor device and method for fabricating the same
CN101131979A (zh) * 2006-08-22 2008-02-27 南茂科技股份有限公司 电镀于封胶内的无外引脚半导体封装构造及其制造方法
CN101540309A (zh) * 2008-03-14 2009-09-23 日月光半导体制造股份有限公司 半导体封装及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US20070120041A1 (en) * 2005-11-10 2007-05-31 Lior Shiv Sealed Package With Glass Window for Optoelectronic Components, and Assemblies Incorporating the Same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167855A1 (en) * 2001-07-23 2005-08-04 Matsushita Electric Industrial Co. Ltd. Resin-encapsulation semiconductor device and method for fabricating the same
CN101131979A (zh) * 2006-08-22 2008-02-27 南茂科技股份有限公司 电镀于封胶内的无外引脚半导体封装构造及其制造方法
CN101540309A (zh) * 2008-03-14 2009-09-23 日月光半导体制造股份有限公司 半导体封装及其制作方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187512B (zh) * 2012-01-03 2019-01-15 Lg伊诺特有限公司 发光器件
KR101901839B1 (ko) * 2012-01-03 2018-09-27 엘지이노텍 주식회사 발광소자, 발광 소자 패키지 및 발광 모듈
CN103187512A (zh) * 2012-01-03 2013-07-03 Lg伊诺特有限公司 发光器件
EP2613370A3 (en) * 2012-01-03 2016-03-30 LG Innotek Co., Ltd. Light emitting diode and light emitting diode package having the same
US9595640B2 (en) 2012-01-03 2017-03-14 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and light emitting module
KR101900276B1 (ko) * 2012-01-04 2018-09-20 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
KR101901845B1 (ko) * 2012-01-05 2018-09-27 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 모듈
CN103456697A (zh) * 2012-05-31 2013-12-18 台湾积体电路制造股份有限公司 用于封装件的隔离环及其形成方法
CN103682071A (zh) * 2012-09-13 2014-03-26 Lg伊诺特有限公司 发光器件
CN103682071B (zh) * 2012-09-13 2018-10-02 Lg伊诺特有限公司 发光器件
CN103872212A (zh) * 2014-01-26 2014-06-18 上海瑞丰光电子有限公司 一种led封装方法
CN105090902A (zh) * 2014-05-06 2015-11-25 奇想创造事业股份有限公司 安装面具有隔槽的塑料灯座及具有该灯座的塑料灯泡
US10910523B2 (en) 2014-05-14 2021-02-02 Genesis Photonics Inc. Light emitting device
US10439111B2 (en) 2014-05-14 2019-10-08 Genesis Photonics Inc. Light emitting device and manufacturing method thereof
CN105280798A (zh) * 2014-05-28 2016-01-27 Lg伊诺特有限公司 发光器件
CN105280798B (zh) * 2014-05-28 2019-01-18 Lg伊诺特有限公司 发光器件
US10396255B2 (en) 2014-06-12 2019-08-27 Genesis Photonics Inc. Light emitting component
CN105225971B (zh) * 2014-06-27 2018-12-04 三菱电机株式会社 半导体装置的制造方法
CN105225971A (zh) * 2014-06-27 2016-01-06 三菱电机株式会社 半导体装置的制造方法
CN104600175A (zh) * 2014-12-18 2015-05-06 上海大学 倒装led基板构件及倒装led封装构件
CN104600175B (zh) * 2014-12-18 2017-12-22 上海大学 倒装led基板构件及倒装led封装构件
CN104638090A (zh) * 2014-12-18 2015-05-20 上海大学 倒装led封装模组
CN104576907A (zh) * 2014-12-18 2015-04-29 上海大学 倒装led芯片封装结构
US10957674B2 (en) 2015-09-18 2021-03-23 Genesis Photonics Inc Manufacturing method
US10497681B2 (en) 2015-09-18 2019-12-03 Genesis Photonics Inc. Light-emitting device
CN108735611A (zh) * 2017-04-21 2018-11-02 先进科技新加坡有限公司 制作在可布线衬底上的显示面板
CN108630631A (zh) * 2017-05-30 2018-10-09 日月光半导体制造股份有限公司 半导体封装结构和其制造方法
CN108630631B (zh) * 2017-05-30 2020-09-11 日月光半导体制造股份有限公司 半导体封装结构和其制造方法
US10854780B2 (en) 2017-11-05 2020-12-01 Genesis Photonics Inc. Light emitting apparatus and manufacturing method thereof
US10784423B2 (en) 2017-11-05 2020-09-22 Genesis Photonics Inc. Light emitting device
CN108550681B (zh) * 2018-04-26 2019-10-18 广州市赛普电子科技有限公司 一种led芯片cob封装结构
CN108550681A (zh) * 2018-04-26 2018-09-18 孙爱芬 一种led芯片cob封装结构
CN108493184A (zh) * 2018-04-27 2018-09-04 孙爱芬 一种照明装置的制造方法

Also Published As

Publication number Publication date
US20120261689A1 (en) 2012-10-18
TW201242115A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
CN102263194A (zh) 半导体封装与制造半导体封装的方法
US8354688B2 (en) Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
CN105144416B (zh) 具有光电子器件的照明设备
US8212279B2 (en) Semiconductor chip assembly with post/base heat spreader, signal post and cavity
US8531024B2 (en) Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
EP1253650B1 (en) Surface-mount type light emitting diode and method for manufacturing the same
US8076182B2 (en) Method of making a semiconductor chip assembly with a post/base heat spreader and a cavity over the post
US20170288108A1 (en) Light-emitting diode device
US8193556B2 (en) Semiconductor chip assembly with post/base heat spreader and cavity in post
US8207553B2 (en) Semiconductor chip assembly with base heat spreader and cavity in base
US20130201631A1 (en) Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
CN103748700A (zh) 用于led封装的带有凹坑和通孔的基板
US20110151626A1 (en) Method of making a semiconductor chip assembly with a post/base/post heat spreader and asymmetric posts
US20110278638A1 (en) Semiconductor chip assembly with post/dielectric/post heat spreader
WO2007089380A2 (en) METHOD OF MAKING OPTICAL LIGHT ENGINES WITH ELEVATED LEDs AND RESULTING PRODUCT
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
KR100977260B1 (ko) 고출력 엘이디 패키지 및 그 제조방법
US8415703B2 (en) Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange
US8866268B2 (en) Semiconductor package structure and manufacturing method thereof
CN107926114A (zh) 制作led设备的方法
KR100923784B1 (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
CN116613267A (zh) 一种微型led发光器件扇出封装结构及制备方法
TW201318235A (zh) 加強散熱的光學元件封裝
TWI362122B (en) Light-emitting diode package structure and method for manufacturing the same
KR20080022460A (ko) 서브 마운트 타입 발광 다이오드 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111130

WD01 Invention patent application deemed withdrawn after publication