CN102257887B - 多层印刷基板及其制造方法 - Google Patents
多层印刷基板及其制造方法 Download PDFInfo
- Publication number
- CN102257887B CN102257887B CN2008801323987A CN200880132398A CN102257887B CN 102257887 B CN102257887 B CN 102257887B CN 2008801323987 A CN2008801323987 A CN 2008801323987A CN 200880132398 A CN200880132398 A CN 200880132398A CN 102257887 B CN102257887 B CN 102257887B
- Authority
- CN
- China
- Prior art keywords
- hole
- conductive pattern
- conductive
- resin molding
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/05—Flexible printed circuits [FPCs]
- H05K2201/058—Direct connection between two or more FPCs or between flexible parts of rigid PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09109—Locally detached layers, e.g. in multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10666—Plated through-hole for surface mounting on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一种多层印刷基板(10),其将分别具有通孔(11)、形成于单面的导体图案(12)、在通孔的内壁与导体图案(12)一体形成的导电通孔(14)的树脂膜(15)设为上下方向相同重合多个而成。在多个树脂膜(15)中邻接的两个树脂膜间分别设有与相面对的导体图案(12)及导电通孔(14)金属间结合的导电体(23)。在邻接的两个树脂膜间不夹设其它树脂膜,而在各树脂膜的导体图案(12)间的层间连接经由与导体图案(12)一体的导电通孔(14)及导电体(23)而进行。
Description
技术领域
本发明涉及多层印刷基板及其制造方法。
背景技术
以往,作为多层印刷基板的制造方法,有例如专利文献1、专利文献2等公开的多层基板的制造方法。
在专利文献1中公开有以下方法,即,制造进行层间连接的多个两面基板,将该多个两面基板经由进行了可层间连接的处理的膜状绝缘体而层叠,由此制造在基板的两面具有电极的多层基板。
专利文献2中公开有以下方法,即,层叠仅在树脂膜的单面形成有导体图案的单面导体图案膜,以电极露出的方式除去树脂膜,由此制造在两面具有电极的多层基板。另外,专利文献2中公开有以下技术,即,除去构成多层基板表面的单面导体图案膜,在单面导体图案膜上形成以导体图案为底面的有底通孔,通过在该有底通孔内填充导电膏,经由该导电膏使邻接的单面导体图案膜之间的导体图案导通。据此,可以通过通孔内的导电膏使多层基板的各导体图案层间导通。
专利文献1:特开2000-38464号公报(专利第3355142号公报)
专利文献2:特开2003-86948号公报(专利第3407737号公报)
但是,在上述专利文献1公开的现有技术中,为在单面形成有导体图案的多个树脂膜的邻接的两个树脂膜间夹设有其它树脂膜的构成。另外,在上述专利文献2公开的现有技术中,也为在两面形成有导体图案的多个树脂膜的邻接的两个树脂膜间夹设有其它树脂膜的构成。因此,零件数量多,制造成本高。
另外,在融合(融着)挤压时,在邻接的两个树脂膜间其它树脂膜易于变形,难以取得全部的电层间连接,层间连接可靠性低。特别是在树脂膜使用热塑性树脂时,融合挤压时膜易于变形,作为多层基板的厚度产生离散的问题较为显著。
发明内容
本发明是鉴于这样现有的问题而提出的,其目的在于,提供一种多层印刷基板及其制造方法,减少零件数量而实现制造成本降低,同时,层间连接可靠性提高。
为了解决上述课题,本发明第一项的多层印刷基板的特征在于,使分别具有通孔、形成于单面的导体图案、及在所述通孔的内壁与所述导体图案一体形成的导电通孔的树脂膜在上下方向为相同而重合多个,所述多个树脂膜中邻接的两个树脂膜间相面对的所述导体图案和所述导电通孔的结合盘(land)部之间分别设置的导电体实现金属间结合。
根据该构成,使具有形成于单面的导体图案和导电通孔的树脂膜在上下方向相同而重合多个,在这些多个树脂膜中邻接的两个树脂膜间,导电体与相面对的导体图案及导电通孔实现金属间结合。由此,在邻接的两个树脂膜间,相面对的导体图案及导电通孔通过导电体电连接,并且机械结合。在这样一体化的多层印刷基板上,在邻接的两个树脂膜间不夹设其它树脂膜,而在各树脂膜的导体图案间的层间连接经由与导体图案一体的导电通孔及导电体进行。因此,减少零件数量而实现制造成本的降低,并且层间连接可靠性提高。
本发明第二项的多层印刷基板的特征在于,所述导体图案和所述导电通孔具有衬底金属层、和形成于该衬底金属层上的导体层,所述导体图案形成于所述导体层。
根据该构成,通过使导体图案和导电通孔为具有衬底金属层和导体层的两层构造,导体层与树脂膜的密接性良好,因此,层间连接可靠性进一步提高。
本发明第三项的多层印刷基板的特征在于,所述衬底金属层由P为2~6%、厚度为0.05微米的Ni-P合金形成,所述导体层由Cu形成。
本发明第四项的多层印刷基板的特征在于,所述导电体为含Sn的金属。
本发明第五项的多层印刷基板的特征在于,所述树脂膜为玻璃化温度及融点为150℃以上350℃以下的热塑性树脂。
本发明第六项的多层印刷基板的特征在于,所述树脂膜为结晶具有光学各向异性的膜。
本发明第七项的多层印刷基板的特征在于,所述树脂膜由聚芳基酮树脂(ポリアリ一ルケトン)和非晶质聚醚酰亚胺构成。
为了解决上述课题,本发明第八项的多层印刷基板的制造方法的特征在于,包括:制作分别具有通孔、形成于单面的导体图案、及在所述通孔的内壁与所述导体图案一体形成的导电通孔的树脂膜的工序;在所述树脂膜的所述导体图案和所述导电通孔的结合盘部的至少一方形成含Sn的镀层的工序;将多个所述树脂膜设为上下方向相同,且将其在邻接的两个所述树脂膜间相面对的所述导体图案和所述导电通孔之间以分别夹设所述含Sn的镀层的方式进行层叠,同时使层叠了多个所述树脂膜的层叠体通过热融合挤压而重合的工序。
根据该构成,使具有形成于单面的导体图案和导电通孔的树脂膜为上下方向相同而重合多个,在这些多个树脂膜中邻接的两个树脂膜间,含Sn的镀层通过热融合挤压熔融而形成的导电体与相面对的导体图案及导电通孔的结合盘部实现金属间结合。由此,在邻接的两个树脂膜间,相面对的导体图案及导电通孔的结合盘部通过导电体电连接,并且机械结合。在这样一体化的多层印刷基板上,在邻接的两个树脂膜间不夹设其它树脂膜,各树脂膜的导体图案间的层间连接经由与导体图案一体的导电通孔及导电体进行。因此,减少零件数量而实现制造成本的降低,层间连接可靠性提高。
为了解决上述课题,本发明第九项提供一种多层印刷基板的制造方法,其特征在于,包括:制作分别具有通孔、形成于单面的导体图案、及在所述通孔的内壁与所述导体图案一体形成的导电通孔的树脂膜的工序;将多个所述树脂膜设为上下方向相同,且将其在邻接的两个所述树脂膜间相面对的所述导体图案和所述导电通孔的接合部之间分别夹设导电膏或金属粉末而进行层叠,并且使层叠了多个所述树脂膜的层叠体通过热融合挤压而重合的工序。
根据该构成,使具有形成于单面的导体图案和导电通孔的树脂膜为上下方向相同重合多个,在这些多个树脂膜中邻接的两个树脂膜间,导电膏固化(硬化)而形成的导电体与相面对的导体图案及导电通孔实现金属间结合。由此,在邻接的两个树脂膜间,相面对的导体图案及导电通孔通过导电体电连接,同时机械结合。在这样一体化的多层印刷基板上,在邻接的两个树脂膜间不夹设其它树脂膜,而在各树脂膜的导体图案间的层间连接经由与导体图案一体的导电通孔及导电体进行。因此,减少零件数量而实现制造成本的降低,层间连接可靠性提高。
本发明第十项的多层印刷基板的制造方法的特征在于,在所述制作树脂膜的工序中,在所述树脂膜的单面及所述通孔的内壁通过无电解镀敷形成衬底金属层,在该衬底金属层上通过电镀形成导体层后,在该导体层上形成所述导体图案。
根据该构成,通过将导体图案的导体和导电通孔设置为具有衬底金属层和导体层的两层构造,导体层的密接性良好。由此,层间连接可靠性进一步提高。另外,由于衬底金属层通过无电解镀敷形成,因此,可以减薄导体图案和导电通孔的导体厚度。由此,可以形成微细的导体图案。与之相对,在上述专利文献1、2公开的现有技术中,因为将铜箔融合挤压成膜后形成导体图案,所以铜箔的厚度有限制,不能进行微细加工。另外,因为导体图案和导电通孔同时形成,所以,连接可靠性提高,且导体图案和导电通孔的导体厚度变得均匀。
本发明第十一项的多层印刷基板的制造方法的特征在于,所述导电膏由至少含Sn、Cu、Ag的金属粉末构成。
根据本发明,可以减少零件数量而实现制造成本的降低,并且得到层间连接可靠性高的多层印刷基板。
附图说明
图1是表示第一实施方式的多层印刷基板的局部概略构成的剖面图。
图2是将图1的局部放大表示的局部剖面图。
图3(A)~(D)是表示树脂膜的制作顺序的工序图。
图4是表示实施热融合挤压前的各构成部件的配置顺序的说明图。
图5是表示第二实施方式的多层印刷基板的局部的概略构成的剖面图。
图6(A)~(D)是表示树脂膜的制作顺序的工序图。
图7是表示实施热融合挤压前的各构成部件的配置顺序的说明图。
符号说明
10、10A:多层印刷基板
11:通孔
12:导体图案
13:导体
13a:衬底金属层
13b:导体层
14:导电通孔
15、15A、15B、15C:树脂膜
23、33:导电体
23A:含Sn镀层
33A:导电膏
具体实施方式
其次,基于附图说明具体化了本发明的各实施方式。另外,在各实施方式的说明中,对于相同的部位标注同一符号,省略重复的说明。
(第一实施方式)
基于图1至图4说明第一实施方式的多层印刷基板。
图1是表示第一实施方式的多层印刷基板的局部的概略构成的剖面图,图2是放大了图1的局部的局部剖面图。
图1所示的多层印刷基板10作为一例形成为3层的多层印刷基板。该多层印刷基板10以上下方向为相同的方式重合多个分别具有通孔11、形成于单面的导体图案12、与导体图案12一体形成于通孔11的内壁的导电通孔14的树脂膜15A、15B、15C。
本实施方式中,作为一例,重合有三个分别具有相同形状的树脂膜15A、15B、15C。这三个树脂膜15A、15B、15C被以导电通孔14的中心一致的方式重合。
另外,在多层印刷基板10上,树脂膜15A、15B、15C的各导电通孔14分别具有从通孔11的内壁向形成有导体图案12的面的相反侧的面上弯曲并延伸的结合盘部14a(参照图3(D))。
在该多层印刷基板10上,在树脂膜15A、15B、15C中邻接的两个树脂膜间,即树脂膜15A、15B间及树脂膜15B、15C间分别设有与相面对的导体图案12及导电通孔14的结合盘(ランド)部14a金属间结合的导电体23。该导电体23在导电通孔14的结合盘部14a进行含Sn的镀敷(Sn镀敷)而形成Sn镀层23A(参照图3(E)),在热融合挤压时、或挤压后,使Sn镀层23A的Sn熔融。由此,在邻接的两个树脂膜15A、15B间及树脂膜15B、15C间分别相面对的导体图案12和导电通孔14的结合盘部14a经由导电体23电连接,同时机械结合。
另外,多层印刷基板10具备覆盖位于其两侧的树脂膜15A、15C的一方(树脂膜15C)的导体图案12整体的抗蚀膜41、覆盖另一(树脂膜15A)的导电通孔14的结合盘14a整体的抗蚀膜42。在抗蚀膜41上形成有用于使导体图案12的局部(成为电极的部位)露出的贯通孔41a。另一方面,在抗蚀膜42上形成有用于使导电通孔14的结合盘14a露出的贯通孔42a。
另外,各树脂膜15A、15B、15C的导体图案12和导电通孔14形成于一个导体13上。如图2所示,该导体13具有衬底金属层13a、和形成于衬底金属层13a上的导体层13b。导体图案12形成于位于各树脂膜15A、15B、15C的单面的导体层13b上。
树脂膜15A、15B、15C及抗蚀膜41、42例如由相同的膜基材构成。膜基材也可以使用一般的玻璃布基材环氧树脂或BT树脂等,但是,从通过融合挤压使多个接合的观点出发,膜基材使用热塑性树脂较为合适。在热塑性膜中,列举液晶聚合物膜、PEEK(Polyetheretherketone)、PES(Polyethersulfone)、PPE(Polyphenyeneether)、PTFE(Polytetrafluoroethylene)等。另外,也可以使用热塑性聚酰亚胺。
具有以上构成的多层印刷基板10以将树脂膜15A、15B、15C及抗蚀膜41、42如图1所示那样地层叠的状态,通过热融合挤压而一体化。通过该热融合挤压,Sn镀层23A的Sn熔融,得到和导体图案12及导电通孔14的结合盘14a金属间结合的导电体23。在这样一体化的多层印刷基板10中,在树脂膜15A、15B、15C中邻接的两个树脂膜间不经由其它的树脂膜而经由与导体图案12一体的导电通孔14及导电体23进行各树脂膜的导体图案12间的层间连接。
然后,基于图3及图4说明具有上述构成的多层印刷基板10的制造方法。图3是表示树脂膜的制作顺序的工序图,图4是表示实施热融合挤压前的各构成部件的配置顺序的说明图。
(1)首先,实施制作树脂膜15A、15B、15C的工序,这些树脂膜15A、15B、15C分别具有通孔11、形成于单面的导体图案12、在通孔11的内壁与导体图案12一体形成的导电通孔14。这些树脂膜15A、15B、15C具有相同的构成,因此,在此说明制作树脂膜15A的工序。
该工序中,首选在图3(A)所示的树脂膜15A上通过开孔加工形成通孔11(参照图3(B))。
然后,如图3(C)所示,在树脂膜15A的两面及通孔11的内壁形成具有衬底金属层13a和形成于该衬底金属层13a上的导体层13b的导体13(参照图2)。衬底金属层13a通过无电解镀敷处理形成。另外,导体层13b通过电镀处理而形成。
接着,在导体13中位于树脂膜15A的单面的导体13的导体层13b(参照图2)上,通过光蚀刻(フオトエツチング)法等形成导体图案12(参照图3(D))。另外,残留导电通孔14的结合盘部14a而通过蚀刻等除去位于树脂膜15A的导体图案12的相反侧的面的导体。
(2)接着,在树脂膜15B、15C的导电通孔14及结合盘部14a进行Sn镀敷(Sn电镀),形成Sn镀层23A(参照图3(E))。
Sn电镀在添加剂使用Meltex制劳纳斯塔恩(ロナスタン)EC-J。
Sn电镀液
硫酸亚锡40g/L
硫酸100mL/L
添加剂劳纳斯塔恩(ロナスタン)EC-J
温度20℃
电流密度2A/dm2
另外,不仅限于Sn,也可以为Sn-Cu合金镀敷(镀浴:奥野制药工业股份公司制拓普弗立岛(トツプフリ一ド)BR等)。也可以为Sn-Ag合金镀敷。
另外,Sn镀敷的方法不限于电镀,也可以为置换镀敷。该情况下,在蚀刻除去两面的导体图案后,浸于下述镀敷液中(可以为三种的任一种),置换铜表面而形成2微米的Sn。
置换镀敷:
氯化亚锡18.8g/L
***188g/L
碳酸钠22.5g/L
温度 常温
锡酸钠60g/L
***120g/L
碳酸钠7.5g/L
温度21~65℃
氯化亚锡6g/L
硫脲55g/L
酒石酸39g/L
温度12~14℃
(3)然后,实施如下工序,即,将树脂膜15A、15B、15C如图4所示使上下方向相同进行层叠,同时,在树脂膜15C上层叠抗蚀膜41,在树脂膜15A下层叠抗蚀膜42,通过热融合使层叠后的层叠体挤压重合。
通过上述热融合挤压,在各导体图案12和导电通孔25的两端部25a之间分别设置的导电膏23A固化,构成与导体图案12及导电通孔14的端部14a进行金属间结合的导电体23,完成图1所示的多层印刷基板10。由此,图1所示的多层印刷基板10完成。通过热融合挤压,在各导体图案12和导电通孔14的结合盘部14a之间分别设置的Sn镀层23A熔融,构成与导体图案12及导电通孔的结合盘部14a进行金属间结合的导电体(含Sn的金属)23。
另外,也可以在以比Sn融点低的温度进行热融合挤压后,再次加热至Sn熔点以上使Sn熔融,形成金属间结合的导体。
另外,在上述的工序中,表示了树脂膜15A、15B、15C的各导电通孔14形成于同轴上的情况的例子,但是,导电通孔14未必位于同轴上。只要在邻接的两个树脂膜间,导体图案12和树脂膜22的导电通孔25的结合盘部25a在任意的场所通过导电体23进行金属间结合就可以。
根据如上构成的第一实施方式,实现以下的作用效果。
○在将具有形成于单面的导体图案12和导电通孔14的树脂膜15A、15B、15C(多个树脂膜)以上下方向相同地重合的树脂膜中的邻接的两个树脂膜间,导电体23与相面对的导体图案12及导电通孔14的结合盘部14a进行金属间结合。该导电体23在热融合挤压时、或挤压后使Sn镀层23A的Sn熔融。由此,在邻接的两个树脂膜间,相面对的导体图案12及导电通孔14通过导电体23电连接,并且机械结合。在这样一体化的多层印刷基板10上,在邻接的两个树脂膜间不介由其它的树脂膜而经由与导体图案12一体的导电通孔14及导电体23进行各树脂膜的导体图案间的层间连接。因此,可以减少零件数量实现制造成本的降低,同时,可以得到层间连接可靠性高的多层印刷基板。
○通过使形成导体图案12和导电通孔14的一个导体13为具有衬底金属层13a和导体层13b的两层构造,导体层13b与树脂膜的密接性变好,因此,层间连接可靠性进一步提高。
○由于衬底金属层13a通过无电解镀敷形成,所以可以减薄导体图案12和导电通孔14的导体厚度。由此,可以形成微细的导体图案12。
○因为导体图案12和导电通孔14同时形成,所以连接可靠性高,且导体图案12和导电通孔14的导体厚度变均匀。
(第二实施方式)
基于图5至图7说明第二实施方式的多层印刷基板10A。
下面,基于图5至图7说明本发明第二实施方式的多层印刷基板10A。
在上述第一实施方式的多层印刷基板10中,与导体图案12及导电通孔14进行金属间结合的导电体23使Sn镀层23A的Sn熔融。
与之相对,在第二实施方式的多层印刷基板10A中,与导体图案12及导电通孔14进行金属间结合的导电体33(参照图5)是使导电膏33A(参照图6(E)、图7)固化后的物质。由此,在邻接的两个树脂膜间,即树脂膜15A、15B间和树脂膜15B、15C间相面对的导体图案12和导电通孔14经由导电体33电连接,并且机械结合。即,在该多层印刷基板10A中,将树脂膜15(15A、15B、15C)的导电通孔11的内壁形成的导电通孔14、和导电体33及树脂膜22的导电通孔25,用于层间连接。多层印刷基板10A的其它构成与第一实施方式的多层印刷基板10相同。
接着,基于图6及图7说明具有上述构成的多层印刷基板10A的制造方法。图6是表示树脂膜的制作顺序的工序图,图7是表示实施热融合挤压前的各构成部件的配置顺序的说明图。
该情况下的工序为实施了上述(1)的工序后(参照图6(A)至(D))、将上述(2)、(3)的工序用以下工序(2A)、(3A)置换而成的工序。
(3A)使导电膏33A分别介于导体图案12和第二导电通孔25的两结合盘部25a之间(参照图7(E))。本例中,将导电膏33A涂敷于各第二导电通孔25的两结合盘部25a上。
(4A)接着,实施交互层叠第一树脂膜15和第二树脂膜22的工序。
该工序中,将抗蚀膜42、第一树脂膜15、第二树脂膜22、及抗蚀膜41以图8所示的顺序层叠,通过热融合挤压使这些层叠体重合。由此,完成图1所示的多层印刷基板10A。通过热融合挤压,分别设于各导体图案12和第二导电通孔25的两结合盘部25a之间的导电膏33A固化,构成与导体图案12及第二导电通孔25的两结合盘部25a进行金属间结合的导电体33。
根据这样制作的多层印刷基板10A,将在邻接的两个第一树脂膜15、15间相面对的导体图案12和导电通孔14经由导电体33电连接,并且机械结合,因此,实现与上述第一实施方式相同的作用效果。
(实施例1)
(多层印刷基板10或10A的制造方法)
在导电通孔14的结合盘部14a上和内壁进行Sn镀敷。Sn镀敷形成1微米厚的Sn镀层23A。
然后,将抗蚀膜42、多个树脂膜、及抗蚀膜41以图7所示的顺序层叠,一起进行热融合挤压。
在挤压温度为150~350℃的范围、挤压压力为0.5~10Mpa的范围进行。下述表1所示的实施例1中,在280℃下通过1MPa的挤压使镀敷于结合盘部14a上的Sn熔融,使导电通孔与导体图案进行金属间结合,而实现电连接。
表1
实施例2中,作为膜基材,使用了厚度50μm的液晶聚合物膜(日本高泰科司(ジヤパンゴアテツクス)株式会社制BIAC(注册商标)BC)。
实施例3中,作为膜基材,使用了厚度50μm的PEEK/PEI(三菱树脂株式会社制IBUKI(注册商标))。挤压压力、挤压温度以表1所示的条件进行热融合。
实施例4~6中,以表1所示的树脂膜、挤压条件制作了多层基板。第二膜的导电通孔和第一树脂膜的导体图案的连接使用Ag膏。通过丝网印刷术涂敷导电膏33A,通过热融合挤压使导电膏33A固化,各导电膏33A固化后的导电体33(参照图6)与导体图案及第二导电通孔进行金属间结合。导电膏33A作为Ag膏使用了藤仓化成的岛塔乙陶(ド一タイト)XA-824。挤压条件在表1表示。
实施例7~9中,以表1所示的树脂膜、挤压条件制作多层基板。第二膜的导电通孔和第一树脂膜的导体图案的连接使用AgSn膏。具体的膏使用专利第3473601号公报的第0075段记载的膏。与实施例4~6相同地制作多层基板。
通过二氧化碳激光器形成通孔11。
通孔11不只是使用二氧化碳激光器,小径通孔可以使用UV-YAG激光器,也可以使用准分子激光器。另外,也可以通过机械钻孔加工通孔11。
膜粗面化·表面沾污去除:
将开孔加工后的第一树脂膜15浸入强碱中溶解表面进行粗面化。
在10规定的氢氧化钾溶液中以80℃浸泡15~30分钟,在表面形成凹凸。同时,溶解除去形成通孔11时产生的树脂污渍,通孔11内壁表面也粗面化。
通过无电解镀敷在树脂膜15表面作为衬底镀敷(衬底金属层13a)镀敷Ni-P。
依次实施调节剂处理、镍磷合金的无电解镀敷处理、热处理、铜的电镀处理的各处理制造敷膜金属层叠体。
无电解镀敷:
调节剂处理通过奥野制药工业有限公司制的OPC-350调节剂(コンデイシヨナ一)洗净高分子膜的表面。在此,作为含钯的催化剂赋予液使用奥野制药工业有限公司制的OPC-80催化剂,作为活性化剂使用OPC-500接触剂(アクセラレ一タ一)。
镍合金的无电解镀敷处理在第一树脂膜15两面进行镍(P)-磷(P)镀敷。作为磷浓度5%以下的产品,从市售的镍—磷镀敷液选定。使用奥野制药工业有限公司的化学镍EXC,形成0.2微米厚的Ni镀敷厚度。
镀敷液不限定于此,也可以使用株式会社麦璐戴库斯(メルデツクス)的艾尔普莱特(エンプレ一ト)Ni-426、奥野制药工业有限公司的陶普尼库勒(トツプニコロン)LPH-LF等。
为了在铜镀敷前提高密接性,也可以进行热处理。以230~250℃的温度进行30秒~30分钟的加热。本实施例中,实施240℃、3分钟的加热。
铜电镀:
进而进行铜电镀,形成1~10微米厚的导体13的导体层13b。铜(Cu)的电镀处理以导体层13b的导体厚度为5微米的方式形成铜。铜电镀液使用下述溶液。另外,作为添加剂,使用荏原于吉拉伊陶(ユ一ジライト)株式会社制的垦宇布拉伊托(キユ一ブライト)TH-RIII。
硫酸铜120g/L
硫酸150g/L
浓盐酸0.125mL/L(作为氯离子)
导体图案12的制作:
导体图案12通过消去法在第一树脂膜15的两面(导体13的导体层13b)形成电路。涂敷感光抗蚀剂,通过紫外线曝光,进行显影。然后,进行蚀刻工序,形成导体图案后,剥离抗蚀剂。另外,对与形成更微细的电路,也可以使用将电镀铜厚度(导体厚度)设为2~3微米厚度,并在形成镀敷抗蚀剂后对导体图案部进行电镀铜的半添加法。
(多层印刷基板10A的制造方法)
在各第二导电通孔25的两结合盘部25a上通过丝网印刷涂敷导电膏33A。
然后,将抗蚀膜42、第一树脂膜15、第二树脂膜22、及抗蚀膜41以图5所示的顺序层叠,一起进行热融合挤压。
在挤压温度为150~350℃的范围、挤压压力0.5~10Mpa的范围进行。通过该挤压,使各导电膏33A固化,各导电膏33A固化后的导电体33与导体图案及第二导电通孔进行金属间结合。
使该导电体33和树脂膜15的导体图案12电连接。导电膏33A作为Ag膏使用了藤仓化成的岛塔乙陶(ド一タイト)XA-824。另外,导电膏33A使用了AgSn膏。具体的膏使用了在专利第3473601号公报的第0075段记载的膏。
实施例2中,作为膜基材使用了厚度50μm的液晶聚合物膜(株式会社库拉勒(クラレ)制的维克斯塔(Vecstar)(注册商标)CT-50N)。
在实施例3中,作为膜基材,使用了厚度50μm的PEEK/PEI(三菱树脂株式会社制IBUKI(注册商标))。
在实施例4、5、7及8中,使用了和实施例2相同的膜基材。
在实施例6、9中,使用了和实施例3相同的膜基材。
另外,在实施例2~9中,多层基板与实施例1相同地进行制作,挤压压力、温度以表1的条件进行。
(比较例)
作为比较例1~6,使用敷铜箔和膜的单面层叠板、及两面层叠板,对于层间连接,将向膜上形成的盲孔填充导电膏而成的基板进行热融合挤压而制作多层基板。下述表2表示条件。
表2
下面表示比较例1~6的多层基板的制作方法。
使用热融合了铜箔和膜的敷铜层叠板,通过蚀刻形成导体图案。用激光器形成通孔。
将导电膏通过丝网印刷法涂敷于膜的通孔。
使多个融合了埋入有导电膏的膜的基板重合,一起进行热融合挤压。在挤压温度为230~350℃的范围、挤压压力为0.5~10Mpa的范围进行。在该挤压中,将膜之间融合,使向膜的通孔充填的导电膏固化,将导电膏和膜的导体图案电连接。导电膏作为Ag膏使用了藤仓化成的岛塔乙陶(ド一タイト)XA-824。另外,导电膏使用了AgSn膏。具体的膏使用在专利3473601号公报的第0075段记载的膏。
连接可靠性的比较:
制作以JISC5012的附图2.1的L为标准的导体图案的6层基板。其中,将层间连接部的孔径设为100微米,结合盘部径设为0.5mm、配线宽度设为0.3mm,通孔的间隔设为7.62mm。在比较例中,在与本发明相同的通孔的位置制作100微米直径的通孔并填充导电膏。本发明中,实施与JISC5012的9.1.3记载条件1相应的温度周期试验,调查层间连接可靠性。在电阻值相对于初始电阻增加20%以上的时刻,视为连接不良。
根据上述各实施例,可以得到如下效果。
融合挤压后的挤压厚度变形量小。
通孔的连接可靠性高。
另外,本发明也可以如下进行变更具体化。
·在上述各实施方式中,树脂膜的层叠数不限于“3”,本发明可广泛适用于使多层树脂膜重合的多层印刷基板。
·在上述第二实施方式中,也可以代替导电膏33A而使用金属粉末。
Claims (5)
1.一种多层印刷基板,其特征在于,
使分别具有通孔、形成于单面的导体图案、和在所述通孔的内壁与所述导体图案一体形成的导电通孔的树脂膜以上下方向相同的方式重合多个,
通过在150~350℃、0.5~10MPa下进行挤压,由此在所述多个树脂膜中邻接的两个树脂膜间,分别在相面对的所述导体图案和所述导电通孔的结合盘部之间设置的导电体实现金属间结合,
所述导体图案和所述导电通孔具有通过以Ni-P合金实施镀敷并以230~250℃的温度进行30秒~30分钟的加热而形成的衬底金属层、和形成于该衬底金属层上的导体层,所述导体图案通过光蚀刻形成于所述导体层,
所述树脂膜为玻璃化温度及融点为150℃以上350℃以下的热塑性树脂。
2.如权利要求1所述的多层印刷基板,其特征在于,
所述导电体为含Sn的金属。
3.一种多层印刷基板的制造方法,其特征在于,
包括:
制作分别具有通孔、形成于单面的导体图案、在所述通孔的内壁与所述导体图案一体形成的导电通孔的树脂膜的工序;
在所述树脂膜的所述导体图案和所述导电通孔的结合盘部的至少一方形成含Sn的镀层的工序;
使多个所述树脂膜以上下方向相同且在邻接的两个所述树脂膜间相面对的所述导体图案和所述导电通孔之间分别夹设所述含Sn的镀层的方式进行层叠,并且使层叠了多个所述树脂膜的层叠体在150~350℃、0.5~10MPa下通过热融合挤压而重合的工序,
所述树脂膜为玻璃化温度及融点为150℃以上350℃以下的热塑性树脂,
在制作所述树脂膜的工序中,在所述树脂膜的单面及所述通孔的内壁以Ni-P合金实施无电解镀敷并以230~250℃的温度进行30秒~30分钟的加热而形成衬底金属层,在该衬底金属层上通过电镀形成导体层后,在该导体层上通过光蚀刻形成所述导体图案。
4.一种多层印刷基板的制造方法,其特征在于,
包括:
制作分别具有通孔、形成于单面的导体图案、在所述通孔的内壁与所述导体图案一体形成的导电通孔的树脂膜的工序;
使多个所述树脂膜以上下方向相同且在邻接的两个所述树脂膜间相面对的所述导体图案和所述导电通孔的结合盘部之间分别夹设导电膏或金属粉末的方式进行层叠,并且使层叠了多个所述树脂膜的层叠体在150~350℃、0.5~10MPa下通过热融合挤压而重合的工序,
所述树脂膜为玻璃化温度及融点为150℃以上350℃以下的热塑性树脂,
在制作所述树脂膜的工序中,在所述树脂膜的单面及所述通孔的内壁以Ni-P合金实施无电解镀敷并以230~250℃的温度进行30秒~30分钟的加热而形成衬底金属层,在该衬底金属层上通过电镀形成导体层后,在该导体层上通过光蚀刻形成所述导体图案。
5.如权利要求4所述的多层印刷基板的制造方法,其特征在于,
所述导电膏由至少含Sn、Cu、Ag的金属粉末构成。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/073243 WO2010070771A1 (ja) | 2008-12-19 | 2008-12-19 | 多層プリント基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102257887A CN102257887A (zh) | 2011-11-23 |
CN102257887B true CN102257887B (zh) | 2013-11-06 |
Family
ID=42268459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008801323987A Expired - Fee Related CN102257887B (zh) | 2008-12-19 | 2008-12-19 | 多层印刷基板及其制造方法 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR101489034B1 (zh) |
CN (1) | CN102257887B (zh) |
WO (1) | WO2010070771A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8904632B2 (en) * | 2011-09-23 | 2014-12-09 | Harris Corporation | Method to make a multilayer circuit board with intermetallic compound and related circuit boards |
CN102496404B (zh) * | 2011-12-27 | 2013-10-30 | 华东理工大学 | 一种高效晶硅太阳电池用电极银浆 |
JP6287538B2 (ja) * | 2014-04-23 | 2018-03-07 | トヨタ自動車株式会社 | 多層基板、及びその製造方法 |
JP2019079856A (ja) * | 2017-10-20 | 2019-05-23 | トヨタ自動車株式会社 | 多層基板の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5892657A (en) * | 1996-03-13 | 1999-04-06 | Nec Corporation | Electronic-circuit assembly and its manufacturing method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62114297A (ja) * | 1985-11-13 | 1987-05-26 | 富士通株式会社 | 多層プリント板の製造方法 |
JP3512225B2 (ja) * | 1994-02-28 | 2004-03-29 | 株式会社日立製作所 | 多層配線基板の製造方法 |
JP2006179827A (ja) * | 2004-12-24 | 2006-07-06 | Toyo Kohan Co Ltd | フレキシブル基板用基材およびそれを用いたフレキシブル基板ならびそれらの製造方法 |
-
2008
- 2008-12-19 KR KR1020117016658A patent/KR101489034B1/ko not_active IP Right Cessation
- 2008-12-19 WO PCT/JP2008/073243 patent/WO2010070771A1/ja active Application Filing
- 2008-12-19 CN CN2008801323987A patent/CN102257887B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5892657A (en) * | 1996-03-13 | 1999-04-06 | Nec Corporation | Electronic-circuit assembly and its manufacturing method |
Non-Patent Citations (2)
Title |
---|
JP昭62-114297A 1987.05.26 |
JP特开2006-179827A 2006.07.06 |
Also Published As
Publication number | Publication date |
---|---|
CN102257887A (zh) | 2011-11-23 |
WO2010070771A1 (ja) | 2010-06-24 |
KR101489034B1 (ko) | 2015-02-04 |
KR20110097961A (ko) | 2011-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101911848B (zh) | 多层印刷基板及其制造方法 | |
KR100598274B1 (ko) | 저항 내장형 인쇄회로기판 및 그 제조 방법 | |
JP2007088288A (ja) | 回路基板、その製造方法及び多層回路基板 | |
CN102257887B (zh) | 多层印刷基板及其制造方法 | |
JP2003158364A (ja) | プリント配線板の製造方法 | |
KR100958994B1 (ko) | 접착층 형성액, 그 액을 이용한 동과 수지의 접착층의제조방법 및 그 적층체 | |
JP2006186059A (ja) | 多層プリント配線板及びその製造方法 | |
JP5170873B2 (ja) | 多層プリント基板およびその製造方法 | |
JP3474896B2 (ja) | 印刷配線板およびその製造方法 | |
JP2004214410A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
TWI437933B (zh) | 多層印刷基板及其製造方法 | |
JPH0348494A (ja) | 微細導体用の多層印刷回路基板及びそのめっき法 | |
JP5170872B2 (ja) | 多層プリント基板およびその製造方法 | |
JP5227584B2 (ja) | 多層プリント基板およびその製造方法 | |
JP3628313B2 (ja) | 印刷配線板およびその製造方法 | |
JP4506196B2 (ja) | 多層配線板の評価方法、配線パターン、及び評価用部材 | |
JP5158854B2 (ja) | 多層プリント基板およびその製造方法 | |
KR20050034119A (ko) | 리지드 플렉시블 인쇄회로기판의 금도금 방법 | |
JP2013102210A (ja) | 多層プリント基板およびその製造方法 | |
KR20110124560A (ko) | 인쇄회로기판제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법 | |
JPH10270853A (ja) | プリント配線板の製造方法 | |
JPH09139575A (ja) | 多層プリント配線板の製造法 | |
JPH07336008A (ja) | プリント配線板とその製造法 | |
JPH05251846A (ja) | 配線板の製造法 | |
JPH07288370A (ja) | 高密度プリント配線板及びその製造法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131106 Termination date: 20161219 |