CN102254944A - 一种沟槽mosfet功率整流器件及制造方法 - Google Patents

一种沟槽mosfet功率整流器件及制造方法 Download PDF

Info

Publication number
CN102254944A
CN102254944A CN2010101813580A CN201010181358A CN102254944A CN 102254944 A CN102254944 A CN 102254944A CN 2010101813580 A CN2010101813580 A CN 2010101813580A CN 201010181358 A CN201010181358 A CN 201010181358A CN 102254944 A CN102254944 A CN 102254944A
Authority
CN
China
Prior art keywords
groove
conduction type
power rectifier
mosfet power
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101813580A
Other languages
English (en)
Inventor
龙涛
王乙明
金钟元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BCD Semiconductor Manufacturing Ltd
Original Assignee
BCD Semiconductor Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BCD Semiconductor Manufacturing Ltd filed Critical BCD Semiconductor Manufacturing Ltd
Priority to CN2010101813580A priority Critical patent/CN102254944A/zh
Priority to US12/794,110 priority patent/US8581336B2/en
Publication of CN102254944A publication Critical patent/CN102254944A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种沟槽MOSFET功率整流器件，第一导电类型的衬底；从第一导电类型的衬底的上表面延伸到衬底中的第一沟槽，第一沟槽通过台面区域隔开；在台面区域表面形成第一导电类型的源区；在源区下面形成第二导电类型的体区；第一沟槽的侧壁和底部均具有栅氧化层，且第一沟槽的底部栅氧化层厚度大于第一沟槽的侧壁栅氧化层厚度；第一沟槽内有掺杂多晶硅填充，形成栅多晶硅；上表面与第一导电类型的源区、第二导电类型的体区和所述栅多晶硅形成欧姆接触的第一个电极；以及，在第一导电类型的衬底的下表面的第二个电极。本发明提供一种沟槽MOSFET功率整流器件及制作方法，使得沟槽MOSFET功率整流器件的沟槽底部能承受高反向电压下高的电场强度。

Description

一种沟槽MOSFET功率整流器件及制造方法
技术领域
本发明涉及半导体领域，特别是涉及一种沟槽MOSFET功率整流器件及制造方法。
背景技术
半导体功率整流器在功率电源和功率转换器中有多处应用。这些应用通常使用肖特基二极管。肖特基二极管具有低开启电压和快速关断特性。但是，肖特基二极管也有一些缺点。在高压下，肖特基二极管由于“势垒降低效应”具有高的漏电流。从而导致高的功耗和可靠性问题。另外在B.J.Baliga的“ModemPower Device”书中425页提到，当反向压降高于200V时，肖特基的正向压降接近P-i-N二极管，因此不适合高压功率整流电路。而P-i-N二极管有自己的缺点，由于P-i-N二极管是少子器件，因此反向恢复特性不好。
美国专利5818084公开了一种沟槽MOSFET结构整流器。如图1，MOSFET结构10中源区13和栅区12连接在一起，寄生二极管连接源区12和漏区14。这种结构器件主要用于传统二极管或MOSFET分流以防止由于PN结正偏时的少子存储导致突发击穿和闩锁效应。这种结构的沟槽侧壁15和底部16有相同的均匀薄氧化层。为形成低的Vth，沟槽的侧壁需要具有薄的氧化层，但是薄的氧化层不能承受高的反向电压造成的高电场强度。如果将这种结构器件应用于功率整流，沟槽16底部角落将承受高电场强度，从而不易承受高电压。而在这一区域厚的氧化层可以解决这个问题。
因此，如何提供一种沟槽MOSFET功率整流器件及制造方法，实现沟槽底部角落能够承受高电场强度，从而可以承受高电压，是本领域技术人员需要解决的技术问题。
发明内容
本发明的目的是提供一种沟槽MOSFET功率整流器件及制造方法，实现沟槽MOSFET功率整流器件的沟槽底部能够承受高反向电压下高的电场强度。
本发明的目的是提供一种沟槽MOSFET功率整流器件，第一导电类型的衬底；从所述第一导电类型的衬底的上表面延伸到所述第一导电类型的衬底中的沟槽，所述第一沟槽通过台面区域隔开；在所述台面区域表面形成第一导电类型的源区；在源区下面形成第二导电类型的体区；
所述第一沟槽的侧壁和底部均具有栅氧化层，且所述第一沟槽的底部栅氧化层厚度大于所述第一沟槽的侧壁栅氧化层厚度；
所述第一沟槽内有掺杂多晶硅填充，形成栅多晶硅；
在上表面与所述第一导电类型的源区、第二导电类型的体区和所述栅多晶硅形成欧姆接触的第一个电极；
以及，在所述第一导电类型的衬底的下表面的第二个电极。
优选地，在所述第一沟槽的底部栅氧化层底部具有第二导电类型区域。
优选地，所述第二导电类型区域为P型掺杂区域。
优选地，在所述第一沟槽底部的第二导电类型区域与所述体区没有接触。
优选地，所述第一导电类型为N型掺杂区域；所述第二导电类型为P型掺杂区域。
优选地，所述第一沟槽的侧壁栅氧化层厚度为200-800A，所述第一沟槽的底部栅氧化层厚度为1000-5000A。
优选地，所述第一电极侧至少具有一个第二导电类型的终端保护环。
本发明还提供一种制造沟槽MOSFET功率整流器件的方法，其特征在于，所述方法包括：
1)在第一导电类型半导体衬底上形成场氧化层；
2)确定第一沟槽区域并腐蚀所述衬底形成第一沟槽；
3)在所述第一沟槽的侧壁和底部形成栅氧化层；
4)在所述第一沟槽的侧壁形成隔离保护，并在所述第一沟槽的底部开出窗口；
5)在所述第一沟槽的底部进一步形成栅氧化层；使得所述第一沟槽的底部栅氧化层厚度大于所述第一沟槽的侧壁的底部栅氧化层厚度；
6)用掺杂多晶硅填充所述第一沟槽，形成栅多晶硅；
7)在台面区域表面形成第一导电类型的源区；在源区下面形成第二导电类型的体区；
8)在所述源区形成第二沟槽；
9)在所述第二沟槽下面形成第二导电类型重掺杂区域；
10)填充所述第二沟槽并与所述源区、体区以及栅多晶硅形成欧姆接触的第一电极；
11)在衬底下表面形成第二电极。
优选地，在步骤4)和步骤5)之间，还包括在所述第一沟槽的底部下面形成第二导电类型区域的步骤。
优选地，在步骤6)之后还包括：
在台面区域和终端保护环同时形成第二导电类型体区。
由于本发明实施例所述沟槽MOSFET功率整流器件在第一沟槽的侧壁具有较薄的栅氧化层，在第一沟槽的底部具有较厚的栅氧化层，这样既可以满足第一沟槽侧壁栅氧化层用于栅氧影响MOSFET正向的沟道特性，第一沟槽底部栅氧化层又可以承受高反向电压下高的电场强度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的沟槽MOSFET结构器件的示意性剖面图。
图2是现有技术中应用功率整流器件的电路图。
图3是本发明实施例所述沟槽MOSFET功率整流器的平面图。
图4-图24是本发明实施例所述沟槽MOSFET功率整流器件制造方法对应的示意性剖面图；
图25为本发明实施例所述沟槽MOSFET功率整流器制造方法流程图。
具体实施方式
本发明提供一种沟槽MOSFET功率整流器件及制造方法，实现沟槽MOSFET功率整流器件的沟槽底部能够承受高反向电压下高的电场强度。
为了便于本领域技术人员的理解，下面结合附图具体说明所述沟槽MOSFET功率整流器件制造方法及沟槽MOSFET功率整流器件的具体结构。
参见图3-图24，图3是本发明实施例所述沟槽MOSFET功率整流器的平面图；图4-图24是本发明实施例所述沟槽MOSFET功率整流器件制造方法对应的示意性剖面图；图25为本发明实施例所述沟槽MOSFET功率整流器制造方法流程图。
本发明实施例所述沟槽MOSFET功率整流器件的制造方法，包括以下步骤：
S100、在第一导电类型半导体衬底上形成场氧化层。
第一导电类型可以为N型掺杂区域。
本发明实施例所述第一导电类型可以为N型掺杂区域，第二导电类型可以为P型掺杂区域。
步骤S100执行后对应的器件示意性剖面图可以参见图4，该图显示了在N+衬底20上形成N-外延层21的剖面图。场氧化层22具体可以通过生长或淀积在N-外延层21的表面23上。场氧化层22的厚度可以为100-1000纳米的。
S200、确定第一沟槽区域并腐蚀所述衬底形成第一沟槽。
S300、在所述第一沟槽的侧壁和底部形成栅氧化层。
S400、在所述第一沟槽的侧壁形成隔离保护，并在所述第一沟槽的底部开出窗口。
步骤S200至S400执行后对应的器件示意性剖面图可以参见图5。
第一沟槽30的形成过程：首先通过光刻掩膜在场氧化层22上形成一层带图形光刻胶(图5未示出)，并通过腐蚀工艺去除图形中的场氧化层22。然后去除光刻胶层，通过反应离子刻蚀法在外延层上刻出第一沟槽30并形成台面33。随后生长大约厚度为200-1500A的牺牲氧化层。然后，通过腐蚀去除这层牺牲氧化层。
S500、在所述第一沟槽的底部进一步形成栅氧化层；使得所述第一沟槽的底部栅氧化层厚度大于所述第一沟槽的侧壁的底部栅氧化层厚度。
步骤S200至S400执行后对应的器件示意性剖面图可以参见图6至图10。
参见图6，该图示出在第一沟槽30的侧壁和底部同时生长厚度可以为200-800A均匀氧化层，从而形成栅氧化层31。具体可以通过湿氧或干氧工艺生长上述均匀氧化层。
参见图7，该图示出在场氧化层22和栅氧化层31上淀积大约100-500A厚的可去除的氮化硅层。
参见图8，该图示出表面场氧化层22和沟槽底部34上的氮化硅被去除，只保留每个第一沟槽30侧壁上的氮化硅。上述过程具体可以通过氮化硅干法腐蚀实现。
在步骤S400和步骤S500之间，还包括在所述第一沟槽30的底部下面形成第二导电类型区域的步骤。
参见图9，该图示出在所述第一沟槽30的底部下面形成第二导电类型区域的情况。
该结果具体可以是一种P型杂质硼或二氟化硼以场氧化层22作为掩膜通过第一沟槽30的底部被注入。
参见图10，该图示出一层大约1000-5000A厚的氧化层(具体可以通过热氧化工艺)生长在第一沟槽30的底部和衬底表面，而第一沟槽30的侧壁由于氮化硅保护不能生长氧化层。图10所示生长在第一沟槽30的底部栅氧化层40比第一沟槽30的侧壁栅氧化层31厚。
S600、用掺杂多晶硅填充所述第一沟槽，形成栅多晶硅。
用掺杂多晶硅填充所述第一沟槽后，可以在台面区域和终端保护环同时形成第二导电类型体区。
参见图11，该图示出去除掉氮化硅层32，具体可以通过湿法工艺实现。
参见图12，该图示出一种栅多晶硅42(N型掺杂多晶硅)通过淀积填充沟槽，厚度大约10-80nm。
S700、在台面区域表面形成第一导电类型的源区；在源区下面形成第二导电类型的体区。
参见图13，该图示出去除掉器件表面的多晶硅的状态。去除掉器件表面的多晶硅具体可以通过适当的等离子刻蚀实现。
参见图14，该图示出一个光刻胶图形(图14中未示出)通过曝光覆盖在器件和保护环(位置可以参见图16)***区域，随后将器件和保护环区域的场氧化层通过腐蚀去除后的状态。
参见图15，该图示出去除光刻胶后，通过能量为20-80kev的硼注入器件结构表面后的状态。
参见图16，该图示出激活注入杂质并推进形成P型体区50和保护环51的状态。
S800、在所述源区形成第二沟槽。
参见图17，该图示出形成有一个光刻胶图形52覆盖在器件***区域。
参见图18，该图示出形成有N型掺杂区53。具体可以通过注入一种砷或磷杂质形成N型掺杂区53，注入计量为E13-16/cm2，能量为10-60keV。去除光刻胶图形52后，实施热推进工艺激活砷或磷杂质并形成源区53。
参见图19，该图示出通过化学气相淀积二氧化硅54。
参见图20，该图示出使用光刻胶图形(图20中未示出)确定接触区。然后通过腐蚀工艺去除暴露的氧化层。之后实施深度适当的第二次沟槽工艺。第二次沟槽60穿过源区53接触P型体区50但不穿透体区50。
S900、在所述第二沟槽下面形成第二导电类型重掺杂区域。
S1000、填充所述第二沟槽并与所述源区、体区以及栅多晶硅形成欧姆接触的第一电极。
由于本发明实施例所述沟槽MOSFET功率整流器件制造方法，制成的沟槽MOSFET功率整流器件在第一沟槽的侧壁具有较薄的栅氧化层，在第一沟槽的底部具有较厚的栅氧化层，这样既可以满足第一沟槽侧壁栅氧化层用于栅氧影响MOSFET正向的沟道特性，第一沟槽底部栅氧化层又可以承受高反向电压下高的电场强度。
参见图21，该图示出随后注入BF2在P型体区50以形成良好的欧姆接触，再经过快速热退火工艺激活BF2。
参见图22，该图示出在衬底表面淀积大约1000-10000A的钨61并填充第二沟槽60。
参见图23，该图示出通过化学等离子刻蚀去除衬底表面的钨61并保留第二沟槽60中的钨的状态。
S1100、在衬底下表面形成第二电极。
参见图24，该图示出用Ti、TiN、A1、Ni、Ag或这些金属的化合物形成第一电极(顶部电极)70和第二电极(底部电极)71。
本发明还提供一种有上述制造方法制成的沟槽MOSFET整流器件，具体可以包括第一导电类型的衬底20、21；从所述第一导电类型的衬底20、21的上表面延伸到所述第一导电类型的衬底中20、21的第一沟槽30，所述第一沟槽30通过台面33的区域隔开；在所述台面33的区域表面形成第一导电类型的源区53；在源区下面形成第二导电类型的体区50。
所述第一沟槽30的侧壁和底部均具有栅氧化层，且所述第一沟槽30的底部栅氧化层厚度大于所述第一沟槽30的侧壁栅氧化层厚度。
所述第一沟槽30内有掺杂多晶硅填充，形成栅多晶硅42。
上表面与所述第一导电类型的源区53、第二导电类型的体区50和所述栅多晶硅42形成欧姆接触的第一个电极70；
以及，在所述第一导电类型的衬底20、21的下表面的第二个电极71。
为了加强第一沟槽30的底部栅氧化层31承受高反向电压下高的电场强度的能力，在所述第一沟槽30的底部栅氧化层底部具有第二导电类型区域。
第二导电类型具体可以为P型掺杂区域。
在所述第一沟槽30的底部的第二导电类型区域与所述体区没有接触。
所述第一导电类型可以为N型掺杂区域；所述第二导电类型可以为P型掺杂区域。
所述第一沟槽30的侧壁栅氧化层31厚度为200-800A，所述第一沟槽30的底部栅氧化层40厚度为1000-5000A。
参见图24，所述第一电极70侧至少具有一个第二导电类型的终端保护环51。
由于本发明实施例所述沟槽MOSFET功率整流器件在第一沟槽的侧壁具有较薄的栅氧化层，在第一沟槽的底部具有较厚的栅氧化层，这样既可以满足第一沟槽侧壁栅氧化层用于栅氧影响MOSFET正向的沟道特性，第一沟槽底部栅氧化层又可以承受高反向电压下高的电场强度。
以上对本发明所提供的沟槽MOSFET功率整流器件及制造方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种沟槽MOSFET功率整流器件，其特征在于，第一导电类型的衬底；从所述第一导电类型的衬底的上表面延伸到所述第一导电类型的衬底中的沟槽，所述第一沟槽通过台面区域隔开；在所述台面区域表面形成第一导电类型的源区；在源区下面形成第二导电类型的体区；
所述第一沟槽的侧壁和底部均具有栅氧化层，且所述第一沟槽的底部栅氧化层厚度大于所述第一沟槽的侧壁栅氧化层厚度；
所述第一沟槽内有掺杂多晶硅填充，形成栅多晶硅；
在上表面与所述第一导电类型的源区、第二导电类型的体区和所述栅多晶硅形成欧姆接触的第一个电极；
以及，在所述第一导电类型的衬底的下表面的第二个电极。
2.根据权利要求1所述的沟槽MOSFET功率整流器件，其特征在于，在所述第一沟槽的底部栅氧化层底部具有第二导电类型区域。
3.根据权利要求2所述的沟槽MOSFET功率整流器件，其特征在于，所述第二导电类型区域为P型掺杂区域。
4.根据权利要求2所述的沟槽MOSFET功率整流器件，其特征在于，在所述第一沟槽底部的第二导电类型区域与所述体区没有接触。
5.根据权利要求1所述的沟槽MOSFET功率整流器件，其特征在于，所述第一导电类型为N型掺杂区域；所述第二导电类型为P型掺杂区域。
6.根据权利要求1所述的沟槽MOSFET功率整流器件，其特征在于，所述第一沟槽的侧壁栅氧化层厚度为200-800A，所述第一沟槽的底部栅氧化层厚度为1000-5000A。
7.根据权利要求1所述的沟槽MOSFET功率整流器件，其特征在于，所述第一电极侧至少具有一个第二导电类型的终端保护环。
8.一种沟槽MOSFET功率整流器件的制造方法，其特征在于，所述方法包括：
1)在第一导电类型半导体衬底上形成场氧化层；
2)确定第一沟槽区域并腐蚀所述衬底形成第一沟槽；
3)在所述第一沟槽的侧壁和底部形成栅氧化层；
4)在所述第一沟槽的侧壁形成隔离保护，并在所述第一沟槽的底部开出窗口；
5)在所述第一沟槽的底部进一步形成栅氧化层；使得所述第一沟槽的底部栅氧化层厚度大于所述第一沟槽的侧壁的底部栅氧化层厚度；
6)用掺杂多晶硅填充所述第一沟槽，形成栅多晶硅；
7)在台面区域表面形成第一导电类型的源区；在源区下面形成第二导电类型的体区；
8)在所述源区形成第二沟槽；
9)在所述第二沟槽下面形成第二导电类型重掺杂区域；
10)填充所述第二沟槽并与所述源区、体区以及栅多晶硅形成欧姆接触的第一电极；
11)在衬底下表面形成第二电极。
9.根据权利要求8所述的沟槽MOSFET功率整流器件的制造方法，其特征在于，在步骤4)和步骤5)之间，还包括在所述第一沟槽的底部下面形成第二导电类型区域的步骤。
10.根据权利要求8所述的沟槽MOSFET功率整流器件的制造方法，其特征在于，在步骤6)之后还包括：
在台面区域和终端保护环同时形成第二导电类型体区。
CN2010101813580A 2010-05-21 2010-05-21 一种沟槽mosfet功率整流器件及制造方法 Pending CN102254944A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010101813580A CN102254944A (zh) 2010-05-21 2010-05-21 一种沟槽mosfet功率整流器件及制造方法
US12/794,110 US8581336B2 (en) 2010-05-21 2010-06-04 Power trench MOSFET rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101813580A CN102254944A (zh) 2010-05-21 2010-05-21 一种沟槽mosfet功率整流器件及制造方法

Publications (1)

Publication Number Publication Date
CN102254944A true CN102254944A (zh) 2011-11-23

Family

ID=44971802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101813580A Pending CN102254944A (zh) 2010-05-21 2010-05-21 一种沟槽mosfet功率整流器件及制造方法

Country Status (2)

Country Link
US (1) US8581336B2 (zh)
CN (1) CN102254944A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117308A (zh) * 2013-02-07 2013-05-22 上海新进半导体制造有限公司 一种沟槽mosfet功率整流器件及其制造方法
CN103377888A (zh) * 2012-04-13 2013-10-30 南亚科技股份有限公司 掺杂区的制作方法
CN103515439A (zh) * 2012-06-29 2014-01-15 力士科技股份有限公司 沟槽式金属氧化物半导体场效应管
CN104465777A (zh) * 2014-12-23 2015-03-25 中国电子科技集团公司第四十七研究所 提高mos器件击穿电压的方法及mos器件
CN104517961A (zh) * 2013-09-29 2015-04-15 无锡华润上华半导体有限公司 整流器及其制造方法
CN104600126A (zh) * 2013-10-31 2015-05-06 无锡华润华晶微电子有限公司 一种超势垒自偏置整流二极管
WO2016011674A1 (zh) * 2014-07-25 2016-01-28 苏州东微半导体有限公司 功率mos晶体管及其制造方法
CN105322003A (zh) * 2015-09-30 2016-02-10 深圳市可易亚半导体科技有限公司 绝缘栅双极型晶体管及其制备方法
CN106409827A (zh) * 2015-07-28 2017-02-15 无锡华润华晶微电子有限公司 一种整流器件及其制备方法
CN106935637A (zh) * 2015-12-31 2017-07-07 无锡华润华晶微电子有限公司 一种整流器及其制作方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI425575B (zh) * 2010-07-09 2014-02-01 Tzu Hsiung Chen 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法
CN102403256B (zh) * 2010-09-08 2014-02-26 上海华虹宏力半导体制造有限公司 赝埋层及制造方法、深孔接触及三极管
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
US8716787B2 (en) * 2012-03-27 2014-05-06 Super Group Semiconductor Co., Ltd. Power semiconductor device and fabrication method thereof
US9054123B2 (en) 2012-11-21 2015-06-09 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US9437440B2 (en) * 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
DE102013108518B4 (de) * 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9508596B2 (en) * 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
CN106711141A (zh) * 2015-11-13 2017-05-24 无锡华润华晶微电子有限公司 整流器及其制造方法
CN109979823B (zh) * 2017-12-28 2022-07-12 深圳尚阳通科技有限公司 一种屏蔽栅功率器件及制造方法
US11587888B2 (en) * 2019-12-13 2023-02-21 Globalfoundries U.S. Inc. Moisture seal for photonic devices
CN113690299B (zh) * 2020-05-18 2024-02-09 华润微电子（重庆）有限公司 沟槽栅vdmos器件及其制备方法
CN115376925B (zh) * 2022-10-26 2023-02-03 深圳市美浦森半导体有限公司 一种沟槽栅mosfet器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040214397A1 (en) * 2000-04-04 2004-10-28 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
US20100038675A1 (en) * 2008-08-14 2010-02-18 Fuji Electric Device Technology Co., Ltd. Power semiconductor devices and methods for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236099B1 (en) 1996-04-22 2001-05-22 International Rectifier Corp. Trench MOS device and process for radhard device
US5818084A (en) 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
US7323402B2 (en) 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
US7579650B2 (en) * 2006-08-09 2009-08-25 International Rectifier Corporation Termination design for deep source electrode MOSFET
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US20100264488A1 (en) * 2009-04-15 2010-10-21 Force Mos Technology Co. Ltd. Low Qgd trench MOSFET integrated with schottky rectifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040214397A1 (en) * 2000-04-04 2004-10-28 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
US20100038675A1 (en) * 2008-08-14 2010-02-18 Fuji Electric Device Technology Co., Ltd. Power semiconductor devices and methods for manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377888A (zh) * 2012-04-13 2013-10-30 南亚科技股份有限公司 掺杂区的制作方法
CN103515439A (zh) * 2012-06-29 2014-01-15 力士科技股份有限公司 沟槽式金属氧化物半导体场效应管
CN103515439B (zh) * 2012-06-29 2016-02-03 力士科技股份有限公司 沟槽式金属氧化物半导体场效应管
CN103117308A (zh) * 2013-02-07 2013-05-22 上海新进半导体制造有限公司 一种沟槽mosfet功率整流器件及其制造方法
CN104517961A (zh) * 2013-09-29 2015-04-15 无锡华润上华半导体有限公司 整流器及其制造方法
CN104600126A (zh) * 2013-10-31 2015-05-06 无锡华润华晶微电子有限公司 一种超势垒自偏置整流二极管
CN104600126B (zh) * 2013-10-31 2017-10-24 无锡华润华晶微电子有限公司 一种超势垒自偏置整流二极管
US9698248B2 (en) 2014-07-25 2017-07-04 Su Zhou Oriental Semiconductor Co., Ltd Power MOS transistor and manufacturing method therefor
WO2016011674A1 (zh) * 2014-07-25 2016-01-28 苏州东微半导体有限公司 功率mos晶体管及其制造方法
CN104465777A (zh) * 2014-12-23 2015-03-25 中国电子科技集团公司第四十七研究所 提高mos器件击穿电压的方法及mos器件
CN106409827A (zh) * 2015-07-28 2017-02-15 无锡华润华晶微电子有限公司 一种整流器件及其制备方法
CN105322003A (zh) * 2015-09-30 2016-02-10 深圳市可易亚半导体科技有限公司 绝缘栅双极型晶体管及其制备方法
CN106935637A (zh) * 2015-12-31 2017-07-07 无锡华润华晶微电子有限公司 一种整流器及其制作方法

Also Published As

Publication number Publication date
US20110284953A1 (en) 2011-11-24
US8581336B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
CN102254944A (zh) 一种沟槽mosfet功率整流器件及制造方法
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
US8786011B2 (en) Semiconductor device
US20140213026A1 (en) Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
JP2003309263A5 (zh)
TW201426882A (zh) 用於負載開關和直流－直流器件的高密度ｍｏｓｆｅｔ的器件結構及其制備方法
CN111403486B (zh) 一种沟槽型mosfet结构及其制作方法
WO2005065179B1 (en) Method of manufacturing a superjunction device
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN109509795B (zh) 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
CN116153991B (zh) 一种双沟槽栅rc-igbt及其制备方法
US10797182B2 (en) Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
JP2006294968A (ja) 半導体装置およびその製造方法
WO2002049118A2 (en) Trench schottky barrier rectifier and method of making the same
CN111211168A (zh) 一种rc-igbt芯片及其制造方法
CN103594377A (zh) 一种集成肖特基***栅型功率mos器件的制造方法
CN103247538A (zh) 一种集成肖特基***栅型沟槽功率mos器件
CN115020240A (zh) 一种低压超结沟槽mos器件的制备方法及结构
CN104900703A (zh) 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法
CN211017092U (zh) 一种半导体功率器件结构
CN114530504A (zh) 一种高阈值SiC MOSFET器件及其制造方法
CN211017082U (zh) 一种超结型mosfet器件
CN111384149B (zh) 沟槽型igbt及其制备方法
CN112018162B (zh) 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111123