CN103377888A - 掺杂区的制作方法 - Google Patents

掺杂区的制作方法 Download PDF

Info

Publication number
CN103377888A
CN103377888A CN2012101090720A CN201210109072A CN103377888A CN 103377888 A CN103377888 A CN 103377888A CN 2012101090720 A CN2012101090720 A CN 2012101090720A CN 201210109072 A CN201210109072 A CN 201210109072A CN 103377888 A CN103377888 A CN 103377888A
Authority
CN
China
Prior art keywords
doped region
groove
manufacture method
layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101090720A
Other languages
English (en)
Inventor
陈逸男
徐文吉
叶绍文
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN2012101090720A priority Critical patent/CN103377888A/zh
Publication of CN103377888A publication Critical patent/CN103377888A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种掺杂区的制作方法，其步骤包括：提供半导体基底，且半导体基体包括至少一沟槽。接着，形成介电层完全覆盖沟槽以及形成保护层部分覆盖沟槽，且介电层位于保护层以及沟槽之间。然后，在沟槽中形成含掺杂剂的导电层以及进行退火工艺。

Description

掺杂区的制作方法
技术领域
本发明有关一种掺杂区的制作方法，特别是一种环绕沟槽底面的掺杂区的制作方法。
背景技术
为增进集成电路的运作速度且同时符合消费者对于微型化电子装置的需求，运用于半导体装置的晶体管的尺寸持续缩减。由于晶体管的尺寸缩小，晶体管的电子信道区的长度亦随之减少，因此将可能造成晶体管发生严重的短信道效应，以及晶体管的开启电流(ON current)的降低。
为解决上述问题，公知技术中包括增加电子信道区的掺杂浓度的作法，然而，此作法将引起漏电流的增加，而不利于半导体装置的可靠度。另一种作法是设置垂直晶体管，例如：形成垂直晶体管在半导体基底中，此作法可改善集成电路的运作速度以及积集度(integration)，且减缓短信道效应。垂直晶体管的掺杂区的形成需对凹入式沟槽进行离子注入工艺，随着凹入式沟槽的尺寸缩小，掺杂剂在接触凹入式沟槽的底面时容易发生散射，而无法直接穿过沟槽形成预期的掺杂剂浓度分布轮廓，因此，常见多个垂直晶体管的掺杂区具有不同的掺杂剂浓度分布轮廓，也就是说，多个垂直晶体管的电性表现有所差异。
因此，如何改善各垂直晶体管之间的掺杂区的掺杂剂浓度分布轮廓的一致性实为相关技术者所欲改进的课题。
发明内容
有鉴于此，本发明公开一种掺杂区的制作方法，可以解决上述的各垂直晶体管之间的掺杂剂浓度分布轮廓不同的问题。
根据本发明的一优选实施例，本发明提供一种半导体装置的制作方法，包括：首先，提供半导体基底，且半导体基体包括至少一沟槽。接着，形成介电层完全覆盖沟槽以及形成保护层部分覆盖沟槽，且介电层位于保护层以及沟槽之间。然后，在沟槽中形成含掺杂剂的导电层以及进行退火工艺。
本发明在沟槽中形成含掺杂剂的导电层后，进行退火工艺，使导电层的掺杂剂扩散至半导体基底中，且在未被保护层覆盖的沟槽的周围形成掺杂区，以避免掺杂剂直接碰撞沟槽底面发生散射，影响掺杂剂浓度分布轮廓，有助于在多个沟槽底部形成相同的掺杂区，降低沟槽结构引起的工艺变异性(process variation)，进一步改善多个半导体装置的电性表现的一致性。
附图说明
图1至图6为根据本发明的第一优选实施例所绘示的掺杂区的制作方法的示意图。
其中，附图标记说明如下：
10    半导体基底    12     沟槽
14    介电层        16     保护层
18    导电层        20     掺杂区
S     侧壁          BS     底面
具体实施方式
图1至图6为根据本发明的第一优选实施例所绘示的掺杂区的制作方法的示意图。如图1所示，首先，提供一半导体基底10，且半导体基底10包括有至少一沟槽12。半导体基底10可包含例如一由硅、砷化镓、硅覆绝缘(SOI)层、外延层、硅锗层或其它半导体基底材料所构成的基底。形成沟槽12的方法包括下列步骤：例如，进行光刻工艺以形成图案化硬掩模(图未示)于半导体基底10上，然后，将图案化硬掩模作为掩模对半导体基底10进行蚀刻工艺以形成沟槽12。根据本发明的优选实施例，沟槽12可以是凹入式信道(recessedchannel)，且具有侧壁S以及弧状底面BS。
如图2所示，形成介电层14于半导体基底10上，且介电层14完全覆盖沟槽12，更详细地说，介电层14覆盖半导体基底10，接触沟槽12的侧壁S以及底面BS，但未填满沟槽12。此外，介电层14可由利用热氧化或沉积等工艺所形成的硅氧化物等绝缘材料所构成。根据本发明的优选实施例，介电层14可以是利用热氧化方式形成的硅氧层。
接下来，如图3所示，形成保护层16部分覆盖沟槽12，且介电层14是位于保护层16以及沟槽12之间，更详细地说，保护层16仅仅覆盖住沟槽12的侧壁S，而不覆盖沟槽的底面BS，且未填满沟槽12。形成保护层16的方法包括下列步骤。首先，进行沉积工艺形成绝缘物质层，例如：进行化学气相沈积(chemical vapor deposition，CVD)工艺形成氮化硅层，接着进行蚀刻工艺，例如：进行非等向性反应性离子蚀刻(reactive-ion-etching，RIE)工艺或湿蚀刻工艺，去除部分绝缘物质层以形成保护层16。根据本发明的优选实施例，为避免蚀刻工艺对半导体基底10以及沟槽12的表面造成损伤，介电层14的材料优选是与保护层16的材料不同，使介电层14与保护层16在进行蚀刻工艺时具有不同的移除速率，也就是说，当介电层14是硅氧层时，保护层16可以是利用化学气相沈积工艺形成的氮化硅层，且保护层16未重叠位于沟槽12两侧的半导体基底10的表面，仅部分覆盖沟槽12。
如图4所示，在沟槽12中形成含掺杂剂的导电层18，导电层18重叠保护层16未覆盖的沟槽12的底面BS，且导电层18未完全填满沟槽12。形成含掺杂剂的导电层18的方法包括下列步骤。首先，形成导电物质层(图未示)填入沟槽12，包括进行一原位掺杂(in-situ doped)化学气相沉积(chemical vapordeposition，CVD)法或一原位掺杂选择性外延成长工艺(selective epitaxialgrowth，SEG)，以形成含掺杂剂的导电物质层，或是利用低压化学气相沉积(low pressure chemical vapor deposition，LPCVD)法，形成未含掺杂剂的导电物质层后，再对导电物质层进行离子注入工艺，以形成含掺杂剂的导电物质层。接着，以蚀刻工艺移除部份导电物质层，使导电物质层未重叠位于沟槽12两侧的半导体基底10的表面，且部分暴露覆盖沟槽12侧壁S的保护层16。例如：先进行低压化学气相沉积，以硅甲烷(SiH4)气体作为硅源，形成未含掺杂剂的多晶硅层填满沟槽后，再对多晶硅层进行离子注入工艺，以形成含P型掺杂剂例如硼(B)的多晶硅层，接着，使用氢氧化四甲基铵(tetra methylammonium hydroxide，TMAH)溶液作为蚀刻液，进行湿蚀刻工艺移除多余的多晶硅层，使剩余的含掺杂剂的多晶硅层未完全填满沟槽12，部分暴露覆盖沟槽12侧壁S的保护层16，且重叠保护层16未覆盖的沟槽12的底面BS。根据本发明的优选实施例，在沟槽12中形成的含掺杂剂的导电层可以是含P型掺杂剂的多晶硅层，但不以此为限，含掺杂剂的导电层也可以是含N型掺杂剂例如砷(As)或磷(P)的多晶硅层。
如图5所示，为将沟槽12中的导电层18的掺杂剂趋入(drive-in)并活化，进一步进行退火工艺P1，包括快速热处理(rapid thermal process，RTP)工艺例如尖峰式快速热工艺(spike rapid thermal process)或浸入式快速热工艺(soakrapid thermal process)、雷射尖峰退火(laser spike annealing)工艺、闪光退火(flash annealing)、动态表面退火(dynamic surface annealing)工艺，使导电层18的掺杂剂从导电层18通过沟槽12未被保护层16覆盖的区域例如：沟槽12的底面BS，且可以不受沟槽12底面BS的结构形状影响，均匀扩散至半导体基底10中，然后，如图6所示，形成具有预期的掺杂剂浓度分布轮廓的掺杂区20。更详细地说，为了在沟槽12底部周围形成掺杂区20，进行离子注入工艺时，本发明可有效避免掺杂剂直接碰撞沟槽12底面BS而发生散射现象，造成掺杂剂浓度分布轮廓的偏移，也就是说，本发明的掺杂区20的形成可以不受沟槽12底面结构的形状影响。根据本发明的优选实施例，在进行退火工艺后，导电层18的掺杂剂例如：多晶硅层的P型掺杂剂会通过沟槽12的弧状底面BS，形成P型掺杂区20环绕沟槽12的底面BS。
综上所述，本发明在沟槽中形成含掺杂剂的导电层后，进行退火工艺，使导电层的掺杂剂扩散至半导体基底中，且在未被保护层覆盖的沟槽的周围形成掺杂区，以避免掺杂剂直接碰撞沟槽底面发生散射，影响掺杂剂浓度分布轮廓，有助于在多个沟槽底部形成相同的掺杂区，降低沟槽结构引起的工艺变异性(process variation)，进一步改善多个半导体装置的电性表现的一致性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种掺杂区的制作方法，其特征在于，包括：
提供半导体基底，且所述半导体基体包括至少一沟槽；
形成介电层于所述半导体基底上，且所述介电层完全覆盖所述沟槽；
形成保护层部分覆盖所述沟槽，且所述介电层位于所述保护层以及所述沟槽之间；
在所述沟槽中形成含掺杂剂的导电层；以及
进行退火工艺。
2.根据权利要求1所述的掺杂区的制作方法，其特征在于，所述介电层未填满所述沟槽。
3.根据权利要求1所述的掺杂区的制作方法，其特征在于，所述介电层的材料与所述保护层的材料不同。
4.根据权利要求1所述的掺杂区的制作方法，其特征在于，所述介电层为硅氧层，所述保护层为氮化硅层。
5.根据权利要求1所述的掺杂区的制作方法，其特征在于，所述沟槽包含一弧状底面。
6.根据权利要求1所述的掺杂区的制作方法，其特征在于，所述保护层仅仅覆盖住所述沟槽的侧壁，而不覆盖所述沟槽的底面。
7.根据权利要求6所述的掺杂区的制作方法，其特征在于，所述导电层重叠所述保护层未覆盖的所述沟槽的底面。
8.根据权利要求1所述的掺杂区的制作方法，其特征在于，所述保护层未重叠位于所述沟槽两侧的半导体基底的表面。
9.根据权利要求1所述的掺杂区的制作方法，其特征在于，所述导电层未完全填满所述沟槽。
10.根据权利要求1所述的掺杂区的制作方法，其特征在于，在形成所述保护层之后，形成所述导电层的方法包括：
形成导电物质层填入所述沟槽；以及
对所述导电物质层进行离子注入工艺。
11.根据权利要求10所述的掺杂区的制作方法，其特征在于，形成所述导电层的方法，还包括：
移除部份导电物质层，使导电物质层未重叠位于所述沟槽两侧的半导体基底的表面。
12.根据权利要求1所述的掺杂区的制作方法，其特征在于，所述导电层包括一P型掺杂剂。
13.根据权利要求1所述的掺杂区的制作方法，其特征在于，在进行退火工艺之后，形成掺杂区环绕所述沟槽的底面。
CN2012101090720A 2012-04-13 2012-04-13 掺杂区的制作方法 Pending CN103377888A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101090720A CN103377888A (zh) 2012-04-13 2012-04-13 掺杂区的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101090720A CN103377888A (zh) 2012-04-13 2012-04-13 掺杂区的制作方法

Publications (1)

Publication Number Publication Date
CN103377888A true CN103377888A (zh) 2013-10-30

Family

ID=49462840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101090720A Pending CN103377888A (zh) 2012-04-13 2012-04-13 掺杂区的制作方法

Country Status (1)

Country Link
CN (1) CN103377888A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251198A (zh) * 2015-01-27 2017-10-13 Abb瑞士股份有限公司 绝缘栅功率半导体装置以及用于制造这种装置的方法
CN109390225A (zh) * 2017-08-04 2019-02-26 世界先进积体电路股份有限公司 半导体结构及其制造方法
CN110676256A (zh) * 2019-10-14 2020-01-10 长江存储科技有限责任公司 3d存储器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100112793A1 (en) * 2008-10-31 2010-05-06 Applied Materials, Inc. Conformal doping in p3i chamber
US20100219461A1 (en) * 2008-08-06 2010-09-02 Mark Rinehimer Structure With PN Clamp Regions Under Trenches
US20110272759A1 (en) * 2010-05-06 2011-11-10 International Rectifier Corporation Vertical LDMOS device and method for fabricating same
CN102254944A (zh) * 2010-05-21 2011-11-23 上海新进半导体制造有限公司 一种沟槽mosfet功率整流器件及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100219461A1 (en) * 2008-08-06 2010-09-02 Mark Rinehimer Structure With PN Clamp Regions Under Trenches
US20100112793A1 (en) * 2008-10-31 2010-05-06 Applied Materials, Inc. Conformal doping in p3i chamber
US20110272759A1 (en) * 2010-05-06 2011-11-10 International Rectifier Corporation Vertical LDMOS device and method for fabricating same
CN102254944A (zh) * 2010-05-21 2011-11-23 上海新进半导体制造有限公司 一种沟槽mosfet功率整流器件及制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251198A (zh) * 2015-01-27 2017-10-13 Abb瑞士股份有限公司 绝缘栅功率半导体装置以及用于制造这种装置的方法
CN107251198B (zh) * 2015-01-27 2020-08-14 Abb电网瑞士股份公司 绝缘栅功率半导体装置以及用于制造这种装置的方法
CN109390225A (zh) * 2017-08-04 2019-02-26 世界先进积体电路股份有限公司 半导体结构及其制造方法
CN109390225B (zh) * 2017-08-04 2021-04-09 世界先进积体电路股份有限公司 半导体结构及其制造方法
CN110676256A (zh) * 2019-10-14 2020-01-10 长江存储科技有限责任公司 3d存储器件及其制造方法

Similar Documents

Publication Publication Date Title
US9870916B2 (en) LDMOS transistor
KR100442881B1 (ko) 고전압 종형 디모스 트랜지스터 및 그 제조방법
US9543190B2 (en) Method of fabricating semiconductor device having a trench structure penetrating a buried layer
US9099321B2 (en) Method for fabricating power semiconductor device
US10115817B2 (en) Method of manufacturing a semiconductor device
CN105321824B (zh) 半导体装置的制造方法
JP2010123798A (ja) 半導体装置とその製造方法
US10741684B2 (en) Integrated channel diode
CN105720098A (zh) Nldmos及其制作方法
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
US20160155797A1 (en) High voltage device with low rdson
CN103377888A (zh) 掺杂区的制作方法
CN103545346B (zh) 隔离型n型ldmos器件及其制造方法
US9431286B1 (en) Deep trench with self-aligned sinker
US9231081B2 (en) Method of manufacturing a semiconductor device
CN103426929A (zh) 半导体器件及其制造方法、集成电路以及超结半导体器件
US8357972B2 (en) Semiconductor power device
CN101567385B (zh) 绝缘源漏极mos晶体管及其制造方法
EP1188185A1 (en) Semiconductor and manufacturing method for semiconductor
CN102479709B (zh) 晶体管及其制作方法
CN104037223B (zh) 射频n型ldmos器件及其制造方法
CN111916448A (zh) 一种半导体器件及其制造方法、电子设备
WO2009031001A2 (en) Vertical igbt and method of manufacturing the same
US9466730B2 (en) Semiconductor device and method for fabricating the same
JP6046072B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030