CN102253253B - 具有外部测试电压的电路 - Google Patents

具有外部测试电压的电路 Download PDF

Info

Publication number
CN102253253B
CN102253253B CN 201110075651 CN201110075651A CN102253253B CN 102253253 B CN102253253 B CN 102253253B CN 201110075651 CN201110075651 CN 201110075651 CN 201110075651 A CN201110075651 A CN 201110075651A CN 102253253 B CN102253253 B CN 102253253B
Authority
CN
China
Prior art keywords
resistance
voltage
output terminal
coupled
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201110075651
Other languages
English (en)
Other versions
CN102253253A (zh
Inventor
张延安
吴柏庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN102253253A publication Critical patent/CN102253253A/zh
Application granted granted Critical
Publication of CN102253253B publication Critical patent/CN102253253B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开一种具有外部测试电压的电路，其包含一放大器、一第一P型金属氧化物半导体晶体管、一第二P型金属氧化物半导体晶体管、至少一参考电阻、至少一测试电阻、一第一上电阻、一第二上电阻及一下电阻，其中该第二P型金属氧化物半导体晶体管和该第一P型金属氧化物半导体晶体管相同。通过该第二P型金属氧化物半导体晶体管复制流经该第一P型金属氧化物半导体晶体管的电流以及从该第二上电阻的一第二端馈入的外部测试电压，使得每一测试电阻的一测试输出端的电压和相对应的一参考电阻的一参考输出端的电压的差值为一预定值。

Description

具有外部测试电压的电路
技术领域
本发明涉及一种具有外部测试电压的电路，尤指一种仅需一用以输入外部测试电压的衬垫(pad)，以及输出的测试电压不会随着外部测试电压一起成几何级数改变的具有外部测试电压的电路。
背景技术
请参照图1，图1为现有技术说明具有外部测试电压的电路100的示意图。电路100包含一放大器102、一P型金属氧化物半导体晶体管104、一参考开关106、一测试开关108、一电阻RU、一电阻RD及多个串联电阻R1-Rn。当电路100正常操作时，参考开关106开启以及测试开关108关闭。此时，一参考电压VREF通过参考开关106输入至放大器102的负输入端，且节点A的电压亦为参考电压VREF。因此，参考输出端VINTREFN1、VINTREFN2、VINTREFN3...、VINTREFNn输出和参考电压VREF成比例的电压。当电路100需要输入外部测试电压VT测试时，参考开关106关闭以及测试开关108开启。此时，一外部测试电压VT通过测试开关108输入至放大器102的负输入端，且节点A的电压亦为外部测试电压VT。因此，参考输出端VINTREFN1、VINTREFN2、VINTREFN3...、VINTREFNn输出和外部测试电压VT成比例的电压。
但在外部测试电压的电路100中，参考输出端VINTREFN1、VINTREFN2、VINTREFN3...、VINTREFNn输出的电压会随着参考电压VREF一起成几何级数改变。因此，某些参考输出端输出的电压可能太高，毁损所测试的电路。
请参照图2，图2为另一现有技术说明具有外部测试电压的电路200的示意图。电路200包含一放大器202、一P型金属氧化物半导体晶体管204、多个参考开关2061-206n、多个测试开关2081-208n、一电阻RU、一电阻RD及多个串联电阻R1-Rn。如图2所示，参考开关2061耦接于参考输出端VINTREFN1和参考电压输出端VINTREF1之间，测试开关2081耦接于参考电压输出端VINTREF1和测试输出端VINTREFT1之间；参考开关2062耦接于参考输出端VINTREFN2和参考电压输出端VINTREF2之间，测试开关2082耦接于参考电压输出端VINTREF2和测试输出端VINTREFT2之间；余下依此类推，在此不再赘述。
因此，当参考电压输出端VINTREF1、VINTREF2、VINTREF3...、VINTREFn中的每一参考电压输出端需要输出外部测试电压时，可将对应的参考开关关闭以及对应的测试开关开启。另外，当参考电压输出端VINTREF1、VINTREF2、VINTREF3...、VINTREFn中的每一参考电压输出端需要输出参考输出端的电压时，可将对应的参考开关开启以及对应的测试开关关闭。例如，参考电压输出端VINTREF1需要输出外部测试电压V1时，相对应的参考开关2061关闭以及相对应的测试开关2081开启。因此，外部测试电压V1经测试开关2081由参考电压输出端VINTREF1输出。其余参考电压输出端VINTREF2-VINTREFn的操作原理皆和参考电压输出端VINTREF1相同，在此不再赘述。
虽然电路200改善了电路100中参考输出端VINTREFN1、VINTREFN2、VINTREFN3...、VINTREFNn输出的电压会随着参考电压VREF一起变动的缺点。但是在做芯片测试时，却需要许多用以输入外部测试电压的衬垫(pad)，使得电路200不大可能实现在现今小面积的芯片上。
发明内容
本发明的一实施例提供一种具有外部测试电压的电路。该电路包含一放大器、一第一P型金属氧化物半导体晶体管、一第二P型金属氧化物半导体晶体管、至少一参考电阻、至少一测试电阻、一第一上电阻、一第二上电阻、一下电阻及一测试开关。该放大器具有一第一输入端，用以接收一第一电压，一第二输入端，用以接收一参考电压，一第三输入端，及一输出端；该第一P型金属氧化物半导体晶体管具有一第一端，用以接收该第一电压，一第二端，耦接于该放大器的输出端，及一第三端；该第二P型金属氧化物半导体晶体管具有一第一端，用以接收该第一电压，一第二端，耦接于该放大器的输出端，及一第三端；该至少一参考电阻具有一第一端，耦接于该第一P型金属氧化物半导体晶体管的第三端，及一第二端，其中每一参考电阻具有一参考输出端；该至少一测试电阻具有一第一端，耦接于该第二P型金属氧化物半导体晶体管的第三端，及一第二端，其中每一测试电阻具有一测试输出端，且该每一测试电阻的阻值与相对应的一参考电阻的阻值相同；该第一上电阻具有一第一端，耦接于该至少一参考电阻的第二端，及一第二端，耦接于该放大器的第二输入端，其中该第一上电阻的阻值可为零；该第二上电阻具有一第一端，耦接于该至少一测试电阻的第二端，及一第二端，用以接收一外部测试电压，其中该第二上电阻的阻值可为零；该下电阻具有一第一端，耦接于该放大器的第二输入端，及一第二端，耦接于一地端；其中该第二P型金属氧化物半导体晶体管和该第一P型金属氧化物半导体晶体管相同。
本发明所提供的一种具有外部测试电压的电路，利用一第二P型金属氧化物半导体晶体管复制流经一第一P型金属氧化物半导体晶体管的电流以及从一第二上电阻的第二端馈入的一外部测试电压，使得每一测试电阻的一测试输出端的电压和相对应的一参考电阻的一参考输出端的电压的差值为一预定值。本发明亦可改进每一参考输出端输出的电压会随着一参考电压成几何级数改变，以及需要许多用以输入该外部测试电压的衬垫的缺点。另外，本发明可在一芯片测试期间储存一保险丝编程(fuse-programming)的电压信息。
附图说明
图1为现有技术说明具有外部测试电压的电路的示意图；
图2为现有技术说明具有外部测试电压的电路的示意图；
图3为本发明的一实施例说明具有外部测试电压的电路的示意图；
图4为本发明的另一实施例说明具有外部测试电压的电路的示意图；
图5为本发明的另一实施例说明具有外部测试电压的电路的示意图；
图6为说明根据第一参考开关以及第一测试开关调整参考电压输出端的查阅表；
图7为本发明的另一实施例说明具有外部测试电压的电路的示意图。
其中，附图标记
100、200、300、400、500电路        102、202、302放大器
104、204P型金属氧化物半导体晶体管
304    第一P型金属氧化物半导体晶体管
306    第二P型金属氧化物半导体晶体管    308    至少一参考电阻
310    至少一测试电阻                   312    第一上电阻
314    第二上电阻                       316    下电阻
3081-308n  参考电阻                     3101-310n测试电阻
106、2061-206n、3181-318n  参考开关
108、2081-208n、3201-320n  测试开关
422    省电开关
5181、5182、5183    第一参考开关
5201、5202、5203    第一测试开关        524    第二参考开关
526    第二测试开关                     A    节点
I1、I2    电流                          RU、RD、R1-Rn电阻
VDD    第一电压                         VG控制电压
VREF   参考电压
VINTREFN、VINTREFN1、VINTREFN2、VINTREFN3、VINTREFNn
参考输出端
VINTREFT、VINTREFT1、VINTREFT2、VINTREFT3、VINTREFTn
测试输出端
VINTREF1、VINTREF2、VINTREFn、VINTREF参考电压输出端
VT外部测试电压
具体实施方式
请参照图3，图3为本发明的一实施例说明具有外部测试电压的电路300的示意图。电路300包含一放大器302、一第一P型金属氧化物半导体晶体管304、一第二P型金属氧化物半导体晶体管306、至少一参考电阻308、至少一测试电阻310、一第一上电阻312、一第二上电阻314及一下电阻316，其中第二P型金属氧化物半导体晶体管306和第一P型金属氧化物半导体晶体管304相同。放大器302具有一第一输入端，用以接收一第一电压VDD，一第二输入端，用以接收一参考电压VREF，一第三输入端，及一输出端输出一控制电压VG。第一P型金属氧化物半导体晶体管304具有一第一端，用以接收第一电压VDD，一第二端耦接于放大器302的输出端，用以接收控制电压VG，及一第三端。第二P型金属氧化物半导体晶体管306具有一第一端，用以接收第一电压VDD，一第二端耦接于放大器302的输出端，用以接收控制电压VG，及一第三端。至少一参考电阻308具有一第一端，耦接于第一P型金属氧化物半导体晶体管304的第三端，及一第二端。至少一参考电阻308包含参考电阻3081-308n，其中n≥1且每一参考电阻具有一相对应的参考输出端。例如参考电阻3081具有一相对应的参考输出端VINTREFN1，参考电阻3082具有一相对应的参考输出端VINTREFN2。至少一测试电阻310具有一第一端，耦接于第二P型金属氧化物半导体晶体管306的第三端，及一第二端。至少一测试电阻310包含测试电阻3101-310n，其中n≥1且每一测试电阻具有一相对应的测试输出端。例如测试电阻3101具有一相对应的测试输出端VINTREFT1，测试电阻3102具有一相对应的测试输出端VINTREFT2。另外，每一测试电阻的阻值与相对应的一参考电阻的阻值相同。第一上电阻312具有一第一端，耦接于至少一参考电阻308的第二端，及一第二端，耦接于放大器302的第三输入端，其中第一上电阻312的阻值可为零。第二上电阻314具有一第一端，耦接于至少一测试电阻310的第二端，及一第二端，用以接收一外部测试电压VT，其中第二上电阻314的阻值可为零。下电阻316具有一第一端，耦接于放大器302的第三输入端，及一第二端，耦接于一地端。
另外，电路300另包含至少一参考开关3181-318n和至少一测试开关3201-320n，其中n≥1。每一参考开关具有一第一端，耦接于相对应的一参考输出端，及一第二端，耦接于相对应的一参考电压输出端。每一测试开关具有一第一端，耦接于相对应的一测试输出端，及一第二端，耦接于相对应的一参考电压输出端。例如，参考开关3181具有一第一端，耦接于相对应的一参考输出端VINTREFN1，及一第二端，耦接于相对应的一参考电压输出端VINTREF1。同理，测试开关3201具有一第一端，耦接于相对应的一测试输出端VINTREFT1，及一第二端，耦接于相对应的一参考电压输出端VINTREF1。
如图3所示，因为第二P型金属氧化物半导体晶体管306和第一P型金属氧化物半导体晶体管304相同，所以流经至少一测试电阻310的电流I2等于流经至少一参考电阻308的电流I1。如果外部测试电压VT和参考电压VREF的关系如式(1)所示，则参考输出端VINTREFNi的电压VNi和测试输出端VINTREFTi的电压VTi的关系由式(2)决定，其中1≤i≤n。
VT＝VREF±ΔV  (1)
VTi＝VNi±ΔV  (2)
当电路300不在芯片测试期间时，至少一参考开关开启，因此，参考电压输出端输出参考输出端的电压。而当电路300在芯片测试期间时，至少一测试开关开启，因此，参考电压输出端输出测试输出端的电压。例如，当电路300不在芯片测试期间时，参考开关3181开启，因此，参考电压输出端VINTREF1输出参考输出端VINTREFN1的电压VN1。当电路300在芯片测试期间时，测试开关3201开启，因此，参考电压输出端VINTREF1输出测试输出端VINTREFT1的电压VT1。
请参照图4，图4为本发明的另一实施例说明具有外部测试电压的电路400的示意图。电路400和电路300的差别在于电路400另包含一省电开关422具有一第一端，耦接于第二上电阻314的第二端，及一第二端，用以接收外部测试电压VT。省电开关422仅在芯片测试期间开启，以及非芯片测试期间关闭。因此，电路400可节省非芯片测试期间的电能消耗。
请参照图5，图5为本发明的另一实施例说明具有外部测试电压的电路500的示意图。电路500和电路300的差别在于电路500没有包含至少一参考开关318和至少一测试开关320，但另包含三个第一参考开关5181、5182、5183，三个第一测试开关5201、5202、5203、一第二参考开关524及一第二测试开关526。每一第一参考开关具有一第一端，耦接于第一P型金属氧化物半导体晶体管304的第三端，亦即参考输出端VINTREFN，及一第二端，耦接于相对应的参考电阻的第二端，以及每一第一测试开关具有一第一端，耦接于第二P型金属氧化物半导体晶体管306的第三端，亦即测试输出端VINTREFT，及一第二端，耦接于相对应的测试电阻的第二端。例如，第一参考开关5181具有一第一端，第一端耦接于第一P型金属氧化物半导体晶体管304的第三端，及一第二端，耦接于相对应的参考电阻3081的参考输出端。第一参考开关5182具有一第一端，第一端耦接于第一P型金属氧化物半导体晶体管304的第三端，及一第二端，耦接于相对应的参考电阻3082的参考输出端。第一测试开关5201具有一第一端，第一端耦接于第二P型金属氧化物半导体晶体管306的第三端，及一第二端，耦接于相对应的参考电阻3101的测试输出端。第一测试开关5202具有一第一端，第一端耦接于第二P型金属氧化物半导体晶体管306的第三端，及一第二端，耦接于相对应的参考电阻3102的测试输出端。但本发明并不受限于三个第一参考开关以及三个第一测试开关。
电路500可在芯片测试期间储存保险丝编程(fuse-programming)的电压信息。请参照图6，图6为根据第一参考开关以及第一测试开关调整参考电压输出端VINTREF的查阅表。如图5和图6所示，当第一参考开关5182、5183、第一测试开关5202、5203关闭以及第一参考开关5181、第一测试开关5201开启时，参考输出端VINTREFN的电压VN1和测试输出端VINTREFT的电压VT1设为预设值。此时，参考电压输出端VINTREF可通过第二参考开关524或第二测试开关526的开启，输出电压VN1或电压VT1。当第一参考开关5181和第一测试开关5201开启或关闭，第一参考开关5182和第一测试开关5202开启，以及第一参考开关5183和第一测试开关5203关闭时，参考电压输出端VINTREF可通过第二参考开关524或第二测试开关526的开启，输出电压VN2或电压VT2，亦即参考电压输出端VINTREF输出的电压比预设值低，且和预设值相比的电压变动值为-ΔV2(ΔV2为参考电阻3082以及测试电阻3102的跨压)。当第一参考开关5181、5182和第一测试开关5201、5202开启或关闭，第一参考开关5203和第一测试开关5203开启时，参考电压输出端VINTREF可通过第二参考开关524或第二测试开关526的开启，输出电压VN3或电压VT3，亦即参考电压输出端VINTREF输出的电压比预设值低，且和预设值相比的电压变动值为-(ΔV2+ΔV3)(ΔV3为参考电阻3083以及测试电阻3103的跨压)。当第一参考开关5181、5182、5183和第一测试开关5201、5202、5203皆关闭时，参考电压输出端VINTREF可通过第二参考开关524或第二测试开关526的开启，输出电压VN0或电压VT0，亦即参考电压输出端VINTREF输出的电压比预设值高，且和预设值相比的电压变动值为+ΔV1(ΔV1为参考电阻3081以及测试电阻3101的跨压)。
因此，电路500在芯片测试期间即可利用第一参考开关5181、5182、5183和第一测试开关5201、5202、5203，将参考电压输出端VINTREF输出的电压由一预设值往上调整或是往下调整。
请参照图7，图7为本发明的另一实施例说明具有外部测试电压的电路700的示意图。电路700和电路500的差别在于电路700另包含一省电开关422具有一第一端，耦接于第二上电阻314的第二端，及一第二端，用以接收外部测试电压VT。省电开关422仅在芯片测试期间开启，以及非芯片测试期间关闭。因此，电路700可节省非芯片测试期间的电能消耗。
综上所述，本发明所提供的具有外部测试电压的电路，利用第二P型金属氧化物半导体晶体管复制流经第一P型金属氧化物半导体晶体管的电流以及从第二上电阻的第二端馈入的外部测试电压，使得每一测试电阻的一测试输出端的电压和相对应的一参考电阻的一参考输出端的电压的差值为一预定值。本发明亦可改进现有技术中参考输出端输出的电压会随着参考电压成几何级数改变，以及需要许多用以输入外部测试电压的衬垫的缺点。另外，本发明可在芯片测试期间储存保险丝编程(fuse-programming)的电压信息。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (4)

1.一种具有外部测试电压的电路，其特征在于，包含：
一放大器，具有一第一输入端，用以接收一第一电压，一第二输入端，用以接收一参考电压，一第三输入端，及一输出端；
一第一P型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接于该放大器的输出端，及一第三端；
一第二P型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接于该放大器的输出端，及一第三端；
至少一参考电阻，具有一第一端，耦接于该第一P型金属氧化物半导体晶体管的第三端，及一第二端，其中每一参考电阻具有一参考输出端，该第二端为该参考输出端；
至少一测试电阻，具有一第一端，耦接于该第二P型金属氧化物半导体晶体管的第三端，及一第二端，其中每一测试电阻具有一测试输出端，该第二端为该测试输出端，且该每一测试电阻的阻值与相对应的一参考电阻的阻值相同；
一第一上电阻，具有一第一端，耦接于该至少一参考电阻的第二端，及一第二端，耦接于该放大器的第三输入端，其中该第一上电阻的阻值可为零；
一第二上电阻，具有一第一端，耦接于该至少一测试电阻的第二端，及一第二端，用以接收一外部测试电压，其中该第二上电阻的阻值可为零；及
一下电阻，具有一第一端，耦接于该放大器的第三输入端，及一第二端，耦接于一地端；
其中该第二P型金属氧化物半导体晶体管和该第一P型金属氧化物半导体晶体管相同。
2.根据权利要求1所述的电路，其特征在于，另包含：
至少一参考开关，其中每一参考开关具有一第一端，耦接于相对应的一参考输出端，及一第二端，耦接于相对应的一参考电压输出端；及
至少一测试开关，其中每一测试开关具有一第一端，耦接于相对应的一测试输出端，及一第二端，耦接于相对应的一参考电压输出端。
3.根据权利要求1所述的电路，其特征在于，另包含：
至少一第一参考开关，其中每一第一参考开关具有一第一端，耦接于该第一P型金属氧化物半导体晶体管的第三端，及一第二端，耦接于相对应的参考电阻的参考输出端；
至少一第一测试开关，其中每一第一测试开关具有一第一端，耦接于该第二P型金属氧化物半导体晶体管的第三端，及一第二端，耦接于相对应的测试电阻的测试输出端；
一第二参考开关，具有一第一端，耦接于该第一P型金属氧化物半导体晶体管的第三端，及一第二端，耦接于一参考电压输出端；及
一第二测试开关，具有一第一端，耦接于该第二P型金属氧化物半导体晶体管的第三端，及一第二端，耦接于该参考电压输出端。
4.根据权利要求2或3所述的电路，其特征在于，另包含：
一省电开关，具有一第一端，耦接于该第二上电阻的第二端，及一第二端，用以接收该外部测试电压。
CN 201110075651 2011-02-11 2011-03-23 具有外部测试电压的电路 Expired - Fee Related CN102253253B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100104638A TWI400464B (zh) 2011-02-11 2011-02-11 具有外部測試電壓的電路
TW100104638 2011-02-11

Publications (2)

Publication Number Publication Date
CN102253253A CN102253253A (zh) 2011-11-23
CN102253253B true CN102253253B (zh) 2013-07-03

Family

ID=44980626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110075651 Expired - Fee Related CN102253253B (zh) 2011-02-11 2011-03-23 具有外部测试电压的电路

Country Status (3)

Country Link
US (1) US8884642B2 (zh)
CN (1) CN102253253B (zh)
TW (1) TWI400464B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI520482B (zh) * 2012-03-09 2016-02-01 鈺創科技股份有限公司 起始電壓產生電路和起始電壓產生的方法
TWI474149B (zh) * 2013-01-25 2015-02-21 Etron Technology Inc 多輸入低壓降穩壓器
US9429629B1 (en) * 2013-03-11 2016-08-30 Magna-Power Electronics, Inc. Electronic loads
US9608586B2 (en) * 2014-09-25 2017-03-28 Qualcomm Incorporated Voltage-to-current converter
US20170052552A1 (en) * 2015-08-21 2017-02-23 Qualcomm Incorporated Single ldo for multiple voltage domains
TWI727673B (zh) * 2020-02-25 2021-05-11 瑞昱半導體股份有限公司 偏壓電流產生電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163232B2 (ja) * 1995-04-14 2001-05-08 松下電工株式会社 基準電圧発生回路
US7332924B2 (en) * 2005-11-15 2008-02-19 Agere Systems, Inc. Embedded test circuitry and a method for testing a semiconductor device for breakdown, wearout or failure
CN101408571A (zh) * 2007-10-11 2009-04-15 瑞昱半导体股份有限公司 插接检测电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699358A (en) * 1971-06-14 1972-10-17 Pioneer Magnetics Inc Current sharing parallel transistor circuit
JPS55130226A (en) * 1979-03-29 1980-10-08 Fujitsu Ltd Voltage division circuit
US5012178A (en) * 1990-03-19 1991-04-30 Triquint Semiconductor, Inc. Low noise DAC current source topology
JPH05241671A (ja) * 1992-02-28 1993-09-21 Fuji Electric Co Ltd 基準電圧発生装置および過電流防止機能付半導体装置
JP2851767B2 (ja) * 1992-10-15 1999-01-27 三菱電機株式会社 電圧供給回路および内部降圧回路
US6084790A (en) * 1999-01-07 2000-07-04 Astec International Limited Circuit to ensure equal current sharing and switching losses between parallel power devices
EP1172923B1 (en) * 2000-07-10 2006-09-13 STMicroelectronics S.r.l. Switching voltage regulator, having a driver circuit of a power MOS switch
JP4313941B2 (ja) * 2000-09-29 2009-08-12 株式会社東芝 半導体記憶装置
US7053751B2 (en) * 2001-05-14 2006-05-30 Ricoh Company, Ltd. Resistance hybrid, and voltage detection and constant voltage generating circuits incorporating such resistance hybrid
US6873146B2 (en) * 2003-03-12 2005-03-29 Texas Instruments Incorporated Integrated circuit testing device and a method of use therefor
KR100545711B1 (ko) * 2003-07-29 2006-01-24 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
JP4150326B2 (ja) * 2003-11-12 2008-09-17 株式会社リコー 定電圧回路
JP4103859B2 (ja) * 2004-07-07 2008-06-18 セイコーエプソン株式会社 基準電圧発生回路
KR100670494B1 (ko) * 2005-04-26 2007-01-16 매그나칩 반도체 유한회사 액정표시장치의 구동회로 및 구동방법
EP2013679A2 (en) * 2006-04-25 2009-01-14 Nxp B.V. Circuit arrangement and corresponding method for voltage reference and/or for current reference
TWI332134B (en) * 2006-12-28 2010-10-21 Ind Tech Res Inst Adaptive pole and zero & pole zero cancellation control low drop-out voltage regulator
TWI376505B (en) * 2008-06-06 2012-11-11 Univ Nat Central Oscillating system and assistant measuring circuit for oscillator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163232B2 (ja) * 1995-04-14 2001-05-08 松下電工株式会社 基準電圧発生回路
US7332924B2 (en) * 2005-11-15 2008-02-19 Agere Systems, Inc. Embedded test circuitry and a method for testing a semiconductor device for breakdown, wearout or failure
CN101408571A (zh) * 2007-10-11 2009-04-15 瑞昱半导体股份有限公司 插接检测电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP昭55-130226A 1980.10.08
JP特开平5-241671A 1993.09.21
JP特许第3163232号B2 2001.02.23

Also Published As

Publication number Publication date
TWI400464B (zh) 2013-07-01
TW201234027A (en) 2012-08-16
CN102253253A (zh) 2011-11-23
US20120206161A1 (en) 2012-08-16
US8884642B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
CN102253253B (zh) 具有外部测试电压的电路
US9454164B2 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
CN1848019B (zh) 恒压电源电路和测试恒定电压源的方法
US9236799B2 (en) Current generator and method of operating
US7106107B2 (en) Reliability comparator with hysteresis
CN102288810B (zh) 电压检测电路
CN101557215B (zh) 一种电压比较器
CN103941792B (zh) 带隙电压基准电路
CN102692596A (zh) 可选择阈值复位电路
CN104536507A (zh) 折返式限流电路及具有该折返式限流电路的线性稳压源
US8368429B2 (en) Hysteresis comparator
CN102769281B (zh) 一种快速响应限流保护电路
CN101540503A (zh) 静电放电保护电路及其方法
CN102237854A (zh) 差动放大电路
US10795389B2 (en) Low leakage low dropout regulator with high bandwidth and power supply rejection, and associated methods
CN107783020A (zh) 用于应力泄漏测量的电路和操作包括晶体管的器件的方法
US8847688B1 (en) Over-voltage protection in a high-swing amplifier
CN108075750A (zh) 电流钳位电路
CN111157875A (zh) 一种开态负载开路检测电路和方法
CN110083193A (zh) 带隙基准电压产生电路
CN208971379U (zh) 一种防过冲保护电路
CN209148780U (zh) 短路保护的检测电路
CN101320279A (zh) 电流产生器
CN203135843U (zh) 传输门电路
CN105676939B (zh) 应用于无线充电控制芯片的可调精确过温保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130703

Termination date: 20190323