CN102208529A - 磁阻式随机存取存储器元件及其制作方法 - Google Patents

磁阻式随机存取存储器元件及其制作方法 Download PDF

Info

Publication number
CN102208529A
CN102208529A CN201010180973XA CN201010180973A CN102208529A CN 102208529 A CN102208529 A CN 102208529A CN 201010180973X A CN201010180973X A CN 201010180973XA CN 201010180973 A CN201010180973 A CN 201010180973A CN 102208529 A CN102208529 A CN 102208529A
Authority
CN
China
Prior art keywords
layer
insulating barrier
random access
access memory
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010180973XA
Other languages
English (en)
Other versions
CN102208529B (zh
Inventor
谢君毅
吴昌荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102208529A publication Critical patent/CN102208529A/zh
Application granted granted Critical
Publication of CN102208529B publication Critical patent/CN102208529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种磁阻式随机存取存储器元件，包含有：下部电极，设于第一绝缘层中；环状参考层，位于第二绝缘层的第一介层洞内，该第二绝缘层位于该第一绝缘层上，且该环状参考层位于该下部电极正上方；第一填缝材料层，填入该第一介层洞中；阻障层，覆盖该环状参考层，该第二绝缘层以及该第一填缝材料层；环状自由层，设于第三绝缘层的第二介层洞内，该第三绝缘层位于该第二绝缘层上，且该环状自由层位于该环状参考层正上方；以及上部电极，堆叠于该环状自由层上。

Description

磁阻式随机存取存储器元件及其制作方法
技术领域
本发明涉及非易失存储器技术领域，特别是涉及一种具备优选磁化效率(magnetization efficiency)的磁阻式随机存取存储器(MRAM)元件及其制作方法。
背景技术
如本领域一般技术人员所知，磁阻式随机存取存储器属于非易失性存储器，其速度约为动态随机存取存储器的六倍，具备高速数据传输、密度高、体积轻、低耗电及耐撞击等等优点，故特别适合应用于高阶的可携式电子产品，例如，智能型手机。
磁阻式随机存取存储器并非以传统的电荷来存储位数据，而是以磁性阻抗效果来进行数据的存储。结构上，磁阻式随机存取存储器包括数据层(datalayer)以及参考层(reference layer)，其中数据层是由磁性材料所构成，而在写入操作时，经由外加的磁场，数据层即可在相反的两种磁性状态中切换，由此存储位元资讯。参考层则通常是由已固定磁性状态的磁性材料所构成，而难以被外加磁场改变。
相比较于动态随机存取存储器，磁阻式随机存取存储器在布局上并不一定要利用晶体管来进行写入操作。目前，较先进的磁阻式随机存取存储器是采用所谓的旋转力矩转移(spin-torque-transfer，STT)技术，其能克服在工艺进入65纳米以下时所产生的问题。STT技术是利用自旋对准(spin-aligned)或极化的电子直接进行场域的扭转。更明确的说，若流入某层的电子要改变它们的自旋态，这将发展出力矩，并转移至附近层，如此降低写入存储单元的电流量，使它接近写入过程。
然而，已知的磁阻式随机存取存储器仍有诸多缺点需要进一步改进。例如，过去以物理气相沉积法进行参考层的填缝工艺在缝隙沟槽的深宽比大于2时将遭遇到问题。此外，当存储器密度增加，周遭存储单元的互相干扰也 越来越严重。因此，该领域仍需要改良的磁阻式随机存取存储器元件制造方法，以解决前述问题。
发明内容
本发明的目的在于提供一种改良的磁阻式随机存取存储器(MRAM)元件及其制作方法，以解决上述现有技术的不足与缺点。
根据本发明优选实施例，本发明提供一种磁阻式随机存取存储器元件，包含有：下部电极，设于第一绝缘层中；环状参考层，位于第二绝缘层的第一介层洞内，该第二绝缘层位于该第一绝缘层上，且该环状参考层位于该下部电极正上方；第一填缝材料层，填入该第一介层洞中；阻障层，覆盖该环状参考层，该第二绝缘层以及该第一填缝材料层；环状自由层，设于第三绝缘层的第二介层洞内，该第三绝缘层位于该第二绝缘层上，且该环状自由层位于该环状参考层正上方；以及上部电极，堆叠于该环状自由层上。
根据本发明另一优选实施例，本发明提供一种磁阻式随机存取存储器元件的制作方法，包含有：提供基底；在该基底上形成第一绝缘层；在该第一绝缘层内形成下部电极；在该第一绝缘层及该下部电极上形成第二绝缘层；在该第二绝缘层中形成第一介层洞；在该第一介层洞内形成环状参考层；在该第一介层洞内填入第一填缝材料层；在该第二绝缘层、该环状参考层及该第一填缝材料层上形成阻障层；在该阻障层上形成第三绝缘层；在该第三绝缘层中形成第二介层洞；在该第二介层洞内形成环状自由层；在该第二介层洞内填入第二填缝材料层；以及在该环状自由层上形成上部电极。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制。
附图说明
图1至图8，其为依据本发明优选实施例所绘示的磁阻式随机存取存储器元件的制作方法的剖面示意图；
图9至图13，其为依据本发明另一优选实施例所绘示的磁阻式随机存取存储器元件的制作方法的剖面示意图；
图14至图18，其为依据本发明又另一优选实施例所绘示的磁阻式随机 存取存储器元件的制作方法的示意图。
附图标记说明
10：半导体切换装置
10a：半导体切换装置
10b：半导体切换装置
12：端点
12a：端点
12b：端点
14：绝缘层
16：底部电极
16a：底部电极
16b：底部电极
18：绝缘层
18a：介层洞
20：磁性材料层
20a：间隙壁
20b：间隙壁
21：绝缘层
22：阻障层
24：绝缘层
24a：介层洞
26：磁性材料层
26a：间隙壁
26b：间隙壁
27：绝缘层
28：上部电极
28a：上部电极
28b：上部电极
32：图案化的牺牲层
100：基底
120a：柱状体
120b：柱状体
具体实施方式
以下，将配合附图详细说明本发明，其中，部分附图中的元件大小并非按照原比例所绘示，而是为了方便说明，而经过刻意放大。另外，在不同附图中的各个元件或区域则沿用相同的符号来表示。
首先，请参阅图1至图8，其为依据本发明优选实施例所绘示的磁阻式随机存取存储器(MRAM)元件的制作方法的剖面示意图。如图1所示，提供基底100，可以是半导体基底，例如，硅基底、外延硅基底、硅锗基底、硅覆绝缘(SOI)基底、砷化镓(GaAs)基底、磷砷化镓(GaAsP)基底、磷镓铟(InGaP)基底等等，但不限于上述种类。另外，在基底100表面上可以提供半导体切换装置10，例如，场效晶体管。在基底100表面上沉积绝缘层14，覆盖住半导体切换装置10。在绝缘层14中形成有底部电极16，连接至半导体切换装置10的端点12，例如，漏极或源极。底部电极16可以是由钨、钛、氮化钛、钽、氮化钽、铜、金、铂等金属或其合金、硅化金属所构成。此外，在其它实施例中，底部电极16也可以连接至其它控制装置。在绝缘层14及底部电极16上形成有绝缘层18，举例来说，绝缘层18可以是以化学气相沉积法形成的硅氧层。
如图2所示，在沉积绝缘层18之后，进行介层洞蚀刻工艺，例如等离子体干蚀刻工艺，在绝缘层18中形成介层洞18a，曝露出底部电极16的上表面。根据本发明实施例，介层洞18a具有垂直的侧壁。此外，介层洞18a可以为圆形、椭圆形、矩形或多边形。
如图3所示，在绝缘层18中形成介层洞18a之后，接着利用物理气相沉积法或者原子层沉积(atomic layer deposition，ALD)法，在绝缘层18上以及介层洞18a内均匀的沉积磁性材料层20。其中，磁性材料层20是一层具有均匀厚度的薄膜，且磁性材料层20并不会填满介层洞18a。根据本发明实施例，磁性材料层20是固定磁性状态的磁性层，可以是由NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，以上合金或化合物所构成，但不限于以上种类。
接着，如图4所示，进行各向异性干蚀刻工艺，蚀刻磁性材料层20，在介层洞18a的垂直侧壁上形成环状的间隙壁(或环状参考层)20a。在介层洞18a以外的磁性材料层20则是被蚀除，以裸露出绝缘层18的上表面。在完 成磁性材料层20的蚀刻后，接着在基底100上沉积绝缘层21，例如，硅氧层，作为填缝材料层，使绝缘层21填满介层洞18a内剩下的空间。绝缘层21覆盖住间隙壁20a的表面以及绝缘层18的上表面。接着，进行研磨工艺，例如，化学机械抛光(chemical mechanical polishing，CMP)工艺，将介层洞18a以外的绝缘层21磨平去除，同时，间隙壁20a的上部以及绝缘层18的上部也可能会被去除。经过研磨工艺后，剩下的间隙壁20a将做为本发明磁阻式随机存取存储器堆叠结构中的参考层。
如图5所示，接着在绝缘层18以及绝缘层21上沉积阻障层22，例如，氧化镁或氧化铝。然后，在阻障层22上继续沉积绝缘层24，例如，硅氧层。在沉积绝缘层24之后，继续进行介层洞蚀刻工艺，例如，等离子体干蚀刻工艺，在绝缘层24中形成介层洞24a。其中，介层洞24a裸露出一部分的阻障层22，并且使介层洞24a位于间隙壁20a的正上方。根据本发明实施例，介层洞24a具有垂直侧壁，且可以为圆形、椭圆形、矩形或多边形。
如图6所示，在绝缘层24中形成介层洞24a之后，接着利用物理气相沉积法或者原子层沉积法，在绝缘层24上以及介层洞24a内均匀的沉积磁性材料层26。其中，磁性材料层26是一层具有均匀厚度的薄膜，且磁性材料层26并不会填满介层洞24a。根据本发明实施例，磁性材料层26的厚度大于磁性材料层20的厚度，且磁性材料层26是非固定磁性状态的磁性层，可以是由NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，以上合金或化合物所构成，但不限于以上种类。
如图7所示，进行各向异性干蚀刻工艺，蚀刻磁性材料层26，在介层洞24a的垂直侧壁上形成环状的间隙壁(亦可称之为环状自由层或者环状数据层)26a。在介层洞24a以外的磁性材料层26则是被蚀除，以裸露出绝缘层24的上表面。在完成磁性材料层26的蚀刻后，接着于基底100上沉积绝缘层27，例如，硅氧层，并使绝缘层27填满介层洞24a内剩下的空间。绝缘层27覆盖住间隙壁26a的表面以及绝缘层24的上表面。接着，进行研磨工艺，例如，化学机械抛光工艺，将介层洞24a以外的绝缘层27磨平去除，同时，间隙壁26a的上部以及绝缘层24的上部也可能会被去除。经过研磨工艺后，剩下的间隙壁26a将做为本发明磁阻式随机存取存储器堆叠结构中的数据层(或自由层)。
如图8所示，在形成本发明磁阻式随机存取存储器堆叠结构中的环状的 数据层(或自由层)之后，接着在间隙壁26a上形成上部电极28，并可以使位线(图未示)连接至上部电极28。上部电极28可以是由钨、钛、氮化钛、钽、氮化钽、铜、金、铂等金属或其合金、硅化金属所构成。本发明的主要技术特征在于作为参考层的间隙壁20a以及作为数据层(或自由层)的间隙壁26a均为环状结构，其产生的封闭磁圈提供了较高的磁化效率，而且可以避免邻近存储单元的干扰。
请参阅图9至图13，其为依据本发明另一优选实施例所绘示的磁阻式随机存取存储器元件的制作方法的剖面示意图。如图9所示，提供基底100，可以是半导体基底，例如，硅基底、外延硅基底、硅锗基底、硅覆绝缘(SOI)基底、砷化镓(GaAs)基底、磷砷化镓(GaAsP)基底、磷镓铟(InGaP)基底等等，但不限于上述种类。另外，在基底100表面上可以提供半导体切换装置10a及10b，例如，场效晶体管。在基底100表面上沉积绝缘层14，覆盖住半导体切换装置10a及10b。在绝缘层14中形成有底部电极16a及16b，分别连接至半导体切换装置10a及10b的端点12a及12b，例如，漏极或源极。底部电极16a及16b可以是由钨、钛、氮化钛、钽、氮化钽、铜、金、铂等金属或其合金、硅化金属所构成。当然，在其它实施例中，底部电极16a及16b也可以连接至其它控制装置，不一定要是场效晶体管。在绝缘层14及底部电极16a及16b上形成有绝缘层18，举例来说，绝缘层18可以是以化学气相沉积法形成的硅氧层。
在沉积绝缘层18之后，进行介层洞蚀刻工艺，例如等离子体干蚀刻工艺，在绝缘层18中形成介层洞18a，曝露出底部电极16a及16b的上表面以及位于底部电极16a及16b之间的部分绝缘层18。根据本发明实施例，介层洞18a具有垂直的侧壁。此外，介层洞18a可以为圆形、椭圆形、矩形或多边形。
在绝缘层18中形成介层洞18a之后，接着利用物理气相沉积法或者原子层沉积法，在绝缘层18上以及介层洞18a内均匀的沉积磁性材料层20。其中，磁性材料层20是一层具有均匀厚度的薄膜，且磁性材料层20并不会填满介层洞18a。根据本发明实施例，磁性材料层20是固定磁性状态的磁性层，可以是由NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，以上合金或化合物所构成，但不限于以上种类。
接着，如图10所示，进行各向异性干蚀刻工艺，蚀刻磁性材料层20， 在介层洞18a的相对垂直侧壁上形成间隙壁20a及20b，其中，间隙壁20a位于底部电极16a的正上方，而间隙壁20b位于底部电极16b的正上方，且间隙壁20a与间隙壁20b分离而不相连。在介层洞18a以外的磁性材料层20则是被蚀除，以裸露出绝缘层18的上表面。间隙壁20a及20b做为参考层。
如图11所示，在完成磁性材料层20的蚀刻后，接着于基底100上沉积绝缘层21，例如，硅氧层，并使绝缘层21填满介层洞18a内剩下的空间。绝缘层21覆盖住间隙壁20a及20b的表面以及绝缘层18的上表面。接着，进行研磨工艺，例如，化学机械抛光工艺，将介层洞18a以外的绝缘层21磨平去除，同时，间隙壁20a及20b的上部以及绝缘层18的上部也可能会被去除。
如图12所示，在完成研磨工艺之后，接着在绝缘层18以及绝缘层21上沉积阻障层22，例如，氧化镁或氧化铝。
如图13所示，然后，在阻障层22上继续沉积绝缘层24，例如，硅氧层。在沉积绝缘层24之后，继续于绝缘层24中形成数据层(或自由层)26a及26b，并使数据层26a及26b分别位在间隙壁20a及20b的正上方。举例来说，可以先在阻障层22上形成磁性材料层，然后将该磁性材料层定义成数据层26a及26b，接着沉积绝缘层24，使其覆盖数据层26a及26b，及阻障层22。多余的绝缘层24可以利用研磨工艺去除。本发明由于间隙壁20a及20b的厚度可以很薄，故做为参考层时，可以提供较高的磁化效率。
请参阅图14至图18，其为依据本发明又另一优选实施例所绘示的磁阻式随机存取存储器元件的制作方法的示意图。如图14所示，同样在基底(图未示)表面上沉积绝缘层14。在绝缘层14中形成有底部电极16a及16b。底部电极16a及16b可以是由钨、钛、氮化钛、钽、氮化钽、铜、金、铂等金属或其合金、硅化金属所构成。在绝缘层14及底部电极16a及16b上形成有绝缘层18，举例来说，绝缘层18可以是以化学气相沉积法形成的硅氧层。在沉积绝缘层18之后，进行介层洞蚀刻工艺，例如等离子体干蚀刻工艺，在绝缘层18中形成介层洞18a，曝露出底部电极16a及16b的上表面以及位于底部电极16a及16b之间的部分绝缘层18。根据本发明实施例，介层洞18a具有垂直的侧壁。
在绝缘层18中形成介层洞18a之后，接着利用物理气相沉积法或者原子层沉积法，在绝缘层18上以及介层洞18a内均匀的沉积磁性材料层20。 其中，磁性材料层20是一层具有均匀厚度的薄膜，且磁性材料层20并不会填满介层洞18a。根据本发明实施例，磁性材料层20是固定磁性状态的磁性层，可以是由NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，以上合金或化合物所构成，但不限于以上种类。
如图15所示，进行各向异性干蚀刻工艺，蚀刻磁性材料层20，在介层洞18a的相对垂直侧壁上形成间隙壁20a及20b，其中，间隙壁20a位于底部电极16a的正上方，而间隙壁20b位于底部电极16b的正上方，且间隙壁20a与间隙壁20b分离而不相连。在介层洞18a以外的磁性材料层20则是被蚀除，以裸露出绝缘层18的上表面。接着，在绝缘层18上形成图案化的牺牲层32，例如，氧化硅、氮化硅或者光致抗蚀剂层，且使图案化的牺牲层32覆盖住部分的间隙壁20a及20b。
如图16所示，接着进行湿蚀刻工艺，先将未被图案化的牺牲层32覆盖住的间隙壁20a及20b蚀除，并继续向内蚀刻掉一部分被图案化的牺牲层32覆盖住的间隙壁20a及20b，如此将间隙壁20a及20b分别侵蚀成柱状体120a及120b，且使柱状体120a及120b分别位于底部电极16a及16b的正上方，用来做为参考层。
如图17所示，在形成柱状体120a及120b之后，接着去除图案化的牺牲层32，以裸露出柱状体120a及120b。去除图案化的牺牲层32的方法可以采用湿蚀刻、干蚀刻或者等离子体灰化等业界周知的蚀刻方法，不多赘述。
如图18所示，接着沉积绝缘层21，例如，硅氧层，并使绝缘层21填满介层洞18a内剩下的空间。绝缘层21覆盖住柱状体120a及120b的表面以及绝缘层18的上表面。接着，进行研磨工艺，例如，化学机械抛光工艺，将介层洞18a以外的绝缘层21磨平去除。接着在绝缘层18以及绝缘层21上沉积阻障层22，例如，氧化镁或氧化铝。在阻障层22上继续沉积绝缘层24，例如，硅氧层。继续于绝缘层24中形成数据层(或自由层)26a及26b，并使数据层26a及26b分别位在柱状体120a及120b的正上方。举例来说，可以先在阻障层22上形成磁性材料层，然后将该磁性材料层定义成数据层26a及26b，接着沉积绝缘层24，使其覆盖数据层26a及26b，及阻障层22。多余的绝缘层24可以利用研磨工艺去除。最后，在数据层26a及26b上分别形成上部电极28a及28b。本发明以柱状体120a及120b做为参考层时，可以提供较高的极化或磁化效率。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (21)

1.一种磁阻式随机存取存储器元件，其特征在于，包含有：
下部电极，设于第一绝缘层中；
环状参考层，位于第二绝缘层的第一介层洞内，该第二绝缘层位于该第一绝缘层上，且该环状参考层位于该下部电极正上方；
第一填缝材料层，填入该第一介层洞中；
阻障层，覆盖该环状参考层，该第二绝缘层以及该第一填缝材料层；
环状自由层，设于第三绝缘层的第二介层洞内，该第三绝缘层位于该第二绝缘层上，且该环状自由层位于该环状参考层正上方；以及
上部电极，堆叠于该环状自由层上。
2.如权利要求1所述的磁阻式随机存取存储器元件，其特征在于，另包含第二填缝材料层，填入该第二介层洞中。
3.如权利要求1所述的磁阻式随机存取存储器元件，其特征在于，该环状参考层形成于该第一介层洞的侧壁上。
4.如权利要求1所述的磁阻式随机存取存储器元件，其特征在于，该环状自由层形成于该第二介层洞的侧壁上。
5.如权利要求1所述的磁阻式随机存取存储器元件，其特征在于，该第一绝缘层沉积在基底表面上。
6.如权利要求5所述的磁阻式随机存取存储器元件，其特征在于，该基底表面上另有半导体切换装置。
7.如权利要求6所述的磁阻式随机存取存储器元件，其特征在于，该下部电极电连接至该半导体切换装置的端点。
8.如权利要求1所述的磁阻式随机存取存储器元件，其特征在于，该环状参考层由固定磁性状态的材料所构成。
9.如权利要求1所述的磁阻式随机存取存储器元件，其中该环状参考层包含NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，或以上合金或其化合物。
10.如权利要求1所述的磁阻式随机存取存储器元件，其中该环状自由层包含NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，或以上合金或其化合物。
11.如权利要求1所述的磁阻式随机存取存储器元件，其特征在于，该阻障层包含氧化镁或氧化铝。
12.一种磁阻式随机存取存储器元件的制作方法，其特征在于，包含有：
提供基底；
在该基底上形成第一绝缘层；
在该第一绝缘层内形成下部电极；
在该第一绝缘层及该下部电极上形成第二绝缘层；
在该第二绝缘层中形成第一介层洞；
在该第一介层洞内形成环状参考层；
在该第一介层洞内填入第一填缝材料层；
在该第二绝缘层、该环状参考层及该第一填缝材料层上形成阻障层；
在该阻障层上形成第三绝缘层；
在该第三绝缘层中形成第二介层洞；
在该第二介层洞内形成环状自由层；
在该第二介层洞内填入第二填缝材料层；以及
在该环状自由层上形成上部电极。
13.如权利要求12所述的磁阻式随机存取存储器元件的制作方法，其特征在于，在该第一介层洞内形成该环状参考层，包括以下步骤：
在该第二绝缘层上及该第一介层洞内均匀沉积磁性材料层；以及
各向异性蚀刻该磁性材料层，如此在该第一介层洞侧壁上形成该环状参考层。
14.如权利要求12所述的磁阻式随机存取存储器元件的制作方法，其特征在于，在该第一介层洞内填入第一填缝材料层之后，进行化学机械抛光工艺。
15.如权利要求12所述的磁阻式随机存取存储器元件的制作方法，其特征在于，在该第二介层洞内形成该环状自由层，包括以下步骤：
在该第三绝缘层上及该第二介层洞内均匀沉积磁性材料层；以及
各向异性蚀刻该磁性材料层，如此在该第二介层洞侧壁上形成该环状参考层。
16.如权利要求12所述的磁阻式随机存取存储器元件的制作方法，其特征在于，该基底表面上另形成有半导体切换装置。
17.如权利要求16所述的磁阻式随机存取存储器元件的制作方法，其特征在于，该下部电极电连接至该半导体切换装置的端点。
18.如权利要求12所述的磁阻式随机存取存储器元件的制作方法，其特征在于，该环状参考层由固定磁性状态的材料所构成。
19.如权利要求12所述的磁阻式随机存取存储器元件的制作方法，其特征在于，该环状参考层包含NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，或以上合金或其化合物。
20.如权利要求12所述的磁阻式随机存取存储器元件的制作方法，其特征在于，该环状自由层包含NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，或以上合金或其化合物。
21.如权利要求12所述的磁阻式随机存取存储器元件的制作方法，其特征在于，该阻障层包含氧化镁或氧化铝。
CN201010180973XA 2010-03-31 2010-05-14 磁阻式随机存取存储器元件及其制作方法 Active CN102208529B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/750,716 2010-03-31
US12/750,716 US8149614B2 (en) 2010-03-31 2010-03-31 Magnetoresistive random access memory element and fabrication method thereof

Publications (2)

Publication Number Publication Date
CN102208529A true CN102208529A (zh) 2011-10-05
CN102208529B CN102208529B (zh) 2013-07-31

Family

ID=44697261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010180973XA Active CN102208529B (zh) 2010-03-31 2010-05-14 磁阻式随机存取存储器元件及其制作方法

Country Status (3)

Country Link
US (4) US8149614B2 (zh)
CN (1) CN102208529B (zh)
TW (1) TWI413237B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091359A (zh) * 2017-12-11 2018-05-29 江苏鲁汶仪器有限公司 一种磁隧道结及其制造方法
CN111712034A (zh) * 2020-05-29 2020-09-25 苏州浪潮智能科技有限公司 一种减小局部无参考层带状线串扰的装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
JP5918108B2 (ja) * 2012-11-16 2016-05-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9209385B2 (en) * 2013-02-04 2015-12-08 Stmicroelectronics S.R.L. Magnetic sensor integrated in a chip for detecting magnetic fields perpendicular to the chip and manufacturing process thereof
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9240546B2 (en) * 2013-03-26 2016-01-19 Infineon Technologies Ag Magnetoresistive devices and methods for manufacturing magnetoresistive devices
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9537090B1 (en) 2015-06-25 2017-01-03 International Business Machines Corporation Perpendicular magnetic anisotropy free layers with iron insertion and oxide interfaces for spin transfer torque magnetic random access memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992104A (zh) * 2005-12-31 2007-07-04 中国科学院物理研究所 一种环状磁性多层膜及其制备方法和用途
US7307876B2 (en) * 2003-08-19 2007-12-11 New York University High speed low power annular magnetic devices based on current induced spin-momentum transfer
US7505308B1 (en) * 2008-05-09 2009-03-17 International Business Machines Corporation Systems involving spin-transfer magnetic random access memory
CN101459218A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 环形半导体器件及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3391483A (en) * 1966-07-01 1968-07-09 Fred W. Marlman Fluid gun
US3768152A (en) * 1972-01-21 1973-10-30 Dynamics Corp America Method of making a motor stator
US3906369A (en) * 1974-09-18 1975-09-16 R O Products Inc Function switch arrangement for hand-held remote control unit
US5541868A (en) * 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
US6391483B1 (en) * 1999-03-30 2002-05-21 Carnegie Mellon University Magnetic device and method of forming same
JP3661652B2 (ja) * 2002-02-15 2005-06-15 ソニー株式会社 磁気抵抗効果素子および磁気メモリ装置
US6956257B2 (en) * 2002-11-18 2005-10-18 Carnegie Mellon University Magnetic memory element and memory device including same
WO2004073035A2 (en) * 2003-02-10 2004-08-26 Massachusetts Institute Of Technology Magnetic memory elements using 360 degree domain walls
TWI225716B (en) * 2003-06-27 2004-12-21 Taiwan Semiconductor Mfg Magnetoresistive random access memory structure and method for manufacturing the same
US7116575B1 (en) * 2005-03-23 2006-10-03 Honeywell International Inc. Architectures for CPP ring shaped (RS) devices
KR100650761B1 (ko) * 2005-09-30 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
TWI361504B (en) * 2008-01-30 2012-04-01 Ind Tech Res Inst Hollow stylus-shaped structure, methods for fabricating the same, and phase-change memory devices, magnetic random access memory devices, resistive random access memory devices, field emission display, multi-electrobeams direct writing lithography appara
KR20090097362A (ko) * 2008-03-11 2009-09-16 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
US7933136B2 (en) * 2008-11-07 2011-04-26 Seagate Technology Llc Non-volatile memory cell with multiple resistive sense elements sharing a common switching device
KR101458263B1 (ko) * 2008-12-22 2014-11-04 후지 덴키 가부시키가이샤 자기 저항 소자 및 그것을 이용하는 기억 장치
US7940548B2 (en) * 2009-07-13 2011-05-10 Seagate Technology Llc Shared bit line and source line resistive sense memory structure
US8912012B2 (en) * 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307876B2 (en) * 2003-08-19 2007-12-11 New York University High speed low power annular magnetic devices based on current induced spin-momentum transfer
CN1992104A (zh) * 2005-12-31 2007-07-04 中国科学院物理研究所 一种环状磁性多层膜及其制备方法和用途
CN101459218A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 环形半导体器件及其制作方法
US7505308B1 (en) * 2008-05-09 2009-03-17 International Business Machines Corporation Systems involving spin-transfer magnetic random access memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091359A (zh) * 2017-12-11 2018-05-29 江苏鲁汶仪器有限公司 一种磁隧道结及其制造方法
CN108091359B (zh) * 2017-12-11 2021-05-25 江苏鲁汶仪器有限公司 一种磁隧道结及其制造方法
CN111712034A (zh) * 2020-05-29 2020-09-25 苏州浪潮智能科技有限公司 一种减小局部无参考层带状线串扰的装置

Also Published As

Publication number Publication date
US8535954B2 (en) 2013-09-17
US8149614B2 (en) 2012-04-03
US8916392B2 (en) 2014-12-23
US9070871B2 (en) 2015-06-30
US20110241138A1 (en) 2011-10-06
US20120146168A1 (en) 2012-06-14
TWI413237B (zh) 2013-10-21
TW201133797A (en) 2011-10-01
US20130252348A1 (en) 2013-09-26
US20150064805A1 (en) 2015-03-05
CN102208529B (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
CN102208529B (zh) 磁阻式随机存取存储器元件及其制作方法
US10319783B2 (en) Integrated magnetic tunnel junction (MTJ) in back end of line (BEOL) interconnects
KR101200008B1 (ko) ２개의 마스크들을 사용하여 자기 터널 접합 엘리먼트를 제조하기 위한 방법
KR102458014B1 (ko) 보다 강건한 읽기/쓰기 성능을 위한 stt-mram 히트 싱크 및 자기 차폐 구조 설계
US8975091B2 (en) Method of fabricating a magnetic tunnel junction device
US20060148234A1 (en) Non-via method of connecting magnetoelectric elements with conductive line
CN103985672B (zh) 从半导体器件去除膜的方法
WO2005004161A2 (en) Integration scheme for avoiding plasma damage in mram technology
US8962493B2 (en) Magnetic random access memory cells having improved size and shape characteristics
CN110707122B (zh) 半导体元件及其制作方法
CN109713006B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN110224059A (zh) 半导体装置及其形成方法
CN111969103A (zh) 半导体元件及其制作方法
CN112310144A (zh) 半导体结构及其制作方法
CN111564468A (zh) 半导体元件及其制作方法
US9236557B2 (en) Magnetic tunnel junction between metal layers of a semiconductor device
CN109545957A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109713121A (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN109545958A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109545745A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
JP2023554267A (ja) ２重磁気トンネル接合デバイス
US8574927B2 (en) Magnetic tunnel junction device and its fabricating method
US10236443B2 (en) Combined CMP and RIE contact scheme for MRAM applications
US10177307B2 (en) Methods of fabricating magnetic memory devices
US20240090337A1 (en) Magnetoresistive random-access memory with top and bottom electrodes deposited in unison

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant