CN102208336B - 形成交替排列的p型和n型半导体薄层的工艺方法 - Google Patents

形成交替排列的p型和n型半导体薄层的工艺方法 Download PDF

Info

Publication number
CN102208336B
CN102208336B CN2010101375001A CN201010137500A CN102208336B CN 102208336 B CN102208336 B CN 102208336B CN 2010101375001 A CN2010101375001 A CN 2010101375001A CN 201010137500 A CN201010137500 A CN 201010137500A CN 102208336 B CN102208336 B CN 102208336B
Authority
CN
China
Prior art keywords
groove
crystal face
silicon
plane
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101375001A
Other languages
English (en)
Other versions
CN102208336A (zh
Inventor
刘继全
谢烜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010101375001A priority Critical patent/CN102208336B/zh
Priority to US13/075,017 priority patent/US8440529B2/en
Publication of CN102208336A publication Critical patent/CN102208336A/zh
Application granted granted Critical
Publication of CN102208336B publication Critical patent/CN102208336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种形成交替排列的P型和N型半导体薄层的工艺方法。步骤一，在表面取向为(100)或(110)晶面的衬底硅片上生长一层N型外延层；步骤二，在所述N型外延层上形成沟槽；步骤三，在所述沟槽内采用硅源气体、卤化物气体、氢气和掺杂气体的混合气体进行P型硅外延生长，填充沟槽。本发明能使外延填充沟槽后，沟槽无晶格缺陷或缺陷很少，没有空洞或仅有很小空洞。

Description

形成交替排列的P型和N型半导体薄层的工艺方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种形成交替排列的P型和N型半导体薄层的工艺方法。
背景技术
超级结结构的MOSFET器件的结构如图1所示，在硅衬底1上的外延层(N型或P型)2内有沟槽型的具有相反导电类型填充的外延层(P型或N型)3，该区域顶部从外向内依次被P阱区5、N+阱区6、P+注入层7包围。在两个沟槽型外延层3之间，N外延层2之上设有多晶硅4，多晶硅4上设有层间介质8，然后源金属电极9覆盖整个层间介质8和外延层3。硅衬底1的背面(即图1所示的下方)有背面金属电极(漏极)10。
该器件主要的难点是交替排列的P型和N型半导体薄层结构的形成。该结构形成工艺方法有两种，第一种(见图2)是：在硅衬底21上生长一层外延层22，在外延层22中合适的位置进行注入掺杂形成离子注入区23；在原有的外延层22之上再生长一层外延层22；在前次相同的注入掺杂位置，位于后生长的外延层22内再进行注入掺杂形成离子注入区23。这样经过多次的循环外延生长和注入掺杂，直至外延厚度达到所需要的沟道深度。在炉管进行注入掺杂区扩散使多个离子注入区形成一完成的掺杂区25，这样完整的P(或N)型薄层才算完成。该方法存在的问题是：首先，成本较高，外延和注入都是半导体制造中成本较高的工艺，特别是外延，在一般的半导体制造中一般只有一次；其次是工艺难以控制，几次的外延生长要求相同的电阻率，相同的膜质量，对工艺的稳定性方面要求较高；另外每次注入都要求在相同的位置，对注入的对准、精度方面都要求很高。
另外一种制造工艺方法是首先在硅衬底31上生长一层厚的硅外延层32，然后在此外延层32上形成沟槽35，再用与外延层32有相反掺杂的硅外延33填充沟槽35(见图3)。该方法主要的难点是沟槽的外延填充。由于沟槽顶部和沟槽底部生长速率的差异，所以外延填充后在沟槽内部一般会有较大的空洞和其他外延缺陷存在，而较大的空洞和缺陷都会对器件的性能产生一定影响。
发明内容
本发明要解决的技术问题是提供一种形成交替排列的P型和N型半导体薄层的工艺方法，使外延填充沟槽后，沟槽内无晶格缺陷或缺陷很少，没有空洞或仅有很小空洞。
为解决上述技术问题，本发明的形成交替排列的P型和N型半导体薄层的工艺方法包括如下步骤：
步骤一，在表面取向为(100)晶面或(110)晶面的衬底硅片上生长一层N型外延层；
步骤二，在所述N型外延层上形成沟槽；
步骤三，在所述沟槽内采用硅源气体、卤化物气体、氢气和掺杂气体的混合气体进行P型硅外延生长，填充沟槽。
本发明的形成交替排列的P型和N型半导体薄层的工艺方法采用的另一种技术方案是，包括如下步骤：
步骤一，在表面取向为(100)晶面或(110)晶面的衬底硅片上生长一层P型外延层；
步骤二，在所述P型外延层上形成沟槽；
步骤三，在所述沟槽内采用硅源气体、卤化物气体、氢气和掺杂气体的混合气体进行N型硅外延生长，填充沟槽。
上述步骤一生长的N型外延层或P型外延层的厚度为1.0μm-100.0μm。
上述步骤二中形成的沟槽宽度为0.2μm-10.0μm，深度为0.8μm-100.0μm。
上述步骤二中形成的沟槽在原胞区内的表面形状为正方形、长方形或长条形。当表面形状为正方形和长方形的沟槽时，如果采用表面取向为(100)晶面的衬底硅片，则沟槽侧壁为单一(100)晶面的平面；如果采用表面取向为(110)晶面的衬底硅片，则沟槽侧壁为单一(111)晶面的平面；沟槽底面为具有复杂晶向的光滑曲面。当表面形状为长条形的沟槽时，如果采用表面取向为(100)晶面的衬底硅片，则沟槽的长侧壁为单一(100)晶面的平面，短侧壁为单一(100)晶面的平面或具有多个晶面的平面或具有弧度的光滑曲面；如果采用表面取向为(110)晶面的衬底硅片，则沟槽的长侧壁为单一(111)晶面的平面，短侧壁为单一(111)晶面的平面或具有多个晶面的平面或具有弧度的光滑曲面；沟槽底面为具有复杂晶向的光滑曲面。
上述步骤三中硅外延生长的温度为800-1300℃，压力为0.01-760托。硅源气体为一氯氢硅、二氯二氢硅、三氯氢硅或四氯氢硅中的至少一种。卤化物气体为氯化氢和氟化氢中的至少一种。掺杂气体为硼烷、磷烷和砷烷中的至少一种。
上述步骤三中硅外延生长由一次或多次生长完成，在实施多次硅外延生长填充的过程中，在完全填充沟槽前，采用单独的氯化氢气体，或氯化氢气体和氢气，或氯化氢气体、氢气和掺杂气体进行硅外延生长，使沟槽开口增大。
本发明的方法适用于超级结MOSFET，采用硅外延生长填充沟槽后，使沟槽内无晶格缺陷或缺陷很少，没有空洞或仅有很小空洞，形成交替排列的P型和N型半导体薄层(半导体薄层也可称为柱子)。
对于硅源气体、氢气和掺杂气体为先驱物的气相硅外延生长，由于沟槽内部反应物浓度的差异，即从沟槽顶部到沟槽底部，反应物的浓度是逐渐降低的；沟槽顶部外延生长速率高于沟槽底部，从沟槽顶部到沟槽底部外延生长速率越来越慢，从而会导致沟槽过早的封口，参见图4(a)。
本发明在进行硅外延生长填充沟槽过程中加入硅刻蚀性气体即卤化物气体(氯化氢或氟化氢)，调节硅外延在沟槽顶部侧面和底部侧面的生长速率的差异，使二者的生长速率大致相等，从而在沟槽填充过程中不至于有空洞产生。
卤化物气体对硅有一定的刻蚀作用。在进行硅外延生长填充沟槽过程中加入卤化物气体，在沟槽内部卤化物气体的浓度和硅源气体一样，从上到下也是逐渐降低的，但卤化物气体的功能和硅源气体刚好相反，可以部分的降低沟槽内部外延生长速率的差异。
即使采用硅源气体和卤化物的混合气体进行外延生长，由于硅外延生长速率要快于刻蚀速率(沟槽内最终要被生长的硅外延层填充)，则仍有可能在沟槽未完全填满之前被封口。为此，可在沟槽未封口之前，采用单独氯化氢气体，或氯化氢和氢气，或氯化氢气体、氢气和掺杂气体的混合气体使沟槽的开口增大，再进一步填充沟槽。
由于外延生长和晶向有关系，不同的硅衬底和不同沟槽形状和排列方式，使沟槽的填充难度也不同。在硅晶体的三个主要晶面(100)、(110)和(111)中，外延生长速率的大小顺序为：(110)＞(100)＞(111)。在同样的温度、压力和硅源气体流量下，(111)晶面是最趋向于表面反应速率控制的化学反应类型，其次是(100)晶面。(110)晶面是最趋向于反应流量控制的化学反应类型。对于沟槽填充而言，(111)晶面的沟槽侧壁面最有利，其次是(100)晶面。在常用的(100)晶面的衬底硅片上，侧壁为(100)晶面的沟槽比侧壁是(110)晶面的沟槽容易填充(参见图4)。对晶面表面取向为(110)的衬底硅片上，侧壁为(111)晶面的沟槽比侧壁为(110)晶面的沟槽容易填充。
对于沟槽侧壁，应尽量设计为单一平面形状，因为曲面形状或多个平面的侧壁晶向复杂，从而导致生长速率的差异，容易产生空洞。对于沟槽底面，应设计为有弧度(建议向下凹)的光滑曲面。与平面形状的底面相比，可以降低外延生长时的缺陷发生率(底面直角处外延时容易产生缺陷)，同时还可以避免底面直角处的电荷集中，从而提高击穿电压。
另外沟槽的形状对沟槽填充影响也很大，沟槽内表面的晶面越单一，沟槽越容易填充，即采用正方形或长方形(包括长条形)的沟槽。对于多边形和圆弧形的沟槽而言，由于内表面有多种晶面存在，而晶面不同会导致生长速率的不同，在两种晶面的结合处容易有空洞产生。对于在原胞区内的关键结构即沟槽侧壁应采用单一晶面的平面或尽量采用单一晶面的平面。而对于非关键的***保护环或原胞区内比较短的沟槽侧壁也可采用多个晶面的平面或曲面。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是超级结MOS管单元结构示意图；
图2是现有的第一种交替排列的P型和N型半导体薄层制造工艺方法示意图；
图3是现有的第二种交替排列的P型和N型半导体薄层制造工艺方法示意图；
图4是侧壁不同晶面对外延填充的影响(100表面取向)，其中，(a)为侧壁为(110)晶面的沟槽，(b)为侧壁为(100)晶面的沟槽。
图5-8是本发明的方法制造工艺流程示意图；
图9是本发明的工艺方法流程图。
具体实施方式
实施实例1
结合图9所示，采用表面取向为(100)晶面的衬底硅片51(即硅衬底)，且硅衬底51具有高掺杂的N型杂质，在此硅衬底51上生长低掺杂的N型厚外延层52(参见图5)，外延层52的厚度在40.0μm-50.0μm之间。在衬底硅片51表面生长一层或几层氧化硅作为沟槽刻蚀的掩膜，然后刻蚀出深度为35.0μm-50.0μm沟槽55。沟槽55的表面形状为正方形、长方形或长条形(即细长的形状)。若沟槽55的表面形状为正方形或长方形，沟槽55的所有侧壁的晶面为(100)；若沟槽55的表面形状为长条形，则沟槽55的较长侧壁的晶面为(100)。沟槽55底面为光滑曲面(参见图6)。沟槽55刻蚀后氧化硅掩膜可以去除也可以保留。如果保留氧化硅掩膜，在后续的硅外延填充过程中，通过调整硅源流量和卤化物气体流量的比例，可以达到硅不在氧化硅表面上生长的效果。沟槽55刻蚀后，用P型硅外延53填充沟槽(参见图7)。
采用硅源气体、氢气、卤化氢气体和掺杂气体的混合气体进行P型硅外延53生长。不同的硅源气体，应采用不同的生长温度和不同的压力：含氯越高的硅源气体，反应温度应越高，压力也应相应升高，否则容易有晶格缺陷产生。外延填充可以是一次完成也可以进行多步完成(每次填充一部分)。在多步外延填充过程中，可以用短时间内不通硅源气体的方式使沟槽的开口增大，而采用多次实施外延填充的过程可以连续完成，只需一次进出机台。在沟槽55完全填充后，由于硅外延的过剩生长，沟槽55处的表面高度一般会高于其他地方，所以最后用化学机械研磨方法对硅片表面进行平坦化(参见图8)。
深沟槽刻蚀的掩膜所用的氧化硅膜可以高温氧化形成，也可以是CVD淀积形成，也可以二者兼有；掩膜还可以是氮化物膜、氮氧化物膜，或者是氧化物膜、氮化物膜和氮氧化物膜中的两种或三种膜共同构成的复合膜。沟槽55刻蚀后，进行P型硅外延53生长填充沟槽前，掩膜可以全部保留，也可以部分保留，也可以全部不保留。
若进行P型硅外延53生长填充沟槽前掩膜保留，则此掩膜可以在外延后去除，也可以保留到化学机械研磨，作为化学机械研磨的阻挡层，在化学机械研磨后去除。
实施实例2
采用表面取向为(100)晶面的衬底硅片51(即硅衬底)，且硅衬底51具有高掺杂的N型杂质，在此硅衬底51上生长低掺杂的N型厚外延层52(参见图5)，外延层52的厚度在40.0μm-50.0μm之间。在衬底硅片51表面生长一层或几层氧化硅，此氧化硅膜可以避免后续的硅外延填充时硅外延在沟槽表面生长，防止沟槽在填充过程中过早的封口，从而降低沟槽填充的难度。用光刻胶作为沟槽刻蚀的掩膜，刻蚀出深度为35.0-50.0μm沟槽55。沟槽55的表面形状为正方形、长方形或长条形。若沟槽55的表面形状为正方形或长方形，沟槽55的所有侧壁的晶面为(100)；若沟槽55的表面形状为长条形，则沟槽55的较长侧壁的晶面为(100)。沟槽55底面为光滑曲面(参见图6)。沟槽55刻蚀后去除光刻胶；用P型硅外延53填充沟槽55(参见图7)。
采用硅源气体、氢气、卤化氢气体和掺杂气体的混合气体进行P型硅外延53生长。通过调整硅源气体流量和卤化物气体流量的比例，可以达到硅不在氧化硅表面上生长的效果。不同的硅源气体，应采用不同的生长温度和不同的压力：含氯越高的硅源气体，反应温度应越高，压力也应相应升高，否则容易有晶格缺陷产生。外延填充可以是一次完成也可以是进行多次完成。在多次外延填充过程中，可以用短时间内不通硅源气体的方式使沟槽的开口增大，而采用多次实施外延填充的过程可以连续完成，只需一次进出机台。在沟槽55完全填充后，由于外延的过剩生长，沟槽55处的表面高度一般会高于其他地方，所以最后用化学机械研磨方法对硅片表面进行平坦化(参见图8)。
沟槽表面的氧化硅膜可以高温氧化形成，也可以是CVD淀积形成，也可以二者兼有；氧化硅膜还可以被氮化物膜、氮氧化物膜，或者是氧化物膜、氮化物膜和氮氧化物膜中的两种或三种膜共同构成的复合膜代替。沟槽外延填充后氧化物膜、氮化物膜、氮氧化物膜或复合膜可以去除，也可以保留到化学机械研磨，作为化学机械研磨时的阻挡层。
实施实例3
采用表面取向为(100)晶面的衬底硅片51(即硅衬底)，且硅衬底51具有高掺杂的N型杂质，在此硅衬底51上生长低掺杂的N型厚外延层52(见图5)，外延层的厚度在40.0μm-50.0μm之间。用光刻胶作为沟槽55刻蚀的掩膜，然后刻蚀出深度为35.0-50.0μm的沟槽55。沟槽55的表面形状为正方形、长方形或长条形。若沟槽的表面形状为正方形或长方形，沟槽的所有侧壁的晶面为(100)；若沟槽的表面形状为长条形，则沟槽的较长侧壁的晶面为(100)。沟槽底面为光滑曲面(参见图6)。沟槽55刻蚀后去除光刻胶。
采用硅源气体、氢气、卤化氢气体和掺杂气体(P型)的混合气体进行P型硅外延53生长。不同的硅源气体，应采用不同的生长温度和不同的压力：含氯越高的硅源气体，反应温度应越高，压力也应相应升高，否则容易有晶格缺陷产生。外延填充可以是一步完成也可以是多步完成。在多步外延填充过程中，可以用短时间内不通硅源气体的方式使沟槽的开口增大，而采用多步实施外延填充的过程可以连续完成，只需一次进出机台。在沟槽55完全填充后，由于外延的过剩生长，沟槽55处的表面高度一般会高于其他地方，所以最后用化学机械研磨方法对硅片表面进行平坦化(参见图8)。
实施实例4
除采用表面取向为(110)晶面的衬底硅片，相应沟槽侧壁的晶面为(111)外，其余同实施实例1。
实施实例5
除采用表面取向为(110)晶面的衬底硅片，相应沟槽侧壁的晶面为(111)外，其余同实施实例2。
实施实例6
除采用表面取向为(110)晶面的衬底硅片，相应沟槽侧壁的晶面为(111)外，其余同实施实例3。
上述表面取向为(100)、(110)和(111)的晶面可以有±10°的方向偏差。
上述表面取向为(100)的晶面包括其同族晶面，例如(010)、(001)、
Figure GSA00000072651500101
等；表面取向为(110)的晶面包括其同族晶面，例如(011)、(101)等；表面取向为(111)的晶面包括其同族晶面，例如等。
上述各实施例中外延层52也可以是P型，则相应采用硅外延53生长填充沟槽55应是N型。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。例如，上述各实施例中沟槽深度以及外延层52的厚度仅作为典型实施例说明用，不用于限定本发明所保护的范围；沟槽深度在35.0-50.0μm之外的沟槽和外延层厚度在40.0-50.0μm之外的外延层也可采用本发明的方法。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种形成交替排列的P型和N型半导体薄层的工艺方法，其特征在于，包括如下步骤：
步骤一，在表面取向为(100)晶面或(110)晶面的衬底硅片上生长一层N型外延层；
步骤二，在所述N型外延层上形成沟槽；
步骤三，在所述沟槽内采用硅源气体、卤化物气体、氢气和掺杂气体的混合气体进行P型硅外延生长，填充沟槽；
步骤四，采用化学机械研磨使所述沟槽表面平坦化；
所述步骤二中形成的沟槽在原胞区内的表面形状为正方形或长条形；
当表面形状为正方形的沟槽时，如果采用表面取向为(100)晶面的衬底硅片，则沟槽侧壁为单一(100)晶面的平面；如果采用表面取向为(110)晶面的衬底硅片，则沟槽侧壁为单一(111)晶面的平面；沟槽底面为具有复杂晶向的光滑曲面；
当表面形状为长条形的沟槽时，如果采用表面取向为(100)晶面的衬底硅片，则沟槽的长侧壁为单一(100)晶面的平面，短侧壁为单一(100)晶面的平面或具有多个晶面的平面或具有弧度的光滑曲面；如果采用表面取向为(110)晶面的衬底硅片，则沟槽的长侧壁为单一(111)晶面的平面，短侧壁为单一(111)晶面的平面或具有多个晶面的平面或具有弧度的光滑曲面；沟槽底面为具有复杂晶向的光滑曲面。
2.一种形成交替排列的P型和N型半导体薄层的工艺方法，其特征在于，包括如下步骤：
步骤一，在表面取向为(100)或(110)晶面的衬底硅片上生长一层P型外延层；
步骤二，在所述P型外延层上形成沟槽；
步骤三，在所述沟槽内采用硅源气体、卤化物气体、氢气和掺杂气体的混合气体进行N型硅外延生长，填充沟槽；
步骤四，采用化学机械研磨使所述沟槽表面平坦化；
所述步骤二中形成的沟槽在原胞区内的表面形状为正方形或长条形；
当表面形状为正方形的沟槽时，如果采用表面取向为(100)晶面的衬底硅片，则沟槽侧壁为单一(100)晶面的平面；如果采用表面取向为(110)晶面的衬底硅片，则沟槽侧壁为单一(111)晶面的平面；沟槽底面为具有复杂晶向的光滑曲面；
当表面形状为长条形的沟槽时，如果采用表面取向为(100)晶面的衬底硅片，则沟槽的长侧壁为单一(100)晶面的平面，短侧壁为单一(100)晶面的平面或具有多个晶面的平面或具有弧度的光滑曲面；如果采用表面取向为(110)晶面的衬底硅片，则沟槽的长侧壁为单一(111)晶面的平面，短侧壁为单一(111)晶面的平面或具有多个晶面的平面或具有弧度的光滑曲面；沟槽底面为具有复杂晶向的光滑曲面。
3.如权利要求1或2所述的工艺方法，其特征在于：步骤一生长的N型外延层或P型外延层的厚度为1.0μm-100.0μm。
4.如权利要求1或2所述的工艺方法，其特征在于：步骤二中形成的沟槽宽度为0.2μm-10.0μm，深度为0.8μm-100.0μm。
5.如权利要求1或2所述的工艺方法，其特征在于：步骤三中硅外延生长的温度为800-1300℃，压力为0.01-760托。
6.如权利要求1或2所述的工艺方法，其特征在于：步骤三中硅外延生长的硅源气体为一氯氢硅、二氯二氢硅、三氯氢硅或四氯氢硅中的至少一种。
7.如权利要求1或2所述的工艺方法，其特征在于：步骤三中硅外延生长的卤化物气体为氯化氢和氟化氢中的至少一种。
8.如权利要求1或2所述的工艺方法，其特征在于：步骤三中硅外延生长的掺杂气体为硼烷、磷烷和砷烷中的至少一种。
9.如权利要求1或2所述的工艺方法，其特征在于：步骤三中硅外延生长由一次或多次生长完成，在实施多次硅外延生长填充的过程中，在完全填充沟槽前，采用单独的氯化氢气体，或氯化氢气体和氢气，或氯化氢气体、氢气和掺杂气体进行硅外延生长，使沟槽开口增大。
CN2010101375001A 2010-03-31 2010-03-31 形成交替排列的p型和n型半导体薄层的工艺方法 Active CN102208336B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010101375001A CN102208336B (zh) 2010-03-31 2010-03-31 形成交替排列的p型和n型半导体薄层的工艺方法
US13/075,017 US8440529B2 (en) 2010-03-31 2011-03-29 Method of manufacturing superjunction structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101375001A CN102208336B (zh) 2010-03-31 2010-03-31 形成交替排列的p型和n型半导体薄层的工艺方法

Publications (2)

Publication Number Publication Date
CN102208336A CN102208336A (zh) 2011-10-05
CN102208336B true CN102208336B (zh) 2013-03-13

Family

ID=44697106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101375001A Active CN102208336B (zh) 2010-03-31 2010-03-31 形成交替排列的p型和n型半导体薄层的工艺方法

Country Status (2)

Country Link
US (1) US8440529B2 (zh)
CN (1) CN102208336B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254796B (zh) * 2010-05-20 2014-05-21 上海华虹宏力半导体制造有限公司 形成交替排列的p型和n型半导体薄层的方法
CN103094067B (zh) * 2011-10-31 2015-10-14 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
ITTO20130410A1 (it) 2013-05-22 2014-11-23 St Microelectronics Srl Dispositivo di potenza a supergiunzione e relativo procedimento di fabbricazione
CN104701155A (zh) * 2013-12-09 2015-06-10 中芯国际集成电路制造(上海)有限公司 栅氧化层的制造方法
CN103824879B (zh) * 2014-01-30 2018-01-09 株洲南车时代电气股份有限公司 一种功率器件结终端结构与制造方法
DE102015116576B4 (de) * 2015-09-30 2021-11-25 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
DE102016101559A1 (de) * 2016-01-28 2017-08-03 Infineon Technologies Austria Ag Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben
CN107275389B (zh) * 2017-06-30 2020-02-07 上海华虹宏力半导体制造有限公司 超级结的沟槽填充方法
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308875A (zh) * 2007-05-14 2008-11-19 株式会社电装 具有超结结构的半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3485081B2 (ja) 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP3634848B2 (ja) 2003-01-07 2005-03-30 株式会社東芝 電力用半導体素子
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP2005197287A (ja) 2003-12-26 2005-07-21 Rohm Co Ltd 半導体装置およびその製造方法
US7423315B2 (en) * 2004-11-05 2008-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US7279368B2 (en) * 2005-03-04 2007-10-09 Cree, Inc. Method of manufacturing a vertical junction field effect transistor having an epitaxial gate
US7355223B2 (en) * 2005-03-04 2008-04-08 Cree, Inc. Vertical junction field effect transistor having an epitaxial gate
EP1724822A3 (en) 2005-05-17 2007-01-24 Sumco Corporation Semiconductor substrate and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308875A (zh) * 2007-05-14 2008-11-19 株式会社电装 具有超结结构的半导体器件及其制造方法

Also Published As

Publication number Publication date
US20110244664A1 (en) 2011-10-06
US8440529B2 (en) 2013-05-14
CN102208336A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
CN102208336B (zh) 形成交替排列的p型和n型半导体薄层的工艺方法
US8779423B2 (en) Semiconductor structures and fabrication methods including trench filling
JP5217257B2 (ja) 半導体装置およびその製造方法
WO2017043606A1 (ja) 炭化珪素半導体装置
CN105702736B (zh) 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
JP3918565B2 (ja) 半導体装置の製造方法
US10141431B1 (en) Epitaxy source/drain regions of FinFETs and method forming same
JP5298565B2 (ja) 半導体装置およびその製造方法
CN102254796B (zh) 形成交替排列的p型和n型半导体薄层的方法
JP2004273742A (ja) 半導体ウエハの製造方法
CN103765594B (zh) 碳化硅半导体器件
KR20140038897A (ko) 수직 마이크로전자 소자 및 그 제조 방법
JP2007299951A (ja) 半導体装置およびその製造方法
JP2018101706A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TW202008471A (zh) 半導體裝置的形成方法
JP2024023969A (ja) 炭化珪素基板
TWI570813B (zh) 半導體裝置的製造方法
CN102315093B (zh) 沟槽填充后平坦化的工艺方法
TW201826529A (zh) 半導體裝置及半導體裝置之製造方法
CN102148143A (zh) 用于后氧化硅沟槽底部成形的结构和方法
CN104599972B (zh) 一种半导体器件及其形成方法
CN106298526A (zh) 准绝缘体上硅场效应晶体管器件的制作方法
CN103633027A (zh) 一种形成源漏区双外延层的方法
KR20090040989A (ko) 반도체 소자 및 이의 제조 방법
JP2004158835A (ja) 超接合半導体素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.