CN102315093B - 沟槽填充后平坦化的工艺方法 - Google Patents
沟槽填充后平坦化的工艺方法 Download PDFInfo
- Publication number
- CN102315093B CN102315093B CN 201010221597 CN201010221597A CN102315093B CN 102315093 B CN102315093 B CN 102315093B CN 201010221597 CN201010221597 CN 201010221597 CN 201010221597 A CN201010221597 A CN 201010221597A CN 102315093 B CN102315093 B CN 102315093B
- Authority
- CN
- China
- Prior art keywords
- silicon
- groove
- hard mask
- trench
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种沟槽填充后平坦化的工艺方法，包括如下步骤：在衬底硅片上生长一层外延层；在所述外延层上进行硬掩膜生长；在所述外延层中形成沟槽；在所述沟槽中进行硅外延生长填充该沟槽；用化学机械研磨对所述沟槽表面进行初步平坦化；对所述沟槽表面的硅进行高温热氧化；用湿法刻蚀或干法刻蚀去除沟槽表面的氧化层和硬掩膜。本发明能够有效解决沟槽表面平坦化问题，获得平坦化很好的沟槽表面；适用于超级结MOSFET器件。
Description
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种沟槽填充后平坦化的工艺方法。
背景技术
超级结MOSFET器件的结构如图1所示，在硅衬底(N+基片)1上的N外延层2内有沟槽型的具有相反导电类型填充的外延层3，该区域顶部从外向内依次被P阱区5、N+阱区6、P+注入层7包围。在两个沟槽型外延层3之间、N外延层2之上设有多晶硅4，多晶硅4上设有层间介质8，然后源金属电极9覆盖整个层间介质8和外延层3。N+基片1背面有背面金属电极(漏极)10。
该器件主要的难点是交替排列的P型和N型半导体薄层结构的形成。该结构形成工艺方法有两种，第一种(见图2)是：在硅衬底21上生长一层外延层22，在外延层22中合适的位置进行注入掺杂形成离子注入区23；在原有的外延层22之上再生长一层外延层22；在前次相同的注入掺杂位置，位于后生长的外延层22内再进行注入掺杂形成离子注入区23。这样经过多次的循环外延生长和注入掺杂，直至外延厚度达到所需要的沟道深度。在炉管进行注入掺杂区扩散使多个离子注入区形成一完成的掺杂区25，这样完整的P(或N)型薄层才算完成。该方法存在的问题是：首先，成本较高，外延和注入都是半导体制造中成本较高的工艺，特别是外延，在一般的半导体制造中一般只有一次；其次是工艺难以控制，几次的外延生长要求相同的电阻率，相同的膜质量，对工艺的稳定性方面要求较高；另外每次注入都要求在相同的位置，对注入的对准、精度方面都要求很高。
另外一种制造工艺方法是，首先在硅衬底31上生长一层厚的硅外延层32，然后在此外延层32上形成沟槽35，再用与外延层32有相反掺杂的硅外延33填充沟槽35(见图3)。外延填充后由于外延的过剩生长，一般要对沟槽表面进行平坦化。平坦化的方法一般有两种，一是化学机械研磨，二是干法刻蚀。两种方法都需要有硬掩膜作为阻挡层，但干法刻蚀的两种材料的刻蚀选择比一般低于化学机械研磨的研磨比，所以通常选用化学机械研磨方法进行平坦化。但化学机械研磨方法也有局限性，即研磨时间过长，容易在硬掩膜有一定厚度的硅残留，一旦产生硅残留则化学机械研磨则很难去除掉。
发明内容
本发明要解决的技术问题是提供一种沟槽填充后平坦化的工艺方法，
能够获得平坦化很好的沟槽表面。
为解决上述技术问题，本发明的沟槽填充后平坦化的工艺方法包括如下步骤：
步骤一、在衬底硅片上生长一层外延层；
步骤二、在所述外延层上进行硬掩膜生长；
步骤三、在所述外延层中形成沟槽；
步骤四、在所述沟槽中进行硅外延生长填充该沟槽；
步骤五、用化学机械研磨对所述沟槽表面进行初步平坦化；
步骤六、对所述沟槽表面的硅进行高温热氧化；
步骤七、用湿法刻蚀或干法刻蚀去除沟槽表面的氧化层和硬掩膜。
采用本发明的方法，在沟槽刻蚀后保留硬掩膜，然后用硅外延生长填充沟槽，再用化学机械研磨对沟槽进行初步平坦化，最后用高温热氧化方法将化学机械研磨后的硅薄层去除。由于对沟槽表面的硅层进行高温热氧化，能使硬掩膜上的硅层完全转化为氧化层；再用湿法刻蚀或干法刻蚀能彻底去除氧化层和硬掩膜。因此，本发明能有效解决沟槽填充后的平坦化问题，获得平坦化很好的沟槽表面。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是超级结MOSFET器件单元示意图；
图2是第一种交替排列的P型和N型半导体薄层制造方法示意图；
图3是第二种交替排列的P型和N型半导体薄层制造方法示意图；
图4-10是本发明的方法一实施例工艺流程示意图；
图11是本发明的方法一实施例控制流程图。
具体实施方式
结合图11所示，在一实施例中，所述沟槽填充后平坦化的工艺方法包括如下步骤：
步骤一、外延生长。参见图4所示，采用具有高掺杂的N型硅衬底51，在此硅衬底51上生长低掺杂的N型厚外延层52，外延层52的厚度在10.0μm-100.0μm之间，且具有第一掺杂类型。
步骤二、硬掩模生长。参见图5，在所述外延层52的表面采用外延生长、热氧化或淀积等方法形成一层或几层介质膜，作为沟槽刻蚀的硬掩膜56。所述硬掩膜为氧化硅、氮化硅和氮氧化硅中的至少一种，厚度为
步骤三、沟槽刻蚀。参见图6所示，在所述外延层52中刻蚀出深度为10.0-100.0μm，宽度为1.0-10.0μm的沟槽55。沟槽55刻蚀可以用光刻胶作为刻蚀阻挡层，刻蚀后将光刻胶去除；也可用硬掩模56作为刻蚀阻挡层，沟槽55刻蚀后硬掩膜56全部或部分保留。
步骤四、外延填充。参见图7，在所述沟槽55内进行P型硅外延生长形成硅外延层53，将沟槽55完全填充。当然，生长在硅衬底51上的外延层52也可以是P型，此时在沟槽55内进行硅外延生长填充的则应是N型。沟槽55内生长的硅外延层53具有第二掺杂类型。
步骤五、对沟槽进行初步平坦化。参见图8，硅外延生长完全填充沟槽55后，由于过剩生长，沟槽55顶部的硅外延层53会高于硬掩膜56，且沟槽55两侧的硬掩膜56上也会有一定厚度的硅层形成。用化学机械研磨方法对沟槽55表面进行初步平坦化。初步平坦化后硬掩膜56上的硅层的厚度在
之间。
步骤六、高温热氧化。参见图9，对沟槽55表面的硅层进行高温热氧化，使硬掩膜56上的硅层经过高温氧化后完全转化为氧化层57。
步骤七、参见图10所示，采用湿法刻蚀或干法刻蚀去除外延层52和沟槽55表面的氧化层57和硬掩膜56。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (7)
1.一种沟槽填充后平坦化的工艺方法，其特征在于，包括以下步骤：
步骤一、在衬底硅片上生长一层外延层；
步骤二、在所述外延层上进行硬掩膜生长；
步骤三、在所述外延层中形成沟槽；
步骤四、在所述沟槽中进行硅外延生长填充该沟槽；
步骤五、用化学机械研磨对所述沟槽表面进行初步平坦化；
步骤六、对所述沟槽表面的硅进行高温热氧化；
步骤七、用湿法刻蚀或干法刻蚀去除沟槽表面的氧化层和硬掩膜。
2.如权利要求1所述的工艺方法，其特征在于：步骤一中所述外延层的厚度为10.0-100.0μm，且具有第一掺杂类型。
3.如权利要求1所述的工艺方法，其特征在于：步骤二中所述硬掩膜为氧化硅、氮化硅和氮氧化硅中的至少一种，厚度为
4.如权利要求1所述的工艺方法，其特征在于：步骤三中所述沟槽的宽度为1.0-10.0μm，深度为10.0-100.0μm；沟槽刻蚀后硬掩膜至少部分保留。
5.如权利要求1所述的工艺方法，其特征在于：步骤四中所述硅外延生长完全填充沟槽后，其沟槽内硅的高度高于硬掩膜，且沟槽两边硬掩膜上有一定厚度的硅层生长；沟槽内的硅外延层具有第二掺杂类型。
6.如权利要求1所述的工艺方法，其特征在于：步骤五中所述化学机械研磨后硬掩膜上剩余的硅层厚度为
7.如权利要求1所述的工艺方法，其特征在于：步骤六中所述的高温热氧化后硬掩膜上的硅层完全转化为氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010221597 CN102315093B (zh) | 2010-07-08 | 2010-07-08 | 沟槽填充后平坦化的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010221597 CN102315093B (zh) | 2010-07-08 | 2010-07-08 | 沟槽填充后平坦化的工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102315093A CN102315093A (zh) | 2012-01-11 |
| CN102315093B true CN102315093B (zh) | 2013-04-24 |
Family
ID=45428135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010221597 Active CN102315093B (zh) | 2010-07-08 | 2010-07-08 | 沟槽填充后平坦化的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102315093B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956444B (zh) * | 2011-08-16 | 2015-09-23 | 中国科学院微电子研究所 | 高压器件的外延层制造方法 |
| CN103779228B (zh) * | 2012-10-24 | 2016-12-21 | 上海华虹宏力半导体制造有限公司 | 一种改善超级结深沟槽外延层平坦化的方法 |
| CN103928325B (zh) * | 2013-01-10 | 2016-11-09 | 上海华虹宏力半导体制造有限公司 | 超级结器件边缘外延平坦化方法 |
| CN104347346B (zh) * | 2013-08-05 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 不同结构的深沟槽平坦化方法 |
| CN111370297A (zh) * | 2020-04-02 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | 超级结的制造方法 |
| CN111540672B (zh) * | 2020-06-22 | 2020-10-16 | 中芯集成电路制造(绍兴)有限公司 | 超结器件的制造方法及超结器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858830A (en) * | 1997-06-12 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making dual isolation regions for logic and embedded memory devices |
| CN101866833A (zh) * | 2009-04-16 | 2010-10-20 | 上海华虹Nec电子有限公司 | 用于填充沟槽的硅外延方法 |
-
2010
- 2010-07-08 CN CN 201010221597 patent/CN102315093B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858830A (en) * | 1997-06-12 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making dual isolation regions for logic and embedded memory devices |
| CN101866833A (zh) * | 2009-04-16 | 2010-10-20 | 上海华虹Nec电子有限公司 | 用于填充沟槽的硅外延方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102315093A (zh) | 2012-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10084071B2 (en) | Isolation structure of fin field effect transistor | |
| US11626508B2 (en) | Structure of a fin field effect transistor (FinFET) | |
| US10535557B2 (en) | Interlayer dielectric film in semiconductor devices | |
| US6372583B1 (en) | Process for making semiconductor device with epitaxially grown source and drain | |
| CN106206686B (zh) | 具有共形氧化物层的鳍式场效应晶体管及其形成方法 | |
| CN103545176A (zh) | 用于将碳导入半导体结构的方法及由此形成的结构 | |
| CN102315093B (zh) | 沟槽填充后平坦化的工艺方法 | |
| CN106684000B (zh) | 制造自对准垂直场效应晶体管的方法和微电子结构 | |
| CN102208336B (zh) | 形成交替排列的p型和n型半导体薄层的工艺方法 | |
| US10446648B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN101958283A (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| US9881922B2 (en) | Semiconductor device and method | |
| US9984939B2 (en) | Well implantation process for FinFET device | |
| US9431286B1 (en) | Deep trench with self-aligned sinker | |
| CN102956471A (zh) | 深沟槽的硅外延填充方法 | |
| JPWO2006092848A1 (ja) | 半導体装置及びその製造方法 | |
| JP6046072B2 (ja) | 半導体装置とその製造方法 | |
| CN102610659B (zh) | 电压控制变容器及其制备方法 | |
| KR101164981B1 (ko) | 반도체 소자 제조 방법 | |
| TWI506705B (zh) | 半導體裝置及其製造方法 | |
| CN101866873B (zh) | 多层集成电路中沟槽的填充方法 | |
| CN110970300B (zh) | 堆叠环栅鳍式场效应管及其形成方法 | |
| CN105590961A (zh) | 一种finfet结构及其制造方法 | |
| US20130295736A1 (en) | Fabrication method of trench power semiconductor structure | |
| CN107305911A (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131217 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131217 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |