CN102208334B - 半导体器件局部氧化终止环的制备方法 - Google Patents

半导体器件局部氧化终止环的制备方法 Download PDF

Info

Publication number
CN102208334B
CN102208334B CN201110142012.4A CN201110142012A CN102208334B CN 102208334 B CN102208334 B CN 102208334B CN 201110142012 A CN201110142012 A CN 201110142012A CN 102208334 B CN102208334 B CN 102208334B
Authority
CN
China
Prior art keywords
semiconductor device
termination ring
preparation
local oxidization
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110142012.4A
Other languages
English (en)
Other versions
CN102208334A (zh
Inventor
王颢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110142012.4A priority Critical patent/CN102208334B/zh
Publication of CN102208334A publication Critical patent/CN102208334A/zh
Application granted granted Critical
Publication of CN102208334B publication Critical patent/CN102208334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

本发明涉及一种半导体器件局部氧化终止环的制备方法，包括如下步骤：在硅衬底上的半导体器件的边缘区域形成垫氧化层和氮化硅层；刻蚀所述垫氧化层、所述氮化硅层和所述硅衬底，形成多个沟槽；将所述沟槽内的硅进行局部氧化，形成场氧化层；去除所述垫氧化层和所述氮化硅层。采用本发明的方法制备的半导体器件局部氧化终止环具有较高的击穿电压，能够很好的提高半导体器件的击穿性能。

Description

半导体器件局部氧化终止环的制备方法
技术领域
本发明涉及一种半导体器件局部氧化终止环(LOCOSTermination)的制备方法，尤其涉及一种用于高压半导体器件的深层(Buried)局部氧化终止环的制备方法。
背景技术
在现代半导体器件制造工艺中，半导体器件的耐击穿(Breakdown)性能越来越被人们所期待。为了提高半导体器件的击穿电压(BreakdownVoltage，BV)，半导体器件具有终止环(Termination)结构，包围在半导体器件活跃区(activearea)的周围，来避免半导体器件的边缘部分被早期击穿。现有技术的终止环通常采用局部氧化的方法形成，然而，采用现有技术的局部氧化方法制备形成的场氧化层(FieldOxide，FOX)的厚度不足，从而影响半导体高压器件的击穿性能。
发明内容
本发明的目的在于提供一种用于高压半导体器件的深层(Buried)局部氧化终止环的制备方法。
一种局部硅氧化隔离结构的制备方法，包括如下步骤：在硅衬底上半导体器件的边缘区域形成垫氧化层和氮化硅层；刻蚀所述垫氧化层、所述氮化硅层和所述硅衬底，形成多个沟槽；将所述沟槽内的硅进行局部氧化，形成场氧化层；去除所述垫氧化层和所述氮化硅层。
上述方法优选的一种技术方案，所述沟槽的宽度与相邻两个沟槽之间的沟槽壁的宽度的比例范围为1∶3到3∶1。
上述方法优选的一种技术方案，所述沟槽的宽度与相邻两个沟槽之间的沟槽壁的宽度的比例为3∶1。
上述方法优选的一种技术方案，所述沟槽的宽度为1um，相邻两个沟槽之间的沟槽壁的宽度为0.5um。
上述方法优选的一种技术方案，所述沟槽的宽度为1um，相邻两个沟槽之间的沟槽壁的宽度为3um。
上述方法优选的一种技术方案，所述沟槽的宽度为2um，相邻两个沟槽之间的沟槽壁的宽度为2um。
上述方法优选的一种技术方案，所述沟槽的宽度为3um，相邻两个沟槽之间的沟槽壁的宽度为1um。
上述方法优选的一种技术方案，所述场氧化层的厚度为6.5um。
上述方法优选的一种技术方案，所述半导体器件为高压半导体器件。
与现有技术相比，本发明的半导体器件局部氧化终止环的制备方法在半导体器件边缘的硅衬底上刻蚀形成多个沟槽，然后将所述沟槽内的硅进行局部氧化，形成场氧化层。采用本发明的半导体器件局部氧化终止环的制备方法，能够很好的提高半导体器件的击穿性能。
附图说明
图1是本发明的半导体器件局部氧化终止环的制备方法的流程图。
图2、图3是本发明的半导体器件局部氧化终止环的制备方法的第一实施例的示意图。
图4、图5是本发明的半导体器件局部氧化终止环的制备方法的第二实施例的示意图。
图6、图7是本发明的半导体器件局部氧化终止环的制备方法的第三实施例的示意图。
图8、图9是本发明的半导体器件局部氧化终止环的制备方法的第四实施例的示意图。
图10是采用本发明的方法制备的半导体器件局部氧化终止环的测试性能曲线图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
请参阅图1，图1是本发明的半导体器件局部氧化终止环的制备方法流程图。优选的，本发明的半导体器件局部氧化终止环的制备方法为深层半导体器件局部氧化终止环的制备方法，用于高压半导体器件中。本发明的半导体器件局部氧化终止环的制备方法包括如下步骤：
在硅衬底上的半导体器件的边缘区域形成垫氧化层和氮化硅层。所述垫氧化层用于保护所述衬底的表面不受后续工艺中的机械压力。
干法刻蚀所述垫氧化层和所述氮化硅层，并进一步刻蚀所述硅衬底，在所述硅衬底上形成多个沟槽。优选的，所述沟槽的宽度与相邻两个沟槽之间的沟槽壁的宽度的比例范围为1∶3～3∶1。
将形成多个沟槽的硅片送入热炉管内，使所述沟槽内的硅进行局部氧化，形成场氧化层。
湿法刻蚀去除所述硅衬底表面的所述垫氧化层和所述氮化硅层，形成半导体器件局部氧化终止环。
形成所述局部氧化终止环后，还可以在所述终止环的表面形成场板(FieldPlate)。
图2、图3是本发明的半导体器件局部氧化终止环的制备方法的第一实施例的示意图。图2中仅示出了垫氧化层13。在本实施例中，在硅衬底11上刻蚀形成的沟槽17的宽度为1um，相邻两个沟槽17之间的沟槽壁19的宽度为0.5um，如图2所示。将图2所示的硅片送入热炉管内，使所述沟槽17内的硅进行局部氧化，形成场氧化层12。采用本实施例的方法制备的场氧化层12可以达到6.5um以上，因此，采用本实施例的方法制备的局部氧化终止环具有较高的击穿电压。然而，当所述沟槽17的宽度小于3um时，采用本实施例的方法形成的场氧化层12内会形成空隙(Void)14，如图3所示，不利于提高半导体器件的击穿性能。
图4、图5是本发明的半导体器件局部氧化终止环的制备方法的第二实施例的示意图。图4中仅示出了垫氧化层。在本实施例中，在硅衬底上刻蚀形成的沟槽27的宽度为1um，相邻两个沟槽27之间的沟槽壁29的宽度为3um，如图4所示。将图4所示的硅片送入热炉管内，使所述沟槽27内的硅进行局部氧化，形成场氧化层22。采用本实施例的方法制备的场氧化层22可以达到6.5um以上，因此，采用本实施例的方法制备的局部氧化终止环具有较高的击穿电压。然而，当所述沟槽壁29的宽度大于1um时，所述沟槽壁29对应位置处的一部分硅24不能被充分氧化，如图5所示，不利于提高半导体器件的击穿性能。
图6、图7是本发明的半导体器件局部氧化终止环的制备方法的第三实施例的示意图。图6中仅示出了垫氧化层。在本实施例中，在硅衬底上刻蚀形成的沟槽37的宽度为2um，相邻两个沟槽37之间的沟槽壁39的宽度为2um，如图6所示。将图6所示的硅片送入热炉管内，使所述沟槽37内的硅进行局部氧化，形成场氧化层32。采用本实施例的方法制备的场氧化层32可以达到6.5um以上，因此，采用本实施例的方法制备的局部氧化终止环具有较高的击穿电压。然而，当所述沟槽壁39的宽度大于1um时，所述沟槽壁29对应位置处的一部分硅34不能被充分氧化，如图7所示，但稍好于第二实施例，也不利于提高半导体器件的击穿性能。
图8、图9是本发明的半导体器件局部氧化终止环的制备方法的第四实施例的示意图。图8中仅示出了垫氧化层。在本实施例中，在硅衬底上刻蚀形成的沟槽47的宽度为3um，相邻两个沟槽47之间的沟槽壁49的宽度为1um，如图8所示。将图8所示的硅片送入热炉管内，使所述沟槽47内的硅进行局部氧化，形成场氧化层42。采用本实施例的方法制备的场氧化层42可以达到6.5um以上，且所述沟槽壁29对应位置处的硅被充分氧化，如图9所示，因此，采用本实施例的方法制备的半导体器件局部氧化终止环具有较高的击穿电压，有利于提高半导体器件的击穿性能。
采用本发明的方法制备的半导体器件局部氧化终止环具有较高的击穿电压，能够很好的提高半导体器件的击穿性能。图10为采用本发明的方法制备的半导体器件局部氧化终止环的测试性能曲线图，所述被测试的局部氧化终止环上设置有场板，所述局部氧化终止环的场氧化层的厚度为6.5um，本发明的局部氧化终止环的击穿电压BDVSS能够达到1133V。图10中，曲线51表示电场(ElectronicField)沿结底(junctionbottom)的分布曲线，曲线52表示电子势能(ElectronicPotential)沿结底的分布曲线，由图可进一步反应出，采用本发明的方法制备的半导体器件局部氧化终止环具有较高的击穿电压，能够很好的提高半导体器件的击穿性能。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明并不限于在说明书中所述的具体实施例。

Claims (4)

1.一种半导体器件局部氧化终止环的制备方法，其特征在于，包括如下步骤：
在硅衬底上的半导体器件的边缘区域形成垫氧化层和氮化硅层；
刻蚀所述垫氧化层、所述氮化硅层和所述硅衬底，形成多个沟槽，所述沟槽的宽度与相邻两个沟槽之间的沟槽壁的宽度的比例为3:1；
将所述沟槽内的硅进行局部氧化，形成场氧化层；
去除所述垫氧化层和所述氮化硅层。
2.如权利要求1所述的半导体器件局部氧化终止环的制备方法，其特征在于，所述沟槽的宽度为3um，相邻两个沟槽之间的沟槽壁的宽度为1um。
3.如权利要求1所述的半导体器件局部氧化终止环的制备方法，其特征在于，所述场氧化层的厚度为6.5um。
4.如权利要求1所述的半导体器件局部氧化终止环的制备方法，其特征在于，所述半导体器件为高压半导体器件。
CN201110142012.4A 2011-05-27 2011-05-27 半导体器件局部氧化终止环的制备方法 Active CN102208334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110142012.4A CN102208334B (zh) 2011-05-27 2011-05-27 半导体器件局部氧化终止环的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110142012.4A CN102208334B (zh) 2011-05-27 2011-05-27 半导体器件局部氧化终止环的制备方法

Publications (2)

Publication Number Publication Date
CN102208334A CN102208334A (zh) 2011-10-05
CN102208334B true CN102208334B (zh) 2016-03-23

Family

ID=44697104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110142012.4A Active CN102208334B (zh) 2011-05-27 2011-05-27 半导体器件局部氧化终止环的制备方法

Country Status (1)

Country Link
CN (1) CN102208334B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206403A (zh) * 2015-04-29 2016-12-07 北大方正集团有限公司 局部氧化工艺的优化方法
EP3448685B1 (en) * 2016-09-19 2021-09-15 Hewlett-Packard Development Company, L.P. Termination ring with gapped metallic layer
CN112825301B (zh) * 2019-11-21 2022-08-12 东南大学 绝缘栅双极型晶体管器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509604B1 (en) * 2000-01-26 2003-01-21 Advanced Micro Devices, Inc. Nitridation barriers for nitridated tunnel oxide for circuitry for flash technology and for LOCOS/STI isolation
CN101197397A (zh) * 2006-12-07 2008-06-11 三洋电机株式会社 半导体装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205137A (ja) * 1996-01-25 1997-08-05 Sony Corp 素子分離領域形成法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509604B1 (en) * 2000-01-26 2003-01-21 Advanced Micro Devices, Inc. Nitridation barriers for nitridated tunnel oxide for circuitry for flash technology and for LOCOS/STI isolation
CN101197397A (zh) * 2006-12-07 2008-06-11 三洋电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN102208334A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
GB2498675A (en) Semiconductor structure and methods of manufacture
CN101937927A (zh) 深沟槽超级pn结结构及其形成方法
CN102208334B (zh) 半导体器件局部氧化终止环的制备方法
CN103227111B (zh) 半导体器件的制造方法
CN101924059A (zh) 一种场氧化隔离制造方法
CN103632939A (zh) 优化功率器件沟槽顶部圆角的方法
CN103745988B (zh) 一种高压驱动电路的隔离结构
CN104576501A (zh) 一种半导体器件及其制造方法
CN105118775A (zh) 屏蔽栅晶体管形成方法
CN102543840B (zh) 自对准接触孔刻蚀的方法
CN104934469B (zh) 一种igbt终端结构及其制造方法
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN102479699B (zh) 超级结半导体器件结构的制作方法
CN104347375B (zh) 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法
CN103177963B (zh) 一种FinFET器件的制造方法
JP2011204927A5 (zh)
CN103187254B (zh) 一种双多晶硅栅的制造方法
TW200411810A (en) Method for forming isolation layer in semiconductor device
CN103489917B (zh) 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体结构
CN103094329B (zh) 具有深赝埋层的锗硅hbt器件及其制造方法
CN101800172B (zh) 一种自对准多晶硅浮栅的制作方法
CN105405809A (zh) 一种快闪存储器的制造方法
CN103151270A (zh) 沟槽式金属氧化物半导体肖特基势垒器件制造方法
CN102339747A (zh) 零标的形成方法
CN101710575B (zh) 一种防止深沟绝缘工艺中产生空洞的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140425

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant