CN102339747A - 零标的形成方法 - Google Patents

零标的形成方法 Download PDF

Info

Publication number
CN102339747A
CN102339747A CN2010102335660A CN201010233566A CN102339747A CN 102339747 A CN102339747 A CN 102339747A CN 2010102335660 A CN2010102335660 A CN 2010102335660A CN 201010233566 A CN201010233566 A CN 201010233566A CN 102339747 A CN102339747 A CN 102339747A
Authority
CN
China
Prior art keywords
dielectric layer
zero standard
silicon
formation method
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102335660A
Other languages
English (en)
Inventor
王雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010102335660A priority Critical patent/CN102339747A/zh
Publication of CN102339747A publication Critical patent/CN102339747A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种零标的形成方法，包括如下步骤：1)在硅衬底上淀积介质层；2)采用光刻工艺在所述介质层上定义出零标位置，刻蚀所述介质层形成零标。使用本发明的方法，不会对硅衬底形成损伤，在后续的深槽刻蚀中，大大降低了针尖状硅缺陷的发生，提高了成品率。

Description

零标的形成方法
技术领域
本发明涉及一种零标的形成方法。
背景技术
在半导体生产中，为了后续光刻层次的对准，通常硅片投入以后立刻利用基板产生零标。通常的方法有三种：1、光刻刻蚀硅衬底产生零标(见图1，图3至图6)；2、第一次带光罩注入，利用注入区域和非注入区域氧化速度不同利用氧化消耗硅基板形成零标；3、沉积氧化阻挡层，通过光刻刻蚀氧化阻挡层，然后进行氧化消耗硅衬底形成零标；4、利用浅槽隔离工艺在形成隔离区的同时，刻蚀硅衬底形成零标。
其中第一种方法为标准的零标形成工艺，可以适用于所有工艺，应用范围最广，精度最高。第二种方法适用于第一次注入后需要用氧气氛进行注入退火的工艺，受限制很大，只能应用于某些特殊工艺。第三种方法为标准LOCOS(局部硅氧化隔离)工艺，第四种方法为标准STI(浅沟槽隔离)工艺，这两种方法仅适用于LOCOS或STI为第一层光刻的工艺，比如标准逻辑器件工艺，不适用于高压或高功率器件工艺。
同时业界通用的四种方法，其特征均为刻蚀或消耗硅衬底形成零标，其硅刻蚀深度通常大于600埃。而且除了方法1以外，其他3种都有很大的局限性，对于需要在有源区下方继续产生掺杂层的器件工艺均不适用，因此都不是标准的零标形成方法。
普通的光刻工艺中，为了避免硅片侧面和背面残留光刻胶对生产线产生有机物污染，通常需要将侧面和背面的光刻胶通过EBR(硅片边缘光刻胶清洗)和WEE(硅片边缘光刻胶曝光)去除(见图2)，因此在零标形成时，硅片边缘部分会和零标一样被刻蚀。
在通常的工艺中，硅片边缘被刻蚀不会引起大的缺陷，只是存在局部的硅片表面毛糙，但是如果后续的工艺中存在对硅基板的深度刻蚀(刻蚀深度＞2um)时，由于刻蚀深度大，会放大表面毛糙度，最终形成针尖状缺陷。这种缺陷由于面积很小且很高，机械强度很差，在后续工艺中很容易发生断裂，形成各种缺陷导致硅片边缘成品率下降，同时会使设备颗粒增加，影响生产线的实际生产效率。
发明内容
本发明要解决的技术问题是提供一种零标的形成方法，其能较好的避免零标制备过程中对硅衬底的损伤。
为解决上述技术问题，本发明的零标的形成方法，包括如下步骤：
1)在硅衬底上淀积介质层；
2)采用光刻工艺在所述介质层上定义出零标位置，刻蚀所述介质层形成零标。
使用本发明的零标形成方法，通过在介质层中进行零标刻蚀，因此不会对硅衬底形成损伤，在后续的深槽刻蚀中，大大降低了针尖状硅缺陷的发生，提高了成品率。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为采用传统方法在硅衬底中制备的零标示意图；
图2为硅片边缘的示意图；
图3至图6为与传统零标制备方法相应的截面示意图；
图7至图10为与本发明的方法相应的截面示意图；
图11为采用本发明的方法所制备的一个具体零标示意图。
具体实施方式
本发明的零标的形成方法，包括如下步骤(见图7至图10)：
1)在硅衬底上淀积介质层；
2)采用光刻工艺在所述介质层上定义出零标位置，刻蚀所述介质层形成零标(即零标图形形成在介质层中)。
上述的介质层可为氮化硅或硅、氮和氧的化合物。介质层的可厚度为100～2000埃，可采用物理气相淀积法或化学气相淀积法等进行制备。在步骤二中刻蚀介质层形成零标之后，硅衬底的损失量小于500埃。在介质层和硅衬底之间还淀积有二氧化硅缓冲层(见图11)，在步骤2中刻蚀介质层时一并刻蚀去除。该二氧化硅缓冲层用于降低氮化硅和硅衬底之间的应力，其中二氧化硅的厚度为10～200埃。其中步骤2中的氮化硅的刻蚀可以为干法刻蚀，其中氮化硅对二氧化硅的刻蚀速率比大于5，或保证残留的二氧化硅的厚度大于10埃；也可以为湿法刻蚀，选用HPO3为主的药液对氮化硅进行刻蚀。

Claims (7)

1.一种零标的形成方法，其特征在于，包括如下步骤：
1)在硅衬底上淀积介质层；
2)采用光刻工艺在所述介质层上定义出零标位置，刻蚀所述介质层形成零标。
2.按照权利要求1所述的零标形成方法，其特征在于：所述介质层为氮化硅或硅、氮和氧的化合物。
3.按照权利要求2所述的零标形成方法，其特征在于：所述介质层的厚度为100～2000埃，所述介质层采用物理气相淀积法或化学气相淀积法进行制备。
4.按照权利要求3所述的零标形成方法，其特征在于：所述步骤二中刻蚀介质层之后，硅衬底的损失量小于500埃。
5.按照权利要求2所述的零标形成方法，其特征在于：所述介质层和硅衬底之间还淀积有二氧化硅缓冲层。
6.按照权利要求5所述的零标形成方法，其特征在于：所述二氧化硅缓冲层的厚度为10～200埃之间。
7.按照权利要求3所述的零标形成方法，其特征在于：所述步骤二中刻蚀介质层之后，二氧化硅缓冲层大于10埃。
CN2010102335660A 2010-07-22 2010-07-22 零标的形成方法 Pending CN102339747A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102335660A CN102339747A (zh) 2010-07-22 2010-07-22 零标的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102335660A CN102339747A (zh) 2010-07-22 2010-07-22 零标的形成方法

Publications (1)

Publication Number Publication Date
CN102339747A true CN102339747A (zh) 2012-02-01

Family

ID=45515400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102335660A Pending CN102339747A (zh) 2010-07-22 2010-07-22 零标的形成方法

Country Status (1)

Country Link
CN (1) CN102339747A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104281020A (zh) * 2013-07-08 2015-01-14 无锡华润上华科技有限公司 一种改善光刻对位能力的方法
CN107993954A (zh) * 2017-11-23 2018-05-04 长江存储科技有限责任公司 硬掩膜刻蚀的底部缺陷的检验方法
CN112216604A (zh) * 2020-10-10 2021-01-12 上海威固信息技术股份有限公司 一种存储芯片的高安全性封装方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060183293A1 (en) * 2005-02-15 2006-08-17 Oki Electric Industry Co., Ltd. Method of forming alignment mark and method of manufacturing semiconductor device
CN101373757A (zh) * 2007-08-23 2009-02-25 和舰科技(苏州)有限公司 一种对准标记及其形成方法
US20090233413A1 (en) * 2008-03-11 2009-09-17 Oki Semiconductor Co., Ltd. Method for fabricating semiconductor device
CN101567302A (zh) * 2008-04-23 2009-10-28 力晶半导体股份有限公司 对准标记及其形成方法、半导体的对准方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060183293A1 (en) * 2005-02-15 2006-08-17 Oki Electric Industry Co., Ltd. Method of forming alignment mark and method of manufacturing semiconductor device
CN101373757A (zh) * 2007-08-23 2009-02-25 和舰科技(苏州)有限公司 一种对准标记及其形成方法
US20090233413A1 (en) * 2008-03-11 2009-09-17 Oki Semiconductor Co., Ltd. Method for fabricating semiconductor device
CN101567302A (zh) * 2008-04-23 2009-10-28 力晶半导体股份有限公司 对准标记及其形成方法、半导体的对准方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104281020A (zh) * 2013-07-08 2015-01-14 无锡华润上华科技有限公司 一种改善光刻对位能力的方法
CN107993954A (zh) * 2017-11-23 2018-05-04 长江存储科技有限责任公司 硬掩膜刻蚀的底部缺陷的检验方法
CN107993954B (zh) * 2017-11-23 2020-03-13 长江存储科技有限责任公司 硬掩膜刻蚀的底部缺陷的检验方法
CN112216604A (zh) * 2020-10-10 2021-01-12 上海威固信息技术股份有限公司 一种存储芯片的高安全性封装方法及装置
CN112216604B (zh) * 2020-10-10 2021-04-02 上海威固信息技术股份有限公司 一种存储芯片的提高安全性的封装方法及装置

Similar Documents

Publication Publication Date Title
CN101635270B (zh) 集成电路结构的制造方法
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN101924059A (zh) 一种场氧化隔离制造方法
CN102339747A (zh) 零标的形成方法
CN102468128B (zh) 深沟槽多晶硅形成方法
CN105244261A (zh) 半导体器件的制备方法
CN103972293A (zh) 侧墙结构、侧墙结构的制备方法、cmos器件
CN101894786A (zh) 浅沟槽隔离制备方法
CN102054672B (zh) 在表面起伏的衬底上形成小尺寸图形的工艺方法
CN209045527U (zh) 浅沟槽隔离结构
CN101958268A (zh) 隔离结构的制作方法
US8722483B2 (en) Method for manufacturing double-layer polysilicon gate
CN101859725B (zh) 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法
CN101707207A (zh) 门极和阴极间采用玻璃钝化保护的可控硅器件及制造方法
US20120220130A1 (en) Method for fabricating semiconductor device
CN102254817A (zh) 沟槽制造方法及半导体器件制造方法
CN112670235A (zh) Sti平坦化方法
KR100305144B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
CN212485333U (zh) 一种浅沟槽结构器件沟槽
CN110890313A (zh) 浅沟槽隔离结构及其制备方法
CN101635269A (zh) 高压mos器件浅沟槽区域的制程方法
CN202025757U (zh) 一种防漏电的led晶片
CN103441069B (zh) 改善有源区损伤的方法
CN102054733A (zh) 形成浅沟槽隔离结构的方法
CN101465314A (zh) 一种可提高偏移裕度的第一层接触孔制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120201