CN102201420A - 光电转换装置、图像拾取***及其制造方法 - Google Patents

光电转换装置、图像拾取***及其制造方法 Download PDF

Info

Publication number
CN102201420A
CN102201420A CN2011100730392A CN201110073039A CN102201420A CN 102201420 A CN102201420 A CN 102201420A CN 2011100730392 A CN2011100730392 A CN 2011100730392A CN 201110073039 A CN201110073039 A CN 201110073039A CN 102201420 A CN102201420 A CN 102201420A
Authority
CN
China
Prior art keywords
wiring layer
interlayer dielectric
wiring
connector
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100730392A
Other languages
English (en)
Other versions
CN102201420B (zh
Inventor
成瀬裕章
都甲宪二
板桥政次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010070328A external-priority patent/JP5700945B2/ja
Priority claimed from JP2011055342A external-priority patent/JP2012191116A/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN102201420A publication Critical patent/CN102201420A/zh
Application granted granted Critical
Publication of CN102201420B publication Critical patent/CN102201420B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及光电转换装置、图像拾取***及其制造方法。一种光电转换装置包括：其上布置有光电转换元件和晶体管的半导体衬底；以及包括第一布线层和在第一布线层之上的第二布线层的多个布线层，其中半导体衬底和多个布线层中的任一布线层之间的连接、晶体管的栅极电极和多个布线层中的任一布线层之间的连接、或者第一布线层和第二布线层之间的连接具有堆叠接触结构。

Description

光电转换装置、图像拾取***及其制造方法
技术领域
本发明涉及光电转换装置及其制造工艺。
背景技术
CMOS型光电转换装置被广泛用作用于数字照相机或数字摄像机的图像拾取元件。CMOS型光电转换装置一般包括像素区以及围绕该像素区布置的***电路区，在像素区中包括光电二极管(PD)的像素以二维阵列的方式布置。
对于CMOS型光电转换装置，期望的是随着近年来数字照相机或数字摄像机中使用的像素数量的增加而在相同的面积中安装更多的像素，并且CMOS型光电转换装置中的一个像素的尺寸持续减小。
日本专利特开No.2003-204055例示了一般的CMOS型光电转换装置的结构。为了实现像素数量的增加，使各光电二极管与晶体管电气连接的布线层具有多层互连。
日本专利特开No.2008-85304公开了一种构造，在该构造中，为了即使在像素按比例缩小时也确保对入射光的灵敏度，在CMOS型光电转换装置的像素的布线部分中，根据要被电气连接的对象，为层间绝缘层设置两种类型的接触结构。两种接触结构之一用于使半导体区与放大MOS晶体管的栅极电极在没有布线层的介入的情况下电气连接。另一种接触结构用于通过堆叠多个插塞(plug)来使有源区以及栅极电极与布线层电气连接。
在这一点上，由于要求光电转换装置速度更快且性能更高，因此整个光电转换装置的电路规模愈发增大。为了满足这一要求，需要进一步小型化。
根据日本专利特开No.2003-204055，设置从接近半导体衬底一侧包括第一布线层和第二布线层的两层布线层、第一层间绝缘膜、以及第二层间绝缘膜。此外，在经由两层或更多层的层间绝缘膜建立电气连接(例如，从第二布线层至半导体衬底的连接)的情况下，首先，第二布线层和第一布线层经由布置在第二层间绝缘膜中的第二通孔彼此连接。此外，经由布置在第一层间绝缘膜中的第一通孔建立第一布线层和半导体衬底之间的电气连接。关于上述构造，本申请的发明人发现了以下问题。首先，在上述构造中，必须确保用于形成用于使第一通孔与第二通孔连接的第一布线层的面积，并且难以实现第一布线层的小型化。此外，例如，在CMOS型光电转换装置的浮置扩散部分中，在相对的金属布线的面积较大的情况下，浮置扩散部分和金属布线之间的静电电容变大。随着小型化进一步发展，由于浮置扩散部分和金属布线之间的距离缩短，静电电容增大的问题有更大的影响。浮置扩散部分电容的上述增大可能导致通过光电转换产生的信号电荷的减少。
发明内容
根据本发明一个方面的光电转换装置包括：其上布置有光电转换元件和晶体管的半导体衬底；以及包括第一布线层和布置在第一布线层之上的第二布线层的多个布线层，其中半导体衬底和多个布线层中的任一布线层之间的连接、晶体管的栅极电极和多个布线层中的任一布线层之间的连接、或者第一布线层和第二布线层之间的连接具有堆叠接触结构。
此外，根据本发明另一个方面的光电转换装置包括：其上布置有像素区和***电路区的半导体衬底，在该像素区中布置有多个包括光电转换元件和晶体管的像素，该***电路区具有晶体管以及比像素区多的布线层；以及布置在半导体衬底上并且具有多个层间绝缘膜和多个布线层的布线部分，该多个层间绝缘膜包括第一层间绝缘膜以及布置在第一层间绝缘膜之上的第二层间绝缘膜，该多个布线层包括第一布线层以及布置在第一布线层之上的第二布线层，其中，布线部分在***电路区中具有第一布线层以及与第一布线层连接并被布置在第一层间绝缘膜中的插塞，并且布线部分在像素区中具有第二布线层、与第二布线层连接的布置在第一层间绝缘膜中的插塞、以及布置在第二层间绝缘膜中的插塞，以及其中，在***电路区中最接近半导体衬底布置的布线层是第一布线层，而在像素区中最接近半导体衬底布置的布线层是第二布线层。
另外，根据本发明的一个方面，提供一种用于光电转换装置的制造方法，该光电转换装置包括：其上布置有像素区和***电路区的半导体衬底，在像素区中布置有多个包括光电转换元件和晶体管的像素，***电路区具有晶体管以及比像素区多的布线层；以及布置在半导体衬底上并且具有多个层间绝缘膜和多个布线层的布线部分，多个层间绝缘膜包括第一层间绝缘膜以及在第一层间绝缘膜之上的第二层间绝缘膜，多个布线层包括第一布线层以及在第一布线层的上部之上的第二布线层；所述制造方法包括：在半导体衬底之上形成第一层间绝缘膜；在第一层间绝缘膜中形成多个插塞；在***电路区中，在第一层间绝缘膜上形成与在第一层间绝缘膜中形成的多个插塞的一部分连接的第一布线层；在形成第一布线层之后形成第二层间绝缘膜；去除第二层间绝缘膜的一部分，以及在第二层间绝缘膜中，在像素区中形成用于暴露在第一层间绝缘膜中形成的多个插塞的一部分的孔，以及在***电路区中形成用于暴露第一布线层的一部分的孔；用导电材料填充在第二层间绝缘膜中形成的孔，并且在第二层间绝缘膜中形成插塞；以及在第二层间绝缘膜中形成插塞之后在第二层间绝缘膜上形成第二布线层。
根据如下参考附图对示例性实施例的描述，本发明的其它特征将变得明显。
附图说明
图1是根据本发明第一实施例的光电转换装置的截面示意图。
图2A和图2B是用于描述第一实施例的光电转换装置的截面示意图。
图3A至3E是例示了用于根据第一实施例的光电转换装置的制造过程的截面示意图。
图4A至4C是根据本发明第二实施例的光电转换装置的截面示意图。
图5A是光电转换装置的像素的电路图。
图5B是光电转换装置的像素的平面示意图。
图6是光电转换装置的平面示意图。
图7A和图7B是根据本发明第三实施例的光电转换装置的截面示意图。
图8是用于描述图像拾取***的框图。
图9是光电转换装置的像素的另一平面示意图。
图10是根据本发明第四实施例的光电转换装置的截面示意图。
图11A至11E是例示了用于根据第四实施例的光电转换装置的制造过程的截面示意图。
图12A至12C是根据本发明第五实施例的光电转换装置的截面示意图。
图13A和图13B是根据本发明第六实施例的光电转换装置的截面示意图。
具体实施方式
根据本发明一个方面的光电转换装置涉及包括如下部分的光电转换装置：其上布置有光电转换元件和晶体管的半导体衬底；以及包括第一布线层和布置在第一布线层之上的第二布线层的多个布线层，其中在半导体衬底和多个布线层中的任一布线层之间的连接、在晶体管的栅极电极和多个布线层中的任一布线层之间的连接、或者在第一布线层和第二布线层之间的连接具有堆叠接触结构。通过设置上述结构，能够抑制浮置扩散部分的电容的增大。
此外，根据本发明的方面的光电转换装置在半导体衬底上具有像素区和***电路区，并且具有布置在半导体衬底上的布线部分。布线部分具有从半导体衬底侧开始以所陈述的顺序布置的第一层间绝缘膜、第一布线层、第二层间绝缘膜、以及第二布线层。此外，布线部分在***电路区中具有与第一布线层连接的布置在第一层间绝缘膜中的插塞，并且在像素区中具有与第二布线层连接的布置在第一层间绝缘膜中的插塞以及布置在第二层间绝缘膜中的插塞。于是，在根据本发明一个方面的光电转换装置中，在***电路区中最接近半导体衬底布置的布线层是第一布线层，而在像素区中最接近半导体衬底布置的布线层是第二布线层。通过设置上述结构，在抑制浮置扩散部分的电容增大的同时，抑制像素区和***电路区之间的段差(step)，并且能够增加***电路区中的布线层的数量。
将描述根据实施例的方面的光电转换装置。图6是根据本发明的光电转换装置的平面示意图。在图6中，附图标记601表示像素区，而附图标记602表示***电路区。像素区601包括有效像素区，在其中以二维阵列的方式布置包括用于获得拾取的图像信号的光电转换元件的像素611。***电路区602是像素区601以外的区域。在某些实施例中，***电路区602具有比像素区601多的布线层。在图6中，在***电路区602中，可以布置用于从像素区601读出信号的垂直扫描电路612、用于处理并输出读出信号的水平扫描电路613、包括用于处理读出信号的电路的读出电路614等等。读出电路614是诸如放大电路、相关双采样电路、或AD转换电路之类的任意电路。像素区601和***电路区602被集成在同一半导体衬底上。此外，在图6中，设置有具有被遮光膜遮光的像素的用于获得参考信号的光学黑体(optical black)区603。
接下来，将通过使用图5A和图5B来描述光电转换装置的像素电路和平面布局。图5A是光电转换装置的示例性像素电路的电路图。像素611具有作为光电转换元件的光电二极管PD、转移晶体管TT、放大晶体管AT和复位晶体管RT。在图5A中，转移晶体管TT、放大晶体管AT和复位晶体管RT是NMOS晶体管，并且信号电荷是电子。在该构造示例中，在光电二极管PD中，阳极接地，而阴极与转移晶体管TT连接。放大晶体管AT与恒定电流电路(未示出)连接并且构成源极跟随器电路。光电二极管PD具有第一导电类型(在此构造示例中为n型)的电荷蓄积部分。节点FD包括浮置扩散部分(FD部分)。在复位晶体管RT的栅极被施加有复位脉冲RES时，节点FD被复位为预定电压。在该预定电势处，控制像素的选择状态和像素的非选择状态。更具体地，当在复位晶体管RT的漏极处的电压VFDC被设置为第一电压的状态下向复位晶体管RT施加复位脉冲RES时，使像素处于选择状态。另一方面，当在复位晶体管RT的漏极处的电压VFDC被设置为第二电压的状态下向复位晶体管RT施加复位脉冲RES时，使像素处于非选择状态。第一电压是用于使放大晶体管AT变为导通状态的电压，而第二电压是用于使放大晶体管AT变为截止状态的电压。此外，在转移晶体管TT的栅极被施加有转移脉冲Tx时，在电荷蓄积部分中蓄积的信号电荷被转移至节点FD。节点FD处的电压根据被转移的信号电荷的量而改变。基于由复位晶体管RT的选择和非选择操作以及由转移晶体管TT的转移操作，根据节点FD处的电压的信号从放大晶体管AT输出至垂直输出线VSL。
图5B是在图5A中例示的像素电路的平面布局图。在图5B中，转移晶体管的栅极电极GTT被布置在光电二极管PD和FD部分105之间。此外，复位晶体管的栅极电极GRT被布置在FD部分105和复位晶体管的漏极501之间。在此，如上所述，FD部分105还是转移晶体管TT的漏极以及复位晶体管RT的源极。随后，在放大晶体管的源极502和漏极503之间布置放大晶体管的栅极电极GAT。放大晶体管的栅极电极GAT经由共享接触部(contact)与FD部分105连接。此时，放大晶体管的栅极电极GAT从FD部分105延伸至放大晶体管并且兼作连接FD部分105的布线。应注意，在图5B中，带有由方框包围的X标记的部分表示接触部。
下文中，将基于上述像素611来描述根据本发明的光电转换装置。应注意，本发明的像素电路或平面布局不限于图5A和图5B例示的构造，并且此外，还可以采用具有选择晶体管的构造。
第一实施例
将通过使用图1来描述根据本实施例的光电转换装置。图1是例示了像素区601的一部分和***电路区602的一部分的截面示意图。图1中，像素区601的一部分的截面示意图是通过图5B中的线I-I切割的截面，而***电路区602的一部分的截面示意图是为***电路区602设置的任意晶体管的截面。在图1中，与图5B相同的构造分配有相同的附图标记，并且将省略其描述。此外，为了描述，图1的像素区601和***电路区602被例示为彼此相邻。
在图1的像素区601中，布置有诸如LOCOS的元件分隔102、构成光电二极管的n型电荷蓄积部分103、转移晶体管的栅极电极104、以及FD部分105。此外，在像素区601中，布置有放大晶体管的栅极电极106、像素区中的晶体管的侧壁107、以及像素区中的晶体管的源极/漏极108。而在图1的***电路区602中，例如布置有构成图6的读出电路614的晶体管。晶体管包括栅极电极109、侧壁110以及源极/漏极111。
在图1的像素区601和***电路区602中，在半导体衬底101的主表面112上布置布线部分。布线部分在像素区601和***电路区602中具有多个层间绝缘膜、多个插塞、以及多个布线层。多个层间绝缘膜至少包括第一层间绝缘膜201、第二层间绝缘膜202、以及第三层间绝缘膜203。从图1中的主表面112开始在主表面112上以所陈述的顺序布置第一层间绝缘膜201、第二层间绝缘膜202、以及第三层间绝缘膜203。多个插塞包括布置在第一层间绝缘膜201中的插塞204、205和210、布置在第二层间绝缘膜202中的插塞206和212、以及布置在第三层间绝缘膜203中的插塞208和214。多个布线层具有布置在第一层间绝缘膜201上的第一布线层、布置在第二层间绝缘膜202上的第二布线层、以及布置在第三层间绝缘膜203上的第三布线层。各个布线层表示以相等高度形成或通过同一段差形成的布线的集合，并且具有多个布线。第一布线层包括布线211，第二布线层包括布线207和213，而第三布线层包括布线209和215。在此，在例示了多个布置的插塞205中的每一个的情况下，使用附图标记205a和205b，而在例示了多个布置的布线211中的每一个的情况下，使用附图标记211a和211b。还类似地例示了其它构造。
在像素区601中，布置在第一层间绝缘膜201中的插塞204和插塞205与布置在半导体衬底101上的元件连接。插塞205与布置在第二层间绝缘膜202中的插塞206连接，而插塞206与插塞205以及布置在第二层间绝缘膜202上的第二布线层207连接。作为第二布线层的一部分的布线207b与布置在第三层间绝缘膜203中的插塞208b连接，并且插塞208b与作为布置在第三层间绝缘膜203上的第三布线层的一部分的布线209b连接。此时，布置在第一层间绝缘膜201中的插塞204具有用于使FD部分105与放大晶体管的栅极电极106在没有布线的介入的情况下电气连接的共享接触结构。另外，布置在第一层间绝缘膜201中的插塞205和布置在第二层间绝缘膜202中的插塞206具有层叠结构(堆叠的接触结构)。插塞205和插塞206使转移晶体管的栅极电极104、放大晶体管的源极/漏极108与布置在它们上部的第二布线层207的布线电气连接。也就是说，转移晶体管的栅极电极104、放大晶体管的源极/漏极108与第二布线层207的布线之间的连接具有堆叠的接触结构。
接下来，在***电路区602中，布置在第一层间绝缘膜201中的插塞210与布置在半导体衬底101上的元件连接。插塞210与布置在第一层间绝缘膜201上的第一布线层的布线211连接，第一布线层的布线211与布置在第二层间绝缘膜202中的插塞212连接。布置在第二层间绝缘膜202上的第二布线层的布线213经由插塞212与第一布线层的布线211电气连接。第二布线层的布线213经由布置在第三层间绝缘膜203中的插塞214与布置在第三层间绝缘膜203上的第三布线层的布线215电气连接。在***电路区602中不布置该堆叠的接触结构。
在此，第一布线层没有被布置在像素区601中，而是仅被布置在***电路区602中，并且成为***电路区602中最接近半导体衬底布置的布线层。利用其中第一布线层没有布置在FD部分105附近的上述构造，可以抑制FD部分的电容的增大。
在此，第二布线层的布线被布置在像素区601和***电路区602中。在没有布置第一布线层的像素区601中，第二布线层成为最接近半导体衬底布置的布线层。也就是说，最接近半导体衬底布置的布线的高度在像素区601和***电路区602中彼此不同。在此，所述高度是距离半导体衬底的主表面122的高度。更具体地，与在像素区中最接近半导体衬底布置的布线207相比，在***电路区602中最接近半导体衬底布置的布线211被布置在距离半导体衬底101更低的位置处。于是，在像素区601中最接近半导体衬底101布置的布线207与在***电路区602中在距离半导体衬底101的第二层中布置的布线213具有距离半导体衬底的上表面112的相等高度。因此，可以理解，***电路区602在距离半导体衬底的主表面112的上述相等高度内具有更多的布线层。使用上述构造，即使在***电路区602的布线层的数量大的构造中，仍然能够降低与像素区601的段差，并且能够抑制像素区601中的层间绝缘膜的厚度增大。
另外，在图1中，第一布线层被布置在像素区601中的插塞204和205之上，并且被布置在与插塞206相等的高度处。在图1中，布线211的底表面和插塞206的底表面被布置在相等的高度，但底表面相互之间并非一定要布置在相等高度。至少，布线211和插塞206被布置在相等高度。另外，当对布置在第二层间绝缘膜202中的插塞206和插塞212进行比较时，由于第一布线层的布置，插塞212的长度更短。通过设置上述短的插塞212，第二布线层的布线207和布线213能够被布置在相等高度。
接下来将通过使用图2A和图2B来描述根据本实施例的光电转换装置的层间绝缘膜的膜厚度的减小。图2A是图1的光电转换装置的截面示意图，而图2B是用于比较的基于日本专利特开No.2003-204055中描述的构造的光电转换装置的截面示意图。在图2A和图2B中，对在同一电路中的像素区和***电路区中具有相同数量的布线层的结构进行比较。在下文中，在图2A和图2B中，与图1相应的构造分配有相同的附图标记，并且将省略其描述。图2B的光电转换装置200具有与图2A的光电转换装置100不同的结构，尤其是在***电路区602中的布线部分的结构方面。在此，将描述图2B的布线部分。将通过使用与图2A中类似的名称来描述图2B的布线部分以供比较。
图2B的布线部分具有多个层间绝缘膜、多个插塞和多个布线层。多个层间绝缘膜具有从半导体衬底101侧开始以所陈述的顺序布置的第一层间绝缘膜220、第二层间绝缘膜221、第三层间绝缘膜222、以及第四层间绝缘膜223。多个插塞具有第一层间绝缘膜220中的插塞224、225和230、第二层间绝缘膜221中的插塞226和231、第三层间绝缘膜222中的插塞228和233、以及第四层间绝缘膜223中的插塞235。多个布线层具有布置在第二层间绝缘膜221上的第一布线层、布置在第三层间绝缘膜222上的第二布线层、以及布置在第四层间绝缘膜223上的第三布线层。第一布线层具有布线227和232，第二布线层具有布线229和234，而第三布线层具有布线236。
布置在第一层间绝缘膜220中的插塞224、225和230与半导体衬底101的元件连接。在此，布置在像素区601的第一层间绝缘膜220中的插塞225与布置在第二层间绝缘膜221中的插塞226连接，以构造堆叠的接触结构。于是，布置在***电路区602的第一层间绝缘膜220中的插塞230与布置在第二层间绝缘膜221中的插塞231连接，以构造堆叠的接触结构。应注意，类似地，插塞224具有像图2A中那样的共享接触结构。于是，像素区601的插塞226与布置在第二层间绝缘膜221上的第一布线层的布线227连接，***电路区602的插塞230与布置在第二层间绝缘膜221上的第一布线层的布线232连接。其后，作为像素区601的第一布线层的一部分的布线227b经由布置在第三层间绝缘膜222中的插塞226b与作为布置在第三层间绝缘膜222上的第二布线层的一部分的布线229b电气连接。***电路区602中的第一布线层的布线232经由布置在第三层间绝缘膜222中的插塞233与布置在第三层间绝缘膜222上的第二布线层的布线234电气连接。于是，***电路区602中的第二布线层的布线234经由布置在第四层间绝缘膜223中的插塞235与在第四层间绝缘膜223上的第三布线层的布线236电气连接。
在此，对图2A的光电转换装置100与图2B的光电转换装置200中的各层的高度进行比较。在光电转换装置100中，像素区601中的最上布线层(第三布线层的布线209)与***电路区602中的最上布线层(第三布线层的布线215)被布置在相等高度h1处。于是，应该理解，在像素区601和***电路区602之间不存在段差。另一方面，在光电转换装置200中，像素区601中的最上布线层(第二布线层的布线229)被布置在高度h2处，而***电路区602中的最上布线层(第三布线层的布线236)被布置在高度h3处。在此，在光电转换装置100的光电转换元件上，布置有厚度与高度h1对应的层间绝缘膜，而在光电转换装置200的光电转换元件上，布置有厚度与高度h3对应的层间绝缘膜。因此，与光电转换装置200相比，布置在光电转换装置100的光电转换元件上的层间绝缘膜要薄差值d2。差值d2是与一个插塞对应的高度。例如，在130nm的布线工艺中，在到h3的高度约为2.4μm的情况下，d2约为0.30μm，并且可以使得变薄了直到高度h3的高度的约10％～20％。因此，在抑制层间绝缘膜的膜厚度的增大的同时，根据本实施例的光电转换装置100能够实现***电路区602中的布线层的层数的增加。
另外，在图2A和图2B中，在去除用于***电路区中的布线层的布置在像素区中的层间绝缘膜的情况下，在图2B的光电转换装置200中，在像素区601和***电路区602之间产生了大的段差d1。如果产生了这种段差，则在后续过程中(例如在形成滤色器的情况下或在形成透镜的情况下)，由于该段差而可能出现形状变化。另外，可能需要设置用于平坦化所述段差的平坦化层，从而抑制形状变化。此外，需要增大平坦化层的膜厚度。然而，使用根据本实施例的光电转换装置100，即使在去除了像素区中的层间绝缘膜的情况下，仍然能够抑制与***电路区的段差。此外在***电路区比像素区具有更多布线层的情况下，能够消除与布线层中的一层对应的段差。
接下来，将通过使用附图3A至3E来描述用于图1的光电转换装置的示例性制造方法。图3A至3E的附图标记与图1的附图标记对应，并且将省略对分配有相同附图标记的构造的描述。
首先，通过使用一般的半导体工艺在半导体衬底101上形成元件分隔部分102。其后，例如，形成由多晶硅制成的晶体管的栅极电极104、106和109。通过离子注入形成光电二极管的电荷蓄积部分103以及用于形成LDD结构的半导体区(未示出)。随后，在栅极电极上形成侧壁107和110。其后，通过离子注入形成源极和漏极108和111或者FD部分105。在由此形成的元件上形成由二氧化硅膜制成的第一层间绝缘膜201，以获得图3A例示的结构。
接下来，在第一层间绝缘膜201上施加光致抗蚀剂，并且光致抗蚀剂通过光刻而经受图案化以形成光致抗蚀剂掩模。通过使用光致抗蚀剂掩模对第一层间绝缘膜201执行刻蚀，并在第一层间绝缘膜201中形成用于图1例示的各个插塞的接触孔310、311和312。在去除光致抗蚀剂掩模后，得到图3B例示的构造。在此，用于共享接触结构的接触孔310暴露FD部分105和放大晶体管的栅极电极106。
接下来，例如在各个接触孔310、311和312中形成包括单个层或者钛或钛氮化物的层叠膜的阻挡金属膜。对于阻挡金属膜，除了上述材料之外，还可以使用含有钛、钽、硅、钨等的膜。随后，形成包括例如钨膜的用于形成插塞的金属膜。阻挡金属膜由该金属膜覆盖。然后，通过CMP法或刻蚀法，去除除嵌入各接触孔中的部分之外的这些膜。在所述去除之后，形成具有阻挡金属313的插塞204、205和210，并获得图3C例示的构造。
接下来，形成布线层。以所陈述的顺序层叠阻挡金属膜、包括例如铝的布线金属膜、和阻挡金属膜。随后，使用通过光刻形成的抗蚀剂图案作为掩模，并且对这些膜执行刻蚀，并且形成第一布线层的布线211及其阻挡金属314。通过覆盖其上部，形成包括例如硅氧化物膜的第二层间绝缘膜202，执行平坦化处理，并且获得图3D例示的结构。此时，期望设置材料及刻蚀条件，使得布置在第一层间绝缘膜201中的插塞的阻挡金属314的刻蚀选择性以及布置在第一层间绝缘膜201中的插塞的金属膜的刻蚀选择性变得大于第一布线层的阻挡金属314的刻蚀选择性。这是因为，当第一布线层的布线211形成时，布置在布线211下面的第一层间绝缘膜201中的插塞不会遭受刻蚀或者被刻蚀量会减少。
接下来，在第二层间绝缘膜202上通过光致抗蚀剂图案形成掩模，对第二层间绝缘膜202执行刻蚀，去除光致抗蚀剂图案，并且获得图3E所例示的构造。在图3E中，在像素区601中的插塞205上形成用于暴露插塞205的上表面的通孔315。在***电路区602中的第一布线层的布线211上形成用于暴露布线211的上表面的通孔316。虽然通孔315和316具有彼此不同的深度，但布线211和插塞205用作刻蚀停止层，并且由此能够通过刻蚀执行同时的形成。于是，通过与图3C例示的布置在第一层间绝缘膜201中的插塞的形成过程类似的包括阻挡金属形成过程的插塞形成过程，形成图1例示的插塞206和插塞212。其后，通过与用于布线211的过程类似的过程，在第二层间绝缘膜202上形成图1例示的第二布线层的布线207和布线213。随后，与至此的过程类似，形成图1例示的第三层间绝缘膜203，形成插塞208和插塞214，形成第三布线层的布线209和布线215，由此获得图1的结构。
其后，如果需要，可以进一步形成插塞、布线层以及层间绝缘膜。然后，虽然未在图1等中例示，但是通过进一步布置钝化膜、滤色器和微透镜来完成光电转换装置。
使用根据本实施例的光电转换装置，在抑制FD部分的电容增大的同时，抑制层间绝缘膜的膜厚度的增大，并且在***电路区中能够比在像素区中布置更多的布线层。还能够减少***电路区和像素区之间的段差。
另外，在图1中，在具有共享接触结构的第一插塞204和FD部分105的上部上，以平面方式观察时重叠地布置作为第一布线层一部分的布线207a。由于像素区601中的最接近半导体衬底101布置的第一布线层的布线的一部分覆盖FD部分105，因此改善FD部分105的遮光效果，并且能够减少混FD部分105中的光。在此，平面方式意味着沿与半导体衬底的主表面112垂直的方向从上面观察主表面112时的平面布局。使用上述构造，改善了FD部分的遮光效果，并且能够改善获得的图像信号的质量。
此时，在图6中例示的光学黑体区603具有与像素区601相同数量的布线层(包括遮光膜)的情况下，能够设置具有与图1的像素区601类似的结构的布线部分。另外，在图6中例示的光学黑体区603具有比像素区601更大层数的布线层(包括遮光膜)的情况下，能够设置具有与图1的***电路区602类似的结构的布线部分。应注意光电转换装置可以不具有图6例示的光学黑体区603。
第二实施例
本实施例涉及在其中将各类镶嵌(damascene)结构应用于根据第一实施例的布线层的构造。将通过使用图4A至4C来描述本实施例。图4A至4C是光电转换装置的截面示意图。图4A至4C例示了与图1的半导体衬底101与第二布线层的布线207以及布线213之间的部分对应的构造。在图4A至4C中，与图1类似的构造被分配有相同的附图标记，并且将省略其描述。通过设置具有根据本实施例的镶嵌结构的布线层和插塞，能够形成微细的布线(在宽度和厚度两方面)。另外，在双镶嵌结构中，由于布线层和插塞在同一步骤中形成，因此能够将层间绝缘膜的厚度减少一定的量，所述量与必须为每一步骤提供的工艺余量(margin)对应。例如，当在130nm工艺规则中直到h3的高度被设为约2.4μm时，形成插塞的情况下的余量约为其的3％。因此，与根据第一实施例的光电转换装置相比，使用根据本实施例的光电转换装置能够减小层间绝缘膜的厚度。
首先，在图4A的光电转换装置中，像素区601中的第二布线层的布线207和***电路区602中的第二布线层的布线213具有单镶嵌结构。布线213通过单镶嵌法形成。布线213的上表面形成与第二层间绝缘膜202的上表面相同的表面。第二布线层的具有单镶嵌结构的布线207和布线213包含铜作为导电材料，并且为所谓的铜布线。随后，在布线207和布线213之上布置铜扩散防止膜402和403。
将针对图4A的光电转换装置的制造方法描述与第一实施例不同的部分。与第一实施例中的类似，在直到形成了插塞206和插塞212之后，在第二层间绝缘膜202上形成层间绝缘膜401。随后，通过刻蚀等在层间绝缘膜401中形成用于第一布线层和第四布线层的布线槽。接下来，形成由诸如钛氮化物的阻挡金属制成的膜，从而覆盖布线槽的内壁并且覆盖层间绝缘膜401的上表面。其后，形成铜膜。铜膜覆盖其中形成了由阻挡金属制成的膜的层间绝缘膜401的上表面。并且将铜膜埋入其中布置有由阻挡金属制成的膜的布线槽。通过CMP等去除在布线槽以外的部分中形成的由阻挡金属制成的膜以及由铜制成的膜，并且形成铜布线。最后，形成由硅氮化物膜制成的铜扩散防止膜，从而覆盖铜布线的顶部，并且如果需要，图案化该扩散防止膜，由此得到图4A的光电转换装置的构造。其后，可以形成布线层和插塞直到获得期望的构造。
在图4B的光电转换装置中，除了图4A的构造之外，第一布线层的布线211也具有单镶嵌结构。
图4B的制造方法大部分与图4A类似。更具体地，在形成了布置在第一层间绝缘膜201中的插塞204、205和210之后，在第一层间绝缘膜201上形成层间绝缘膜408。通过刻蚀等在层间绝缘膜408中形成用于第一布线层的布线槽。随后，形成由诸如钛氮化物的阻挡金属制成的膜，从而覆盖布线槽的内壁并且覆盖层间绝缘膜408的上表面。其后，形成由铜制成的膜。由铜膜埋入其中布置有由阻挡金属制成的膜的布线槽。并且由铜膜覆盖其中形成了由阻挡金属制成的膜的层间绝缘膜408的上表面。通过CMP等去除在布线槽以外的部分中形成的由阻挡金属制成的膜以及由铜制成的膜，形成铜布线的布线211。随后，在布线211上形成扩散防止膜407，并且形成覆盖该扩散防止膜407和层间绝缘膜408的层间绝缘膜409。其后，与第一实施例类似，形成插塞206和212，并且形成图4A中例示的第二布线层，由此获得图4B中例示的光电转换装置。
接下来，在图4C的光电转换装置中，第一布线层的布线211具有像图4B那样的单镶嵌结构。于是，在图4C的光电转换装置中，图4B中的第二布线层的布线207和插塞206具有双镶嵌结构。另外，布线213和插塞212具有双镶嵌结构。
图4C的制造方法如下。首先，与图4B类似，在形成了第一布线层的布线211和扩散防止膜404之后，形成层间绝缘膜409，并且形成层间绝缘膜401。随后，通过光刻技术和刻蚀在层间绝缘膜409和401的任意位置形成用于布线和插塞的连续槽。当通过刻蚀形成用于布线和插塞的槽时，例如，能够通过利用层间绝缘膜409和层间绝缘膜401之间的刻蚀选择性而通过不同材料制成的膜来形成层间绝缘膜409和层间绝缘膜401。随后，形成由诸如钛氮化物的阻挡金属制成的膜，从而覆盖用于布线和插塞的槽的内壁并且覆盖层间绝缘膜401的上表面。随后，形成由铜制成的膜，从而覆盖其中形成有由阻挡金属制成的膜的层间绝缘膜401的上表面，并且埋入其中布置有由阻挡金属制成的膜的用于布线和插塞的槽。接下来，通过CMP等去除在用于布线和插塞的槽以外的部分中形成的由阻挡金属制成的膜以及由铜制成的膜，并且形成具有双镶嵌结构的铜布线的第二布线层的布线207和布线213。通过双镶嵌法形成第二布线层的布线以及插塞。在分别被集成的同时形成第二布线层的布线以及插塞。第二布线层的布线的上表面和层间绝缘膜的上表面形成一个表面。随后，在第一布线层上形成扩散防止膜402和403，并获得图4C的光电转换装置。
通过设置具有根据本实施例的镶嵌结构的布线层和插塞，能够形成微细的布线(在宽度和厚度两方面)。另外，在双镶嵌结构中，由于在同一步骤中形成布线层和插塞，因此例如不必在用于形成插塞的CMP步骤中提供工艺余量，并且能够将层间绝缘膜的厚度减少与该工艺余量对应的量。因此，使用根据本实施例的光电转换装置，在抑制FD部分的电容增大的同时，与根据第一实施例的光电转换装置相比能够减小层间绝缘膜的厚度。
另外，在像本实施例那样应用铜布线的情况下，对于布置在第一层间绝缘膜201中的插塞204、205和210，优选地使用包含钨作为主要成分的导电材料。如果包含铜作为主要成分的导电材料被用于与半导体衬底连接的插塞，则由于铜的扩散系数大，因此出现铜扩散到半导体衬底中，其可能导致诸如暗电流之类的问题。
第三实施例
根据本实施例的光电转换装置具有不使用根据第一实施例的共享接触结构的构造。将通过使用图7A来描述根据本实施例的光电转换装置。图7A是与图1对应的附图，类似的构造分配有相同的附图标记，并且将省略其描述。
在图7A中例示的光电转换装置700不具有包含图1的共享接触结构的插塞204，并且FD部分105和放大晶体管的栅极电极106通过堆叠的接触结构和布线彼此连接。更具体地，设置与FD部分105连接的插塞705a和与放大晶体管的栅极电极106连接的插塞705b并且将其布置在第一层间绝缘膜201中。随后，插塞705a与布置在第二层间绝缘膜202中的插塞706a连接，而插塞706a与包括在第一布线层中的布线707连接。插塞705b与布置在第二层间绝缘膜202中的插塞706b连接，而插塞706b与包括在第一布线层中的布线707连接。也就是说，利用插塞705、插塞706和布线707，FD部分105和放大晶体管的栅极电极106彼此电气连接。此外在上述构造中，与第一实施例类似，在抑制FD部分的电容的增大并且减小***电路区和像素区之间的段差的同时，在***电路区中能够比在像素区中布置更多的布线层。
此外，将通过使用图7B来描述本实施例的修改示例。除了图7A的构造之外，图7B的光电转换装置701还在光电转换元件上设置有光波导702。使用上述构造，能够改善光的收集效率。光波导702能够应用于其它实施例的构造。
应用于图像拾取***
图8例示了作为图像拾取***之一的照相机的示意性构造。应注意，照相机的概念不仅包括主要用于执行图像拾取的装置，而且包括以辅助方式设置有图像拾取功能的装置(例如，个人计算机或移动终端)。照相机400设置有由上述光电转换装置100代表的固态图像拾取元件1004。对象的光学图像通过透镜1002而被成像在固态图像拾取元件1004的图像拾取表面上。兼作用于镜头1002的保护功能件以及主开关的挡板1001可以被设置在镜头1002外侧。镜头1002可以设置有用于调整从其离开的光的光量的光圈1003。从固态图像拾取元件1004输出的拾取图像信号由拾取图像信号处理电路1005进行各种校正及处理，诸如箝位。从拾取图像信号处理电路1005输出的拾取图像信号由A/D转换器1006进行模拟/数字转换。从A/D转换器1006输出的图像数据由信号处理单元1007进行信号处理，诸如校正或数据处理。固态图像拾取元件1004、拾取图像信号处理电路1005、A/D转换器1006和信号处理单元1007遵循由定时产生单元1008产生的定时信号而操作。
模块1005至1008可以与固态图像拾取元件1004在同一芯片上被形成。照相机400的各个模块由总控制计算单元1009控制。除了上述之外，照相机400还设置有用于临时存储图像数据的存储单元1010、以及用于将图像记录到记录介质或读出图像的记录介质控制接口单元1011。记录介质1012通过包括半导体存储器等而构成，并且能被可拆卸地附接。照相机400还可以设置有用于与外部计算机等进行通信的外部接口单元(I/F)单元1013。
第四实施例
接下来，将描述第四实施例。根据上述实施例，像素区和***电路区中的布线层的数量不同，但根据本实施例，布线层的数量变为相同。根据第四实施例，将描述其中第一布线层的布线至少没有布置在FD部分附近并且应用了堆叠的接触结构的构造。使用上述构造，能够抑制FD部分的电容的增大，并且能够抑制信号的降低(灵敏度的降低)。
首先，将描述FD部分的电容。FD部分与放大晶体管的栅极电极GAT连接，并且用作源极跟随器电路的输入部分。通过使用包括FD部分的节点FD的电容Cfd以及在节点FD中蓄积的电荷Qfd，简单地由Vfd＝Qfd/Cfd来表示输入至源极跟随器电路的信号Vfd。因此，如果FD部分的电容增大，节点FD的电容Cfd增大，信号Vfd变小。此时，当在FD部分附近形成仅用于使布置在第一层间绝缘膜中的插塞与布置在第二层间绝缘膜中的插塞连接的第一布线层时，与FD部分相对的布线的面积增大。此时，FD部分和布线之间的静电电容增大。考虑到上述问题，根据本实施例，应用堆叠的接触结构，而至少没有在FD部分附近设置第一布线层的布线。
首先，将通过使用图9来描述根据本实施例的像素电路的平面布局。图9例示了图5B所示像素电路的平面布局图的另一构造。在图9中，与图5B中相同的构造分配有相同的附图标记，并且将省略其描述。在图9中，布置有包括在第一布线层中的布线906。布线906a是用于连接FD部分、放大晶体管的栅极电极GAT和复位晶体管的漏极的布线。布线906c是用于使包括在第二布线层中的布线与转移晶体管的栅极电极GTT连接的布线。布线906d是用于使包括在第二布线层中的布线与任意半导体衬底连接的布线。
下文中将基于上述像素611描述根据本实施例的光电转换装置。应注意，本发明的像素的电路以及平面布局不限于图9所示的构造，并且还可以是包括选择晶体管的构造。
将通过使用图10来描述根据本实施例的光电转换装置。图10是根据图9的截面示意图，例示了图7A所示构造的修改示例。将省略与图7A和图9中类似的构造的描述。
在图10的像素区601和***电路区602中，在半导体衬底101的主表面112之上布置有布线部分。在像素区601和***电路区602中，布线部分具有多个层间绝缘膜、多个插塞、以及多个布线层。多个插塞包括布置在第一层间绝缘膜201中的插塞、布置在第二层间绝缘膜202中的插塞、以及布置在第三层间绝缘膜203中的插塞。布置在第一层间绝缘膜201中的插塞是插塞904a、904b、905a、905b、911a和911b。布置在第二层间绝缘膜202中的插塞是插塞907a、907b、913a和913b。布置在第三层间绝缘膜203中的插塞是插塞909和915。多个布线层具有布置在第一层间绝缘膜201上的第一布线层、布置在第二层间绝缘膜202上的第二布线层、以及布置在第三层间绝缘膜203上的第三布线层。第一布线层具有布线906a、906b和912，第二布线层具有布线908和914，而第三布线层具有布线910和916a。
在此，与图7A的构造相比，图10的不同之处在于FD部分和放大晶体管的栅极电极106之间的连接结构，并且***电路区602中的晶体管的源极/漏极111与第二布线层的布线914之间的连接结构不同。更具体地，在图10中，FD部分和放大晶体管的栅极电极106由第一布线层的布线906b而不是第二布线层的布线彼此连接。另外，源极/漏极111经由插塞911b和913b在没有第一布线层的布线的介入的情况下与第二布线层的布线914b连接。另外，同样在图10中，与图7A类似，对于在FD部分105附近的插塞905a，形成堆叠的接触结构，用于在没有第一布线层的介入的情况下连接布置在第二层间绝缘膜202中的插塞907a。在此，FD部分105的附近意味着围绕FD部分并且邻近该FD部分105的区域。例如，例示了图9中复位晶体管的栅极电极GRT和转移晶体管的栅极电极GTT之上的区域。更具体地，通过消除用于连接与FD部分连接的晶体管的栅极电极的布线，能够抑制电容的增大。利用上述构造，能够减少FD部分105的电容的增大，并且能够抑制信号的降低(灵敏度的降低)。
另外，在形成仅用于使布置在第一层间绝缘膜中的插塞与布置在第二层间绝缘膜中的插塞连接的第一布线层的布线的情况下，由于必须确保用于形成第一布线层的布线的面积，因此难以促进小型化。因此，利用根据本实施例的构造，能够促进小型化。
另外，由于能够消除仅用于使布置在第一层间绝缘膜中的插塞与布置在第二层间绝缘膜中的插塞连接的第一布线层的布线，因此能够减小例如第一布线层中各布线彼此面对的面积，即，布线面对的长度。因此，能够减少由于短路引起的故障发生的数量。
另外，如第三实施例中例示的，堆叠的接触结构可被应用于不在FD部分105附近的区域中。使用上述构造，能够达到由布线之间的短路引起的故障发生的数量的减少以及低背化(profile)的实现。
应注意，在图10中，设置了堆叠的接触结构，在该堆叠的接触结构中，作为***电路区602的一部分的插塞911b没有与布置在第一层间绝缘膜201中的第一布线层的布线连接，而是与布置在第二层间绝缘膜202中的插塞913b直接连接。以此方式，可以采用如下的构造，在该构造中堆叠的接触结构以混合方式存在于***电路区602中。特别地，所述构造优选地应用于***电路区602中的不希望增大静电电容的区域，例如放大单元等。
接下来，将通过使用图11A至11E来描述图10的光电转换装置的示例性制造方法。图11A至11E的附图标记与图10的附图标记对应，并且将省略对分配有相同附图标记的构造的描述。另外，将省略与根据第一实施例的制造方法(图3A至3E)相同的处理的描述。
通过使用一般的半导体工艺形成包括元件分隔部分102、晶体管的栅极电极104、106和109、侧壁107和110、以及光电二极管的电荷蓄积部分103的元件。在以此方式形成的元件上形成包括硅氧化物膜的层间绝缘膜201，并且获得图11A例示的构造。应注意，与对第一实施例的描述类似，为了简明，稍后变为第一层间绝缘膜的层间绝缘膜201和第一层间绝缘膜201被分配有相同的附图标记。同样适用于其它的层间绝缘膜。
接下来，通过对层间绝缘膜201执行刻蚀，在层间绝缘膜201中形成用于图10例示的各个插塞的接触孔1110至1106(图11B)。随后，在各个接触孔中形成插塞904a、904b、905a、905b、911a和911b，并且获得图11C例示的构造。
接下来，如图11D例示的那样形成第一布线层的布线906a、906b和912a。通过覆盖其上部，形成例如包括硅氧化物膜的绝缘膜202，并且通过执行平坦化处理获得图11D例示的结构。
接下来，通过刻蚀绝缘膜202，获得图11E例示的构造。在图11E中，在像素区601中的插塞904a的一部分上形成用于暴露插塞904a的上表面的通孔1107。另外，在第一布线层的布线906b的上部上以暴露布线906b的上表面的状态形成在插塞904a之外的部分上的通孔1108。随后，在***电路区602中的插塞911a的一部分上形成用于暴露插塞911a的上表面的通孔1110。另外，在第一布线层的布线212的上部上以暴露布线212的上表面的状态形成在插塞911b之外的部分上的通孔1109。随后，与图11C类似，形成插塞907a和907b以及插塞913a和213b。其后，形成图10所示的第二布线层的布线、第三层间绝缘膜203、插塞909、插塞915a等、以及第三布线层的布线910、布线916a等，从而获得图10所示的结构。
其后，如果需要，进一步形成插塞、布线层和层间绝缘膜，并且布置钝化膜、滤色器和微透镜，从而完成光电转换装置。于是，堆叠的通孔结构可以应用于进一步形成的布置在层间绝缘膜中的插塞以及布置在层间绝缘膜上的布线层。如上所述，使用根据本实施例的光电转换装置，能够减小FD部分的电容。根据本实施例，像素区和***电路区中的布线层的数量可以彼此相等，但这并非限制。
第五实施例
本实施例涉及一种构造，在该构造中与第二实施例类似地将各种镶嵌结构应用于根据第四实施例的布线层。将通过使用图12A至12C来描述本实施例。图12A至12C是光电转换装置的截面示意图。图12A至12C例示了与从图10的半导体衬底101到第二布线层的布线908和布线914之间的一部分的部分对应的构造。在图12A至12C中，与图10类似的构造分配有相同的附图标记，并且将省略其描述。另外，镶嵌结构与第二实施例的镶嵌结构类似。通过设置具有根据本实施例的镶嵌结构的布线层和插塞，能够形成微细的布线(在宽度和厚度两方面)，并且能够进一步改善布线布局的自由度。另外，与根据第四实施例的光电转换装置相比，能够减小层间绝缘膜的厚度。
首先，在图12A的光电转换装置中，图10的像素区601中的第二布线层的布线908和图10的***电路区602中的第二布线层的布线914具有单镶嵌结构。具有单镶嵌结构的布线1208和布线1214具有铜作为导电材料，并且是所谓的铜布线。随后，在布线1208和布线1214之上布置铜扩散防止膜1202和1203。
对于图12A的光电转换装置的制造方法，将描述与第四实施例不同的部分。与第四实施例类似，在直到形成了插塞907a和907b以及插塞913a和913b之后，在第二层间绝缘膜202上形成层间绝缘膜1201。随后，在层间绝缘膜1201中，通过刻蚀等形成用于第二布线层的布线槽。接下来，形成由诸如钛氮化物的阻挡金属制成的膜。由阻挡金属制成的膜覆盖布线槽的内壁，并且覆盖层间绝缘膜1201的上表面。其后，形成由铜制成的膜。由铜制成的膜掩埋其中布置有由阻挡金属制成的膜的布线槽，并且覆盖其中形成了由阻挡金属制成的膜的层间绝缘膜1201的上表面。通过CMP等去除在布线槽以外的部分中形成的由阻挡金属制成的膜以及由铜制成的膜，并且形成铜布线。在图12A至图12C中，附图标记1204a、1204b、1205a和1205b表示阻挡金属。最后，形成由硅氮化物膜制成的铜扩散防止膜从而覆盖铜布线的顶部，并且如果需要，图案化该扩散防止膜，由此得到图12A所示的光电转换装置。其后，可以形成布线层和插塞直到获得期望的构造。此时，也可以通过使用双镶嵌代替单镶嵌来实现所述形成。
在图12B的光电转换装置中，除了图12A的构造之外，第一布线层的布线1206和1212也具有单镶嵌结构。图12B的制造方法与图12A和图4B的情况几乎类似，并且将省略其描述。在图12B中，在第一布线层的布线上布置扩散防止膜1207和1208。另外，附图标记1209和1210表示层间绝缘膜。
接下来，在图12C的光电转换装置中，第一布线层的布线912具有像图12B那样的单镶嵌结构。于是，在图12C的光电转换装置中，图12B中的第二布线层的布线1208a和1208b以及插塞907a和907b具有双镶嵌结构1220和1221。另外，布线1214a和1214b以及插塞1213a和1213b具有双镶嵌结构1222和1223。图12C的制造方法与图12B和图4C的制造方法类似，并且将省略其描述。
通过设置具有根据本实施例的镶嵌结构的布线层和插塞，能够形成微细的布线(在宽度和厚度两方面)。另外，在双镶嵌结构中，由于在同一步骤中形成布线层和插塞，因此例如不必在用于形成插塞的CMP步骤中提供工艺余量，并且能够将层间绝缘膜的厚度减少与该工艺余量对应的量。因此，与根据第一实施例的光电转换装置相比，利用根据本实施例的光电转换装置能够进一步减小层间绝缘膜的厚度。
另外，在像本实施例那样应用铜布线的情况下，包含钨作为主要成分的导电材料优选地被用于布置在第一层间绝缘膜201中的插塞904a、904b、905a、905b、911a和911b。如果包含铜作为主要成分的导电材料被用于与半导体衬底连接的插塞，则由于铜的扩散系数大，因此出现铜扩散到半导体衬底中，这可能导致诸如暗电流之类的问题。
第六实施例
根据本实施例的光电转换装置具有使用根据第四实施例的共享接触结构的构造。在此，共享接触结构是如下的结构，在该结构中，图10中的布置在第一层间绝缘膜201中的插塞905a和905b使FD部分105与放大晶体管的栅极电极106在没有布线906b的介入的情况下电气连接。将通过使用图13A来描述根据本实施例的光电转换装置。图13A是与图10对应的附图，并且类似的构造分配有相同的附图标记，并且将省略其描述。
在图13A中例示的光电转换装置具有共享接触结构的插塞1305，并且该插塞1305使FD部分105与放大晶体管的栅极电极106连接。也就是说，插塞1305使FD部分105与放大晶体管的栅极电极106电气连接。此外，在上述构造中，与其它实施例类似，能够形成堆叠的接触结构。此外，通过使用共享接触结构，能够消除FD部分的堆叠的接触，并且能够减小FD部分的电容。
此外，将通过使用图13B来描述本实施例的修改示例。图13B的光电转换装置具有如下的构造，在该构造中，与图13A的构造中的像素区相比，***电路区中的布线层的数量更大。使用上述构造，能够仅增加其中电路的大规模化显著的***电路部分中的布线层的数量，并且还能够保持像素区中的半导体衬底与最接近布线之间的距离，其使得提高灵敏度。另外，即使在不使用共享接触结构时，仍然能够实现其中以此方式仅增加***电路部分中的布线层的数量的结构(未示出)。
另外，堆叠的接触结构不限于两个插塞，并且还可以设置其中直接连接三个或更多个插塞(像图13B中例示的插塞1302、1303和1304)的构造。另外，在***电路部分中，经由布线和堆叠的接触结构(1306和1307)的连接(1308至1310)可以以混合方式存在。此外，堆叠的接触结构可以不仅由布置在第一层间绝缘膜和第二层间绝缘膜中的插塞构造，还可以由布置在第二层间绝缘膜和第三层间绝缘膜中的插塞构造。同样适用于其它实施例。
本发明不仅能被应用于CMOS型光电转换装置，而且还能被应用于具有多个布线层的光电转换装置。此外，某些实施例中例示的共享接触结构的插塞可被布置在***电路区中。此外，根据本发明，已经描述了FD部分的附近作为用于抑制电容增大的部分，但是可以应用于不期望电容增大的任意部分，诸如***电路部分附近的部分等等。
可以适当修改本发明上述各实施例的构造，并且还可以使用它们的组合。另外，根据第四至第六实施例描述的光电转换装置当然可应用于图像拾取***。
虽然已经参考示例性实施例描述了本发明，但是应该理解本发明不限于所公开的示例性实施例。所附权利要求的范围应被赋予最宽泛的解释以包含所有这些修改以及等同结构和功能。

Claims (12)

1.一种光电转换装置，包括：
其上布置有光电转换元件和晶体管的半导体衬底；以及
多个布线层，包括第一布线层以及布置在第一布线层之上的第二布线层，
其中，所述半导体衬底与所述多个布线层中的任一布线层之间的连接、所述晶体管的栅极电极与所述多个布线层中的任一布线层之间的连接、或者第一布线层和第二布线层之间的连接具有堆叠接触结构。
2.一种图像拾取***，包括：
根据权利要求1的光电转换装置；以及
用于处理从所述光电转换装置输出的信号的信号处理电路。
3.一种光电转换装置，包括：
其上布置有像素区和***电路区的半导体衬底，在所述像素区中布置有多个包括光电转换元件和晶体管的像素，所述***电路区具有晶体管以及比像素区多的布线层；以及
布线部分，所述布线部分被布置在所述半导体衬底上并且具有多个层间绝缘膜和多个布线层，所述多个层间绝缘膜包括第一层间绝缘膜以及布置在第一层间绝缘膜之上的第二层间绝缘膜，所述多个布线层包括第一布线层以及布置在第一布线层之上的第二布线层，
其中，所述布线部分在所述***电路区中具有所述第一布线层以及与所述第一布线层连接并被布置在第一层间绝缘膜中的插塞，并且所述布线部分在所述像素区中具有所述第二布线层、与所述第二布线层连接的布置在第一层间绝缘膜中的插塞、以及布置在第二层间绝缘膜中的插塞，以及
其中，在所述***电路区中最接近半导体衬底布置的布线层是第一布线层，而在所述像素区中最接近半导体衬底布置的布线层是第二布线层。
4.根据权利要求3的光电转换装置，
其中在像素区中布置的第一层间绝缘膜中布置的插塞与布置在第二层间绝缘膜中的插塞具有相互接触并堆叠的堆叠接触结构。
5.根据权利要求4的光电转换装置，
其中，像素包括用于转移光电转换元件中产生的电荷的转移晶体管以及用于放大电荷的放大晶体管，以及
其中，布线部分在第一层间绝缘膜中具有使其中转移晶体管转移电荷的浮置扩散部分与所述像素区中的放大晶体管的栅极电极连接的共享接触结构的插塞。
6.根据权利要求5的光电转换装置，
其中第一布线层的至少一部分被布置在所述共享接触结构的插塞之上，并且被布置在所述浮置扩散部分之上。
7.根据权利要求3的光电转换装置，
其中，布置在第一层间绝缘膜中的插塞以及布置在第二层间绝缘膜中的插塞由阻挡金属膜和导电材料形成，
其中，用于所述阻挡金属膜的材料包括钛、钽、硅和钨中的一种，以及
其中，用于所述导电材料的材料包括钨。
8.根据权利要求3的光电转换装置，
其中，用于多个布线层的材料包括铜或铝。
9.根据权利要求3的光电转换装置，
其中，所述布线部分在所述***电路区中具有与第二布线层连接的布置在第二层间绝缘膜中的插塞，以及
其中，所述像素区中的布置在第二层间绝缘膜中的插塞比所述***电路区中的布置在第二层间绝缘膜中的插塞长。
10.根据权利要求3的光电转换装置，
其中，所述光电转换装置具有用于获得参考信号的、具有其中光被遮挡的像素的光学黑体区，
其中，所述光学黑体区中的布线部分具有第一布线层以及与第一布线层连接的布置在第一层间绝缘膜中的插塞，以及
其中，在所述光学黑体区中最接近所述半导体衬底布置的布线层是第一布线层。
11.一种图像拾取***，包括：
根据权利要求3的光电转换装置；以及
处理从所述光电转换装置输出的信号的信号处理电路。
12.一种用于光电转换装置的制造方法，所述光电转换装置包括：
其上布置有像素区和***电路区的半导体衬底，在所述像素区中布置有多个包括光电转换元件和晶体管的像素，所述***电路区具有晶体管以及比所述像素区多的布线层；以及
布线部分，所述布线部分被布置在所述半导体衬底上并且具有多个层间绝缘膜和多个布线层，所述多个层间绝缘膜包括第一层间绝缘膜以及在第一层间绝缘膜之上的第二层间绝缘膜，所述多个布线层包括第一布线层以及在第一布线层的上部之上的第二布线层，
所述制造方法包括：
在所述半导体衬底之上形成第一层间绝缘膜；
在第一层间绝缘膜中形成多个插塞；
在所述***电路区中，在第一层间绝缘膜上形成与在第一层间绝缘膜中形成的多个插塞的一部分连接的第一布线层；
在形成第一布线层之后形成第二层间绝缘膜；
去除第二层间绝缘膜的一部分，以及在第二层间绝缘膜中，在所述像素区中形成用于暴露在第一层间绝缘膜中形成的多个插塞的一部分的孔，以及在所述***电路区中形成用于暴露第一布线层的一部分的孔；
用导电材料填充在第二层间绝缘膜中形成的孔，并且在第二层间绝缘膜中形成插塞；以及
在第二层间绝缘膜中形成插塞之后在第二层间绝缘膜上形成第二布线层。
CN2011100730392A 2010-03-25 2011-03-25 光电转换装置、图像拾取***及其制造方法 Expired - Fee Related CN102201420B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-070328 2010-03-25
JP2010070328A JP5700945B2 (ja) 2010-03-25 2010-03-25 光電変換装置及びその製造方法
JP2011055342A JP2012191116A (ja) 2011-03-14 2011-03-14 光電変換装置、撮像システム及びその製造方法
JP2011-055342 2011-03-14

Publications (2)

Publication Number Publication Date
CN102201420A true CN102201420A (zh) 2011-09-28
CN102201420B CN102201420B (zh) 2013-12-11

Family

ID=44655361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100730392A Expired - Fee Related CN102201420B (zh) 2010-03-25 2011-03-25 光电转换装置、图像拾取***及其制造方法

Country Status (2)

Country Link
US (1) US9171799B2 (zh)
CN (1) CN102201420B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151299A (zh) * 2011-12-07 2013-06-12 北大方正集团有限公司 多层布线铝互连工艺方法、铝线互连通孔及半导体产品
CN103441098A (zh) * 2013-09-12 2013-12-11 江阴长电先进封装有限公司 一种晶圆级高密度布线的简易制备方法
CN104010144A (zh) * 2013-02-26 2014-08-27 索尼公司 固态成像器件和电子设备
CN104078445A (zh) * 2013-03-29 2014-10-01 联华电子股份有限公司 插塞结构及其制作工艺
CN108695349A (zh) * 2017-03-30 2018-10-23 佳能株式会社 具有层压层的半导体装置和设备
CN109728025A (zh) * 2017-10-31 2019-05-07 三星电子株式会社 图像传感器
CN110197833A (zh) * 2018-02-27 2019-09-03 三星电子株式会社 图像传感器
CN112928152A (zh) * 2019-12-06 2021-06-08 佳能株式会社 半导体装置和设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8753917B2 (en) * 2010-12-14 2014-06-17 International Business Machines Corporation Method of fabricating photoconductor-on-active pixel device
KR101890748B1 (ko) * 2011-02-01 2018-08-23 삼성전자주식회사 멀티 스택 씨모스(ｃｍｏｓ) 이미지 센서의 화소 및 그 제조방법
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
TWI650804B (zh) * 2015-08-03 2019-02-11 聯華電子股份有限公司 半導體元件及其製作方法
US9755030B2 (en) * 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
US9502350B1 (en) * 2016-01-28 2016-11-22 International Business Machines Corporation Interconnect scaling method including forming dielectric layer over subtractively etched first conductive layer and forming second conductive material on dielectric layer
JPWO2017169480A1 (ja) * 2016-03-31 2019-01-31 株式会社ニコン 撮像素子および撮像装置
KR102451725B1 (ko) * 2017-12-20 2022-10-07 삼성디스플레이 주식회사 디스플레이 장치
CN110164978B (zh) * 2018-02-14 2022-06-21 联华电子股份有限公司 半导体装置以及其制作方法
JP2021111692A (ja) * 2020-01-10 2021-08-02 パナソニックＩｐマネジメント株式会社 撮像装置および撮像装置の製造方法
US11682617B2 (en) * 2020-12-22 2023-06-20 International Business Machines Corporation High aspect ratio vias for integrated circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716626A (zh) * 2004-06-28 2006-01-04 三星电子株式会社 包括光吸收层的图像传感器集成电路器件及其制造方法
CN101136367A (zh) * 2006-08-31 2008-03-05 佳能株式会社 光电转换装置的制造方法
US20080083927A1 (en) * 2006-10-04 2008-04-10 Mitsubishi Electric Corporation Display device and method of manufacturing the same
US20090140234A1 (en) * 2007-11-29 2009-06-04 Renesas Technology Corp. Semiconductor device and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204055A (ja) 2002-01-09 2003-07-18 Sony Corp 固体撮像装置およびその製造方法
JP5305622B2 (ja) 2006-08-31 2013-10-02 キヤノン株式会社 光電変換装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716626A (zh) * 2004-06-28 2006-01-04 三星电子株式会社 包括光吸收层的图像传感器集成电路器件及其制造方法
CN101136367A (zh) * 2006-08-31 2008-03-05 佳能株式会社 光电转换装置的制造方法
US20080083927A1 (en) * 2006-10-04 2008-04-10 Mitsubishi Electric Corporation Display device and method of manufacturing the same
US20090140234A1 (en) * 2007-11-29 2009-06-04 Renesas Technology Corp. Semiconductor device and method of manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151299A (zh) * 2011-12-07 2013-06-12 北大方正集团有限公司 多层布线铝互连工艺方法、铝线互连通孔及半导体产品
CN104010144A (zh) * 2013-02-26 2014-08-27 索尼公司 固态成像器件和电子设备
CN104010144B (zh) * 2013-02-26 2020-01-10 索尼公司 固态成像器件和电子设备
CN104078445A (zh) * 2013-03-29 2014-10-01 联华电子股份有限公司 插塞结构及其制作工艺
CN103441098A (zh) * 2013-09-12 2013-12-11 江阴长电先进封装有限公司 一种晶圆级高密度布线的简易制备方法
CN108695349A (zh) * 2017-03-30 2018-10-23 佳能株式会社 具有层压层的半导体装置和设备
CN108695349B (zh) * 2017-03-30 2023-07-25 佳能株式会社 具有层压层的半导体装置和设备
CN109728025A (zh) * 2017-10-31 2019-05-07 三星电子株式会社 图像传感器
CN109728025B (zh) * 2017-10-31 2024-05-10 三星电子株式会社 图像传感器
CN110197833A (zh) * 2018-02-27 2019-09-03 三星电子株式会社 图像传感器
CN110197833B (zh) * 2018-02-27 2024-06-07 三星电子株式会社 图像传感器
CN112928152A (zh) * 2019-12-06 2021-06-08 佳能株式会社 半导体装置和设备

Also Published As

Publication number Publication date
US20110233620A1 (en) 2011-09-29
CN102201420B (zh) 2013-12-11
US9171799B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
CN102201420B (zh) 光电转换装置、图像拾取***及其制造方法
USRE49793E1 (en) Image sensors including conductive pixel separation structures
CN101826537B (zh) 固态成像装置及其制造方法以及电子设备
JP5760923B2 (ja) 固体撮像装置の製造方法
US8426238B2 (en) Solid-state image pickup device, method for manufacturing the same, and electronic apparatus
US20150035103A1 (en) Solid state imaging device
KR20140068951A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
CN103024295A (zh) 固体拍摄装置及拍摄机
DE202010018528U1 (de) Halbleiter-Einrichtung und elektronische Vorrichtung
JP7519589B2 (ja) 撮像装置
CN104272720A (zh) 半导体装置、半导体装置的制造方法、半导体晶片和电子设备
CN102800684A (zh) 固态图像拾取器件及其制造方法、图像拾取***
JP5441382B2 (ja) 光電変換装置及び光電変換装置の製造方法
DE202012013557U1 (de) Festkörper-Bildaufnahmeelement und elektronische Vorrichtung
KR102067296B1 (ko) 고체 촬상 소자 및 전자 기기
JP5948783B2 (ja) 固体撮像装置、および電子機器
JP5987275B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
US11233077B2 (en) Vertical board-type capacitor and image sensing device including the same
WO2013014840A1 (en) Solid-state imaging apparatus, manufacturing method thereof, and electronic information device
US8389923B2 (en) Photoelectric conversion device, image sensing system, and method of manufacturing photoelectric conversion device
JP2017103341A (ja) 固体撮像装置の製造方法、固体撮像装置、及びそれを有する撮像システム
US20240055445A1 (en) Pixel cell circuitry for image sensors
JP2012191116A (ja) 光電変換装置、撮像システム及びその製造方法
JP5700945B2 (ja) 光電変換装置及びその製造方法
KR20070119501A (ko) 반도체 기판의 두께 방향에서 본 경우 포토다이오드의 일부위를 지나는 전달 게이트를 구비한 고체 촬상장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131211

CF01 Termination of patent right due to non-payment of annual fee