CN102163958A - 运算放大器、显示面板驱动器和显示装置 - Google Patents

Abstract

运算放大器、显示面板驱动器和显示装置。运算放大器包括分别在输出端子和正电源线间、在输出端子和负电源线间的高和低侧输出晶体管；分别在第一节点和输出端子间、在第二节点和输出端子间的第一和第二电容器元件；源极连接高侧输出晶体管的栅极且漏极连接低侧输出晶体管的栅极的第一PMOS晶体管；源极连接低侧输出晶体管的栅极且漏极连接高侧输出晶体管的栅极的第一NMOS晶体管；源极连接第一节点且漏极连接高侧输出晶体管的栅极的第二PMOS晶体管；源极连接第二节点且漏极连接低侧输出晶体管的栅极的第二NMOS晶体管。第一和第二PMOS晶体管的栅极、第一和第二NMOS晶体管的栅极分别被共同地连接且分别被馈送第一和第二偏压。

Description

运算放大器、显示面板驱动器和显示装置

技术领域

本发明涉及运算放大器以及显示面板驱动器和包含显示面板驱动器的显示装置，并且具体地，涉及运算放大器的输出级构造。

背景技术

运算放大器是在模拟信号处理中的基本构件。虽然传统的运算放大器基于双极晶体管，但是近来的运算放大器基于MOS晶体管。特别是在其中单片集成CMOS逻辑电路和模拟电路的集成电路中需要由MOS晶体管组成的运算放大器。而且，为了满足低压操作的需求，轨到轨操作是MOS运算放大器的不可缺少的要求。以下，将描述执行轨到轨操作的MOS运算放大器的构造和操作的示例。

图1是示出在日本专利申请公报No.S61-35004中公开的运算放大器构造，具体地说，输出级构造的电路图。图1中所示的运算放大器101具有放大器102和输出级103。输出级103包括PMOS晶体管MP5、MP6、NMOS晶体管MN5、MN6、偏置电压源104、105和恒流源I3和I4。放大器102具有连接到输入端子Vin的输入和连接到NMOS晶体管MN6的栅极的输出。放大器102作为运算放大器101的输入级而操作。PMOS晶体管MP6具有连接到正电源线V_DD的源极和连接到输出端子Vout的漏极。NMOS晶体管MN6具有连接到负电源线(地线)V_SS的源极和连接到输出端子Vout的漏极。

NMOS晶体管MN5具有连接到NMOS晶体管MN6的栅极和连接到PMOS晶体管MP6的栅极的漏极。PMOS晶体管MP5具有连接到PMOS晶体管MP6的栅极的源极和连接到NMOS晶体管MN6的栅极的漏极。偏置电压源104连接在PMOS晶体管MP5的栅极和正电源线V_DD之间，并且偏置电压源105连接在NMOS晶体管MN5的栅极和负电源线V_SS之间。偏置电压源104将PMOS晶体管MP5的栅极偏置到比正电势V_DD低了电压V_BP1的电压电平。同时，偏置电压源105将NMOS晶体管MN5的栅极偏置到比负电势V_SS高了电压V_BN1的电压电平。PMOS晶体管MP5和NMOS晶体管MN5因此偏置操作作为浮动电流源。恒流源I3连接在正电源线V_DD和NMOS晶体管MP5的源极之间。恒流源I4连接在负电源线V_SS和NMOS晶体管MN5的源极之间。

在输出级103中的NMOS晶体管MN6和PMOS晶体管MP6执行AB类操作。用于实现AB类操作的空载电流取决于偏置电压源104、105和作为浮动电流源操作的PMOS晶体管MP5和NMOS晶体管MN5的操作。偏置电压源104、105和浮动电流源被设计如下：首先，连接在正电源线V_DD和PMOS晶体管MP5的栅极之间的偏置电压源104的电压V_BP1被选择为等于PMOS晶体管MP6和MP5的栅极-源极电压的和，即，满足下面的等式(1)。

V_BP1＝V_GS(MP6)+V_GS(MP5)             (1)

应当注意，MOS晶体管的栅极-源极电压V_GS通常由下面的等式表示：

$V_{\mathrm{GS}}=\sqrt{\frac{{2I}_D}{\mathrm{\β}}}+V_T---\left(2\right)$

其中，通过下面的等式定义在等式(2)中的参数β：

$\mathrm{\β}=\frac{W}{L}\mathrm{\μ}{C}_0,$

其中，W是栅极宽度；L是栅极长度；μ是迁移率，C₀是每单位面积的栅极介质膜电容；V_T是阈值电压；并且I_D是漏极电流。

上述的浮动电流源基本设计为PMOS晶体管MP5的漏极电流等于NMOS晶体管MN5的漏极电流。即，该浮动电流源被设计为来自恒流源I3的电流值I₃的一半(I₃/2)被馈送到PMOS晶体管MP5和NMOS晶体管MN5中的每一个。对于上述空载电流I_idle(即，PMOS晶体管MP6和NMOS晶体管MN6的漏极电流)，根据等式(1)，下面的等式成立：

$V_{\mathrm{BP}1}=\sqrt{\frac{I_3}{{\mathrm{\β}}_{\left(\mathrm{MP}6\right)}}}+\sqrt{\frac{2I_{\mathrm{idle}}}{{\mathrm{\β}}_{\left(\mathrm{MP}5\right)}}}+2V_T---\left(3\right)$

其中，β_(MP6)和β_(MP5)是分别对于PMOS晶体管MP6和MP5获得的参数β的值，并且，V_T是PMOS晶体管MP6和MP5的阈值电压。虽然未示出偏置电压源104的电路构造的细节，但是可以对于空载电流I_idle求解等式(3)(应当注意，在此未示出给出空载电流I_idle的等式，因为该等式很复杂)。

恒流源I4的电流水平需要等于恒流源I3的电流水平。如果这些电流水平彼此不同，那么其间的差电流流向放大器102的输出端子，并且当放大器102的输出端子是有源负载的输出端子时，该差电流导致补偿电压的增加。可以以相同的方式设计在负电源线V_SS和NMOS晶体管MN5的栅极之间连接的偏置电压源105。

通过使用两个MOS晶体管和一个恒流源来构造偏置电压源104和105中的每一个，可以针对元件性质的变化来稳定偏置电压源104和105。这是因为定义电压V_BP1的等式(3)的左侧与等式(3)的右侧中一样取决于“2V_T”，并且在两侧消掉“2V_T”项(在此未给出任何具体电路示例)。如所述，在图1中所示的电路通过控制空载电流I_idle而实现AB类操作。

在运算放大器中，相位补偿电容器可以连接在输出MOS晶体管(在图1中的PMOS晶体管MP6和NMOS晶体管MN6)的栅极和输出端子之间。例如在日本专利申请公报No.2005-124120A中公开了具有这样的构造的运算放大器。图2是示出在日本专利申请公报No.2005-124120A中公开的运算放大器101A的构造的电路图。与图1中一样，运算放大器101A包括实现AB类操作的输出级103A。应当注意，在图2中的运算放大器101A中，输入级102A被构造为具有差分输入和差分输出。输出级103A包括相位补偿电容器C1和C2。

详细地，输入级102A包括PMOS晶体管MP1至MP4、NMOS晶体管MN1至MN4以及恒流源I1和I2。NMOS晶体管MN1和MN2形成NMOS差分对。NMOS晶体管MN1的栅极连接到反相输入端子In^-，并且NMOS晶体管MN2的栅极连接到非反相输入端子In⁺。PMOS晶体管MP1和MP2构成用作有源负载的电流镜。具体地，PMOS晶体管MP1具有连接到正电源线V_DD的源极，并且具有共同连接到NMOS晶体管MN1的漏极的栅极和漏极。PMOS晶体管MP2具有连接到正电源线V_DD的源极、连接到NMOS晶体管MN2的漏极的漏极和连接到PMOS晶体管MP1的栅极的栅极。

PMOS晶体管MP3和MP4构成PMOS差分对。PMOS晶体管MP3的栅极连接到反相输入端子In^-，并且PMOS晶体管MP4的栅极连接到非反相输入端子In⁺。NMOS晶体管MN3和MN4构成用作有源负载的电流镜。具体地，NMOS晶体管MN3具有连接到负电源线V_SS的源极，并且具有共同连接到PMOS晶体管MP3的漏极的栅极和漏极。NMOS晶体管MN4具有连接到负电源线V_SS的源极、连接到PMOS晶体管MP4的漏极的漏极和连接到NMOS晶体管MN3的栅极的栅极。

恒流源I1连接在NMOS晶体管MN1、MN2的共同连接的源极和负电源线V_SS之间。类似地，恒流源I2连接在PMOS晶体管MP3、MP4的共同连接的源极和正电源线V_DD之间。

如此构造的输入级102A输出两个单端输出信号，该两个单端输出信号对应于分别从PMOS晶体管MP2的漏极和NMOS晶体管MN4的漏极输入到反相输入端子In^-和非反相输入端子In⁺的差分输入信号。

输出级103A的构造基本上类似于图1中的运算放大器101的输出级103的构造。然而，PMOS晶体管MP2的漏极连接到由PMOS晶体管MP5和NMOS晶体管MN5形成的浮动电流源的一个端子，并且NMOS晶体管MN4的漏极连接到浮动电流源的另一端子。相位补偿电容器C1连接在PMOS晶体管MP6的栅极和输出端子Vout之间，并且相位补偿电容器C2连接在NMOS晶体管MN6的栅极和输出端子Vout之间。

示意地，在图2中的运算放大器101A如下地操作：NMOS差分对的输出信号被构成有源负载的PMOS晶体管MP1和MP2转换为单端输出信号，并且产生的单端输出信号被输出到输出级103A。即，PMOS晶体管MP2和NMOS晶体管MN2的共同连接的漏极用作单端输出端子。产生的单端输出被输入到PMOS晶体管MP6的栅极。

类似地，NMOS差分对的输出信号被构成有源负载的NMOS晶体管MN3和MN4转换为单端输出信号，并且产生的单端输出信号被输出到输出级103A。即，NMOS晶体管MN4和PMOS晶体管MP4的共同连接的漏极被用作单端输出端子。产生的单端输出信号被输入到NMOS晶体管MN6的栅极。以这种方式，NMOS差分对和PMOS差分对的输出信号加在一起。

虽然图2示出相位补偿电容器C1和C2被***运算放大器101A内，但是，电阻器等(未示出)可以与相位补偿电容器C1和C2串联地***在一般的MOS放大器中，从而消除相位延迟的零点。

日本专利申请公报No.2006-94533和对应的美国申请公布No.2006/0066400 A1也公开了一种具有这样的构造的运算放大器，其中输出级实现AB类操作，并且包括相位补偿电容器。

图3是示出作为在图2中所示的运算放大器101A的改进的运算放大器101B的构造的电路图；在日本专利申请公报No.2006-295365和对应的美国专利No.7,405,622中公开了在图3中所示的构造。在图3中所示的运算放大器101B与在图2中的运算放大器101A的不同之处在于：图2中的恒流源I3和I4被移除，并且浮动电流源I5***在输入级102B中的PMOS晶体管MP1和NMOS晶体管MN3的漏极之间。图3中所示的运算放大器101B的其他结构与图2中的相同。

在图2中的运算放大器101A的操作中的一个重要要求是在恒流源I3和I4之间的匹配。在图3中的运算放大器101B基于下述技术思想：替代这些恒流源，使用作为有源负载的包括PMOS晶体管MP1和MP2的电流镜和包括NMOS晶体管MN3和MN4的电流镜。有益的是，当浮动电流源I5***在包括PMOS晶体管MP1、MP2的电流镜和包括NMOS晶体管MN3、MN4的电流镜的输入端子之间时，包括PMOS晶体管MP1和MP2的电流镜的输出端子提供与图2中的恒流源I3相同的功能，并且包括NMOS晶体管MN3和MN4的电流镜的输出端子提供与图2中的恒流源I4相同的功能。即，获得双重效果，其中有源负载也用作恒流源。通过以这种方式在包括PMOS晶体管MP1、MP2的电流镜和包括NMOS晶体管MN3、MN4的电流镜的输入端子之间连接浮动电流源I5，两个电流镜的输入电流被控制为彼此精确地相等，导致输出电流彼此相等。如所述，浮动电流源I5的使用有益地消除了偏移电压。

在图3中所示的电路构造提供了轨到轨的放大器，该放大器在从负电源电压到正电源电压的输入/输出电压范围的全部中工作，同时减少偏移电压。与被要求具有相同的特性的两个恒流源I3和I4相比，在图3中所示的电路构造也允许设计具有简单电路构造的恒流源I5。

如在日本专利申请公报No.S61-35004中所述，输出级103B也提供了AB类操作，因此在此省略其详细描述。在图3中的运算放大器101B中，与在图2中的运算放大器101A的情况一样，***相位补偿电容器C1和C2。与通常使用的MOS放大器的情况一样，可以与相位补偿电容器C1和C2中的每一个串联地***电阻器等(未示出)，以消除相位延迟的零点。

尽管如此，在图2和3中所示的运算放大器受到下述缺点的困扰：当将输出端子Vout布置为高阻抗状态时直通电流会流动，导致动态功耗的不期望的增加。例如，当在图1至3中的任何一个中所示的运算放大器被用作集成在液晶显示器的源驱动器内的输出放大器时，直通电流在电荷恢复时间段期间流过运算放大器，在电荷恢复时间段中，作为电容负载的液晶显示面板的对应的数据线与运算放大器的输出端子分离。图4A和4B示出了在图2或图3中所示的运算放大器被用作用于源驱动器的输出放大器的情况下的输出性能，其中，图4A示出输出电压波形，并且图4B示出输出电流波形。如从在图4B中所示的输出电流波形所理解的，输出PMOS晶体管MP6的电流波形与输出NMOS晶体管MN6的电流波形部分地匹配。该部分表示作为无用电流分量的直通电流，而不表示有效的输出负载电流。结果，引起了增加动态功耗的问题。应当注意，在图4B中，这些电流波形彼此匹配，并且被示出为一条线。事实上，输出PMOS晶体管MP6和输出NMOS晶体管MN6的电流波形彼此重叠。

发明内容

本发明人已经发现在将输出端子布置为高阻抗状态中的情况下的直通电流的产生源自下述事实：输出端子的电压电平的变化引起通过相位补偿电容器的输出晶体管的栅极的电压电平的变化。本发明有效地解决这样的问题。

在本发明的一个方面，提供了一种运算放大器，包括：高侧输出晶体管，其连接在输出端子和正电源线之间；低侧输出晶体管，其连接在输出端子和负电源线之间；第一电容器元件，其连接在第一节点和输出端子之间；第二电容器元件，其连接在第二节点和输出端子之间；第一PMOS晶体管，其具有连接到高侧输出晶体管的栅极的源极和连接到低侧输出晶体管的栅极的漏极；第一NMOS晶体管，其具有连接到低侧输出晶体管的栅极的源极和连接到高侧输出晶体管的栅极的漏极；第二PMOS晶体管，其具有连接到第一节点的源极和连接到高侧输出晶体管的栅极的漏极；以及，第二NMOS晶体管，其具有连接到第二节点的源极和连接到低侧输出晶体管的栅极的漏极。第一和第二PMOS晶体管的栅极共同地连接，并且被馈送有第一偏置电压，并且第一和第二NMOS晶体管的栅极共同地连接，并且被馈送有第二偏置电压。

在如此构造的运算放大器中，第二PMOS晶体管和第二NMOS晶体管将高侧和低侧输出晶体管的栅极与所述输出端子电气分离。因此，运算放大器的构造有效地避免由于由输出端子的电压电平的变化引起的通过相位补偿电容器的输出晶体管的栅极的电压电平的变化导致的直通电流的产生。

如此构造的运算放大器优选地用在驱动显示面板的显示面板驱动器中，特别是用在驱动液晶显示装置的液晶显示面板的数据线的源驱动器中。

附图说明

通过下面结合附图描述特定的优选实施例，本发明的上面和其他目的、优点和特征将更清楚，在附图中：

图1是示出传统运算放大器的构造的示例的电路图；

图2是示出传统运算放大器的构造的另一个示例的电路图；

图3是示出传统运算放大器的构造的另一个示例的电路图；

图4A是示出传统运算放大器的示例性输出电压波形的图；

图4B是示出传统运算放大器的示例性输出电流波形的图；

图5A是示出本发明的第一实施例的运算放大器的示例性构造的电路图；

图5B是示出第一实施例的运算放大器的另一示例性构造的电路图；

图6是示出本发明的第二实施例的运算放大器的示例性构造的电路图；

图7是示出本发明的第三实施例的运算放大器的示例性构造的电路图；

图8A是示出在图7中所示的运算放大器的示例性输出电压波形的图；

图8B是示出在图7中所示的运算放大器的示例性输出电流波形的图；

图9是示出本发明的第四实施例的运算放大器的示例性构造的电路图；

图10A是示出具有第一实施例的运算放大器的液晶显示装置的示例性构造的示意图；以及

图10B是示出具有第二实施例至第四实施例中的任何一个的运算放大器的液晶显示装置的示例性构造的示意图。

具体实施方式

在此参考说明性实施例来描述本发明。本领域内的技术人员可以认识到，可以使用本发明的教导来实现许多替代实施例，并且本发明不限于为了说明性目的而描述的实施例。

第一实施例

图5A是示出本发明的第一实施例的运算放大器1的一种示例性构造的电路图，具体地，图5A示出运算放大器1的输出级的示例性构造。在这个实施例中，运算放大器1包括：放大器2，其作为输入级；以及，输出级3。放大器2具有连接到输入端子Vin的输入和连接到输出级3的输出。

输出级3包括PMOS晶体管MP5A、MP5B、MP6、NMOS晶体管MN5A、MN5B、MN6、偏置电压源4、5、恒流源I3、I4和相位补偿电容器C1、C2。PMOS晶体管MP6具有连接到正电源线V_DD的源极和连接到输出端子Vout的漏极。NMOS晶体管MN6具有连接到负电源线V_SS的源极和连接到输出端子Vout的漏极。PMOS晶体管MP6是高侧输出晶体管，用于上拉输出端子Vout，并且NMOS晶体管MN6是低侧输出晶体管，用于下拉输出端子Vout。

PMOS晶体管MP5A和NMOS晶体管MN5A作为在PMOS晶体管MP6和NMOS晶体管MN6的栅极之间连接的浮动电流源6。PMOS晶体管MP5A具有连接到PMOS晶体管MP6的栅极的源极和连接到NMOS晶体管MN6的栅极的漏极。另一方面，NMOS晶体管MN5A具有连接到NMOS晶体管MN6的栅极的源极和连接到PMOS晶体管MP6的栅极的漏极。

恒流源I3连接在正电源线V_DD和节点N1之间，并且PMOS晶体管MP5B连接在节点N1和浮动电流源6之间。恒流源I3向节点N1提供恒定的偏置电流。相位补偿电容器C1连接在节点N1和输出端子Vout之间。PMOS晶体管MP5B具有连接到节点N1的源极和连接到浮动电流源6的一个端子，即PMOS晶体管MP6的栅极的漏极。PMOS晶体管MP5B的栅极共同地连接到PMOS晶体管MP5A的栅极。

应当注意，相位补偿电容器C1通过PMOS晶体管MP5B连接到作为高侧输出晶体管的PMOS晶体管MP6的栅极。如下所述，重要的是，相位补偿电容器C1不直接连接到PMOS晶体管MP6的栅极。

类似地，恒流源I4连接在负电源线V_SS和节点N2之间，并且NMOS晶体管MN5B连接在节点N2和浮动电流源6之间。恒流源I4从节点N2引出恒定的偏置电流。相位补偿电容器C2连接在节点N2和输出端子Vout之间。NMOS晶体管MN5B具有连接到节点N2的源极和连接到浮动电流源6的一端，即NMOS晶体管MN6的栅极的漏极。NMOS晶体管MN5B的栅极共同地连接到NMOS晶体管MN5A的栅极。如相位补偿电容器C1的情况那样，重要的是，相位补偿电容器C2不直接连接到NMOS晶体管MN6的栅极。放大器2的输出连接到节点N2。

偏置电压源4连接在PMOS晶体管MP5A、MP5B的栅极和正电源线V_DD之间，以将PMOS晶体管MP5A、MP5B的栅极偏置到比正电源电势V_DD低了电压V_BP1的电压电平。偏置电压源4的电压V_BP1被调整为PMOS晶体管MP5B在三极管区域中工作。

类似地，偏置电压源5连接在NMOS晶体管MN5A、MN5B的栅极和负电源线V_SS之间，以将NMOS晶体管MN5A、MN5B的栅极偏置到比负电源电势V_SS高了电压V_BN1的电压电平。偏置电压源5的电压V_BN1被调整为NMOS晶体管MN5B在三极管区域中工作。

图5A中的运算放大器1如下操作：在这个实施例中，级联的两个PMOS晶体管MP5A、MP5B和两个NMOS晶体管MN5A、MN5B的操作是重要的。在图5A中的运算放大器1中，PMOS晶体管MP5B和NMOS晶体管MN5B在三极管区域中工作，并且PMOS晶体管MP5A和NMOS晶体管MN5A在五极管区域中工作。

当特定MOS晶体管在三极管区域中工作时，这通常表示MOS晶体管作为电阻器而工作。然而，在这个实施例中，PMOS晶体管MP5B和NMOS晶体管MN5B不仅作为电阻器，而且在必要时被截止，由此将作为输出晶体管操作的PMOS晶体管MP6和NMOS晶体管MN6的栅极与输出端子Vout电气分离。对于节点N1，例如，当节点N1的电压电平V_(N1)被相位补偿电容器C1降低为满足下面的等式(4)时，PMOS晶体管MP5B被截止：

V_(N1)＜V_DD-V_BP1+|V_T(MP5B)|，…(4)

其中，|V_T(MP5B)|是PMOS晶体管MP5B的阈值电压的绝对值。应当注意，基于下述事实等式(4)成立：PMOS晶体管MP5A和MP5B的栅极共同地连接到偏置电源线4。类似地，对于节点N2，例如，当节点N2的电压电平V_(N2)被相位补偿电容器C2增加时，NMOS晶体管MN5B截止。PMOS晶体管MP6和NMOS晶体管MN6的栅极通过这样的操作与输出端子Vout电气分离；即使当输出端子Vout迅速地改变时，该改变也不影响输出晶体管的栅极的电压电平。这有效地避免通过PMOS晶体管MP6和NMOS晶体管MN6产生直通电流。

对于减小其漏极-源极电压V_DS(MP5B)和V_DS(MN5B)来说，在三极管区域中操作PMOS晶体管MP5B和NMOS晶体管MN5B也是有利的。当PMOS晶体管MP5B和NMOS晶体管MN5B在三极管区域中工作时，漏极-源极电压V_DS(MP5B)和V_DS(MN5B)被设置为栅极-源极电压的差，即，V_{GS(MP5B/MN5B)}-V_{GS(MP5A/MN5A)}。换句话说，PMOS晶体管MP5B、NMOS晶体管MN5B的源极-漏极电压被设置为通过从三极管区域中的栅极-源极电压V_GS减去五极管区域中的栅极-源极电压V_GS而获得的值。更具体地，漏极-源极电压V_DS(MP5B)和V_DS(MN5B)每一个被设置为几十毫伏到一百毫伏的范围内的值。

应当注意，放大器2的输出可以连接到节点N1(即，PMOS晶体管MP5B的源极)，如在图5B中所示。在图5A和5B的两种情况下，运算放大器1基本以相同的方式操作。在此不给出图5B中所示的电路的描述，因为除了上述操作之外的基本操作与在图1中的运算放大器的操作相同。

第二实施例

图6是示出本发明的第二实施例的运算放大器1A的示例性构造的电路图。在第二实施例中，在图5A和5B中所示的放大器2被替换为差分放大器2A，该差分放大器2A具有同相的两个输出、非反相输入和反相输入。差分放大器2A的两个输出之一连接到NMOS晶体管MN5B的源极，并且另一输出连接到PMOS晶体管MP5B的源极。运算放大器1A的其他电路结构与图5A和5B中的运算放大器1的结构相同。

在图6中的运算放大器1A中，作为输入级的差分放大器2A对称地向输出级3中的PMOS晶体管和NMOS晶体管提供信号。这有效地改善了从输出端子Vout输出的波形的对称性质。此外，差分放大器2A作为输入级的使用允许以与通常使用的具有作为整体的非反相和反相输入的运算放大器相同的方式使用该实施例的运算放大器1A。在此不描述运算放大器1A的细节，因为其基本操作与第一实施例的运算放大器1的操作相同。

第三实施例

图6是示出本发明的第三实施例的运算放大器1B的示例性构造的电路图。在第三实施例中，使用包含NMOS差分对和PMOS差分对两者的输入级2B。这个实施例的输出级3的构造与第二实施例的相同。以下，将给出该实施例的运算放大器1B的详细描述。

在第三实施例中，输入级2B包括PMOS晶体管MP1至MP4、NMOS晶体管MN1至MN4和恒流源I1和I2。NMOS晶体管MN1和MN2构成NMOS差分对；NMOS晶体管MN1的栅极连接到反相输入端In^-，并且NMOS晶体管MN2的栅极连接到非反相输入端子In⁺。PMOS晶体管MP1和MP2构成被用作有源负载的电流镜。具体地，PMOS晶体管MP1具有连接到正电源线V_DD的源极和共同连接到NMOS晶体管MN1的漏极的栅极和漏极。PMOS晶体管MP2具有连接到正电源线V_DD的源极、连接到NMOS晶体管MN2的漏极的漏极和共同连接到PMOS晶体管MP1的栅极的栅极。

PMOS晶体管MP3和MP4构成PMOS差分对；PMOS晶体管MP3的栅极连接到反相输入端子In^-，并且PMOS晶体管MP4的栅极连接到非反相输入端子In⁺。NMOS晶体管MN3和MN4构成用作有源负载的电流镜。具体地，NMOS晶体管MN3具有连接到负电源线V_SS的源极和共同连接到PMOS晶体管MP3的漏极的栅极和漏极。NMOS晶体管MN4具有连接到负电源线V_SS的源极、连接到PMOS晶体管MP4的漏极的漏极和共同连接到NMOS晶体管MN3的栅极的栅极。

恒流源I1连接在NMOS晶体管MN1、MN2的共同连接的源极和负电源线V_SS之间，以从NMOS晶体管MN1和MN2的共同连接的源极引出恒定的偏置电流。类似地，恒流源I2连接在PMOS晶体管MP3、MP4的公共连接的源极和正电源线V_DD之间，以向PMOS晶体管MP3和MP4的公共连接的源极提供恒定的偏置电流。

如此构造的输入级2B输出两个单端输出信号，该两个单端输出信号对应于分别从PMOS晶体管MP2和NMOS晶体管MN4的漏极输入到反相输入端子In^-和非反相输入端子In⁺的差分输入信号。PMOS晶体管MP2的漏极连接到节点N1(即，PMOS晶体管MP5B的源极)，并且，NMOS晶体管MN4的漏极连接到节点N2(即，NMOS晶体管MN5B的源极)。

在图7中的运算放大器1B中所示的输入级2B的操作与在图2中所示的运算放大器101A的操作相同，并且，输出级3的操作如上参考图5A所述。在下面，基于图7中的运算放大器1B的模拟结果来描述运算放大器1B和传统运算放大器之间的差异。图8A和8B是示出图7中的运算放大器1B的模拟结果的图。通过比较图4A和4B与图8A和8B，可以明白在图7中所示的运算放大器1B的优点，图4A和4B是示出传统运算放大器的模拟结果的图，图8A和8B是示出图7中所示的运算放大器1B的模拟结果的图。如在图8B中所示，不存在电流同时流过NMOS晶体管MN6和PMOS晶体管MP6的时间段。这意味着，图7中所示的电路构造有效地解决了传统的运算放大器中出现的直通电流的问题。如上所述，这源自下述事实：相位补偿电容器C1和C2没有直接地连接到作为输出晶体管的NMOS晶体管MN6和PMOS晶体管MP6的栅极。换句话说，在图7中所示的运算放大器1B的电路构造有效地避免了通过相位补偿电容器C1和C2的输出晶体管的栅极的电压电平的不想要的改变。

第四实施例

图9是示出本发明的第四实施例的运算放大器1C的示例性构造的电路图。在第四实施例中，图7中的运算放大器1B中的输出级3的恒流源I3和I4被替换为PMOS晶体管MP1和NMOS晶体管MN3的漏极之间***的浮动电流源I5。没有恒流源I3和I4的输出级被表示为附图标记3C。图9中所示的运算放大器1C的其它电路构造与图7中的运算放大器1B中的构造相同。

浮动电流源I5的功能与图3中的运算放大器101B中所示的功能相同；当引入浮动电流源I5时，包括PMOS晶体管MP1和MP2的电流镜的输出端子以与图7中的恒流源I3相同的方式作用，并且包括NMOS晶体管MN3和MN4的电流镜的输出端子以与图7中的恒流源I4相同的方式作用。因此，两个电流镜的输入电流被控制为精确地彼此相等，导致其输出电流也彼此相等。如上所述，浮动电流源I5的使用有利地消除了偏移电压。

上述运算放大器1A至1C每一个适合于作为在驱动液晶显示装置中的LCD(液晶显示)面板的数据线的源驱动器内集成的输出放大器，特别是在它们被用作不包括偏移消除电路的所谓的轨到轨运算放大器的情况下。

图10A是示意地示出液晶显示装置11的示例性构造的框图，液晶显示装置11在源驱动器中包含运算放大器1。液晶显示装置11包括LCD控制器12、源驱动器13、扫描线驱动器14和LCD面板15。LCD控制器12向源驱动器13提供显示数据，该显示数据指定LCD面板15的各像素的灰度级。源驱动器13响应于显示数据驱动LCD面板15的数据线(信号线)。扫描线驱动器14驱动LCD面板15的扫描线。LCD面板15包含数据线和扫描线的各交叉处的像素，以显示对应于显示数据的图像。

源驱动器13包括D/A转换电路16和输出电路17。D/A转换电路16输出与显示数据对应的灰度级电压。输出电路17包含上述运算放大器1。运算放大器1分别向对应的数据线输出与从D/A转换电路16接收的灰度级电压对应的驱动电压。结果，驱动LCD面板15的各像素。

图10B是示意地示出液晶显示装置11A的示例性构造的框图，液晶显示装置11A在源驱动器中包含运算放大器1A、1B和1C中的任何一个。图10B中的液晶显示装置11A具有与图10A中的液晶显示装置11相同的构造，不同之处在于每一个运算放大器(1A、1B或1C)的输出端子连接到两个输入端子之一(例如，反相输入端子)。

显然，本发明不限于上面的实施例，而是可以在不偏离本发明的范围的情况下进行修改和改变。例如，虽然在上面描述了在用于驱动LCD面板的源驱动器内包含运算放大器1、1A至1C的液晶显示装置，但是对于本领域内的技术人员来说显而易见的是，本发明可以被应用到用于驱动作为电容负载的其他显示面板的数据线(信号线)的显示面板驱动器。

Claims (9)

1.一种运算放大器，包括：

高侧输出晶体管，所述高侧输出晶体管连接在输出端子和正电源线之间；

低侧输出晶体管，所述低侧输出晶体管连接在所述输出端子和负电源线之间；

第一电容器元件，所述第一电容器元件连接在第一节点和所述输出端子之间；

第二电容器元件，所述第二电容器元件连接在第二节点和所述输出端子之间；

第一PMOS晶体管，所述第一PMOS晶体管具有连接到所述高侧输出晶体管的栅极的源极和连接到所述低侧输出晶体管的栅极的漏极；

第一NMOS晶体管，所述第一NMOS晶体管具有连接到所述低侧输出晶体管的栅极的源极和连接到所述高侧输出晶体管的栅极的漏极；

第二PMOS晶体管，所述第二PMOS晶体管具有连接到所述第一节点的源极和连接到所述高侧输出晶体管的栅极的漏极；以及

第二NMOS晶体管，所述第二NMOS晶体管具有连接到所述第二节点的源极和连接到所述低侧输出晶体管的栅极的漏极，

其中，所述第一和第二PMOS晶体管的栅极共同地连接，并且被馈送有第一偏置电压，并且

其中，所述第一和第二NMOS晶体管的栅极公共地连接，并且被馈送有第二偏置电压。

2.根据权利要求1所述的运算放大器，其中，所述第一和第二偏置电压被调整为所述第二PMOS晶体管和所述第二NMOS晶体管在三极管区域中工作。

3.根据权利要求1或2所述的运算放大器，进一步包括：放大器，所述放大器具有连接到所述第二PMOS晶体管的源极或所述第二NMOS晶体管的源极的输出。

4.根据权利要求1或2所述的运算放大器，进一步包括：

差分放大器，所述差分放大器具有非反相输入、反相输入、连接到所述第二PMOS晶体管的源极的第一输出和连接到所述第二NMOS晶体管的源极的第二输出。

5.根据权利要求1或2所述的运算放大器，进一步包括：

NMOS差分对，所述NMOS差分对包括具有共同地连接的源极的第三和第四NMOS晶体管；

第一恒流源，所述第一恒流源从所述第三和第四NMOS晶体管的源极引出电流；

第一电流镜，所述第一电流镜连接到所述第三和第四NMOS晶体管的漏极；

PMOS差分对，所述PMOS差分对包括具有共同地连接的源极的第三和第四PMOS晶体管；

第二恒流源，所述第二恒流源将电流提供到所述第三和第四PMOS晶体管的源极；

第二电流镜，所述第二电流镜连接到所述第三和第四PMOS晶体管的漏极；

其中，所述第四NMOS晶体管的漏极连接到所述第一节点，并且

其中，所述第四PMOS晶体管的漏极连接到所述第二节点。

6.根据权利要求1所述的运算放大器，进一步包括：

第三恒流源，所述第三恒流源向所述第一节点提供电流；以及

第四恒流源，所述第四恒流源从所述第二节点引出电流。

7.根据权利要求5所述的运算放大器，进一步包括：浮动电流源，所述浮动电流源连接在所述第三NMOS晶体管的漏极和所述PMOS晶体管的漏极之间。

8.一种用于驱动显示面板的显示面板驱动器，包括：

输出电路，所述输出电路驱动所述显示面板的数据线，所述输出电路包括运算放大器，所述运算放大器包括：

高侧输出晶体管，所述高侧输出晶体管连接在连接到所述数据线的输出端子和正电源线之间；

低侧输出晶体管，所述低侧输出晶体管连接在所述输出端子和负电源线之间；

第一电容器元件，所述第一电容器元件连接在第一节点和所述输出端子之间；

第二电容器元件，所述第二电容器元件连接在第二节点和所述输出端子之间；

第一PMOS晶体管，所述第一PMOS晶体管具有连接到所述高侧输出晶体管的栅极的源极和连接到所述低侧输出晶体管的栅极的漏极；

第一NMOS晶体管，所述第一NMOS晶体管具有连接到所述低侧输出晶体管的栅极的源极和连接到所述高侧输出晶体管的栅极的漏极；

第二PMOS晶体管，所述第二PMOS晶体管具有连接到所述第一节点的源极和连接到所述高侧输出晶体管的栅极的漏极；以及

第二NMOS晶体管，所述第二NMOS晶体管具有连接到所述第二节点的源极和连接到所述低侧输出晶体管的栅极的漏极，

其中，所述第一和第二PMOS晶体管的栅极共同地连接，并且被馈送有第一偏置电压，并且

其中，所述第一和第二NMOS晶体管的栅极共同地连接，并且被馈送有第二偏置电压。

9.一种显示器，包括：

显示面板；以及

驱动器，所述驱动器包括输出电路，所述输出电路驱动所述显示面板的数据线，

其中，所述输出电路包括运算放大器，所述运算放大器包括：

高侧输出晶体管，所述高侧输出晶体管连接在连接到所述数据线的输出端子和正电源线之间；

低侧输出晶体管，所述低侧输出晶体管连接在所述输出端子和负电源线之间；

第一电容器元件，所述第一电容器元件连接在第一节点和所述输出端子之间；

第二电容器元件，所述第二电容器元件连接在第二节点和所述输出端子之间；

第一PMOS晶体管，所述第一PMOS晶体管具有连接到所述高侧输出晶体管的栅极的源极和连接到所述低侧输出晶体管的栅极的漏极；

第一NMOS晶体管，所述第一NMOS晶体管具有连接到所述低侧输出晶体管的栅极的源极和连接到所述高侧输出晶体管的栅极的漏极；

第二PMOS晶体管，所述第二PMOS晶体管具有连接到所述第一节点的源极和连接到所述高侧输出晶体管的栅极的漏极；以及

第二NMOS晶体管，所述第二NMOS晶体管具有连接到所述第二节点的源极和连接到所述低侧输出晶体管的栅极的漏极，

其中，所述第一和第二PMOS晶体管的栅极共同地连接，并且被馈送有第一偏置电压，并且

其中，所述第一和第二NMOS晶体管的栅极共同地连接，并且被馈送有第二偏置电压。

Images