CN102157394A - 高密度***级封装方法 - Google Patents

高密度***级封装方法 Download PDF

Info

Publication number
CN102157394A
CN102157394A CN 201110069992 CN201110069992A CN102157394A CN 102157394 A CN102157394 A CN 102157394A CN 201110069992 CN201110069992 CN 201110069992 CN 201110069992 A CN201110069992 A CN 201110069992A CN 102157394 A CN102157394 A CN 102157394A
Authority
CN
China
Prior art keywords
layer
wiring
substrate
envelope bed
encapsulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201110069992
Other languages
English (en)
Inventor
陶玉娟
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN 201110069992 priority Critical patent/CN102157394A/zh
Publication of CN102157394A publication Critical patent/CN102157394A/zh
Priority to US13/984,929 priority patent/US9543269B2/en
Priority to PCT/CN2012/072769 priority patent/WO2012126377A1/en
Priority to US15/362,625 priority patent/US10741499B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及高密度***级封装方法，包括步骤：提供基板，在基板上形成至少一组布线封装层，形成所述布线封装层的步骤包括依次在基板上形成的贴装层、封料层、布线层，在末组布线封装层上形成引线键合封装层，形成所述引线键合封装层的步骤包括依次形成贴装层、金属引线键合、封料层，在基板下方植球。与现有技术相比，本发明请求保护的高密度***级封装方法，可以形成包含整体***功能而非单一的芯片功能的最终封装产品，降低了***内电阻、电感以及芯片间的干扰因素。此外，可以形成更为复杂的多层互联结构，实现集成度更高的圆片***级封装。

Description

高密度***级封装方法
技术领域
本发明涉及半导体技术，尤其涉及一种高密度***级封装方法。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子***的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。
在公告号为CN1747156C的中国专利中就公开了一种封装基板。所述封装基板包括：基板，所述基板包括一表面；位于所述基板表面上的接球垫；形成于所述基板表面上的防焊层，所述防焊层包括至少一开口，所述开口露出所述接球垫；所述封装基板还包括一图案化金属补强层，所述图案化金属补强层沿着所述防焊层开口的侧壁形成于所述接球垫上。
按照上述方法所封装制造的最终产品仅具有单一的芯片功能，然而，随着半导体产品轻薄短小的趋势以及产品***功能需求的不断提高，如何进一步提高***级封装的集成性成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的技术问题是：如何实现具有多层结构的高密度***级封装。
为解决上述技术问题，本发明提供高密度***级封装方法，包括步骤：提供基板；在所述基板上形成至少一组布线封装层，形成所述布线封装层的步骤包括依次在基板上形成的贴装层、封料层、布线层；在末组布线封装层上形成引线键合封装层，形成所述引线键合封装层的步骤包括依次形成贴装层、金属引线键合、封料层；其中，基板、各组封装层之间透过布线层和金属引线来实现相邻封装层或间隔封装层间的电互联；在基板下方植球。
可选地，在所述基板上形成至少一组布线封装层的具体步骤包括：在基板上贴附第一贴装层；将基板上贴有第一贴装层的一面形成第一封料层，使第一贴装层的连接部件裸露；在第一封料层上形成第一布线层。
可选地，所述连接部件是第一贴装层中芯片和/或无源器件的焊盘。
可选地，在第一封料层上形成第一布线层的步骤包括：在第一封料层中形成第一微通孔，之后向第一微通孔中填充导电材料，形成第一纵向布线；在第一封料层上形成连接所述第一纵向布线的第一横向布线，其中，所述第一纵向布线用于实现第一封装层与基板和其他封装层之间的电连接，所述第一横向布线用于实现第一封装层各器件之间的电连接。
可选地，在末组布线封装层上形成引线键合封装层的具体步骤包括：在末组布线封装层上形成贴装层；将所述贴装层与末组布线封装层中的布线层用金属引线实现电互联；在末组布线封装层上形成覆盖所述贴装层的封料层，所述贴装层及金属引线被所述封料层的塑封料包覆密封。
可选地，所述基板为BT基板或PCB基板。
可选地，所述贴装层中包括芯片，所述芯片为单颗或多颗。
可选地，所述贴装层还包括无源器件，所述无源器件为电容、电阻或电感中的一种或多种。
可选地，封料层的材料为环氧树脂。
可选地，封料层通过印刷、压缩或转注的方法而形成。
与现有技术相比，本发明请求保护的高密度***级封装方法，将芯片和无源器件进行整合后再一并封装，可以形成包含整体***功能而非单一的芯片功能的最终封装产品；同时，多层封装层间透过布线层更实现了三维立体角度的高密度***互联，相比现有的***级封装，多层布线结构充分利用了芯片本身的厚度，在满足半导体封装轻薄短小趋势要求以及更复杂的***功能整合要求的同时，更好地降低了***内电阻、电感以及芯片间的干扰因素，结构强度以及产品可靠性得到很好地加强。
附图说明
图1和图2为本发明一个实施例中高密度***级封装方法流程图；
图3至图10为图1和图2所示流程中封装结构示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
下面结合附图对本发明的具体实施方式做详细的说明。
参考图1，示出了本发明高密度***级封装方法一实施方式的流程示意图，所述***级封装方法包括以下步骤：
S101，提供基板；
S102，在基板上形成至少一组布线封装层；
S103，在末组布线封装层上形成引线键合封装层；
S104，在所述基板下方植球。
下面结合附图对各个步骤做进一步说明。
首先执行步骤S101，如图3所示，提供基板101，基板101是后续堆叠各封装层的基础，同时，也是承载后续各层封装层的基础，所述基板101包括两个功能面，其中，所述基板101的第一表面用于进行封装层的堆叠，所述基板101的第二表面用于植球(植入连接球)，本实施例中，所述基板101的上表面用于进行封装层的堆叠，所述基板101的下表面用于植球，所述基板101的上、下表面均设置有用于实现电连接的焊盘。
其中，所述基板101一般为BT(Bismaleimide Triazine)基板或PCB(PrintedCircuit Board)基板等，以便于在基板101的第一表面和第二表面之间进行走线。
执行步骤S102，参考图2，示出了图1所示步骤S102一实施例的流程示意图，在本实施例中以在基板上形成两组布线封装层为例，但是本发明并不限制于此，具体地，所述步骤S102包括以下分步骤：
步骤S1021，在基板上贴附第一贴装层；
步骤S1022，将基板上贴有第一贴装层的一面形成第一封料层；
步骤S1023，在第一封料层上形成第一布线层；
步骤S1024，在第一封料层上堆叠第二贴装层；
步骤S1025，在第一封料层上形成覆盖第二贴装层的第二封料层；
步骤S1026，在第二封料层上形成第二布线层。
执行步骤S1021，如图4所示，将芯片和无源器件的功能面的相对一面贴于基板101上，形成第一贴装层102。所述第一贴装层102的功能面，是指第一贴装层102的中的芯片的焊盘和无源器件的焊盘所在表面。第一贴装层102中芯片和无源器件的贴装位置是依据设计的整体布线方案进行设定。
在本发明的一个优选的实施例中，贴合于基板101之上的第一贴装层102及后续提及的贴装层都可以包含一个或多个相同或不同芯片，还可以包括一个或多个相同或不同的无源器件。这些芯片和无源器件各自成为一个***级封装产品的一部分，各自完成实现***级功能中的一个或多个单独的功能。
在本发明的一个优选的实施例中，第一贴装层102中的芯片与无源器件的组合是根据***功能来设计的。因此，在一个或一组芯片的周围，可能有相同或不同的另外的一个或一组芯片，或者相同或不同的电容、电阻或电感等无源器件；类似的，在一个无源器件的周围，可能有相同或不同的其他的无源器件，或者一个或多个相同或不同芯片。
执行步骤S1022，如图5所示，将基板101上贴有第一贴装层102的一面形成第一封料层103，使第一贴装层102的连接部件裸露，本实施例中，所述连接部件为第一贴装层102的芯片的焊盘和无源器件的焊盘。在后续工艺过程中，所述第一封料层103既可保护第一贴装层102，又可作为后续工艺的承载体。
在本发明的一个实施例中，所述第一封料层103的材料是环氧树脂。环氧树脂的密封性能好，塑型容易，是形成第一封料层103的较佳材料。具体地，形成第一封料层103的方法可以采用诸如印刷、转注或压缩的方法。这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
执行步骤S1023，如图6所示，在第一封料层103上形成第一布线层104，具体地，所述第一布线层104包括第一纵向布线和第一横向布线，所述第一纵向布线用于实现第一封装层和基板101之间、以及第一封装层与其他封装层间的电连接，所述第一横向布线用于实现第一封装层各器件之间的电连接。所述形成第一布线层104的步骤包括：
在第一封料层中形成第一微通，之后向第一微通孔中填充导电材料，形成第一纵向布线；
在第一封料层上形成连接所述第一纵向布线的第一横向布线。
具体地，通过钻孔的方式在第一封料层103上形成第一微通孔，所述第一微通孔贯穿所述第一封料层103，并露出基板101中的焊盘，形成与基板101进行互联的通道；向所述第一微通孔中填充导电材料，从而形成第一纵向布线，使第一纵向布线与基板101中的焊盘导通互联；在第一封料层103上形成连接第一纵向布线的第一横向布线，所述第一横向布线在第一封料层103上形成第一贴装层102中各器件间的互联，具体地，所述第一横向布线与芯片和无源器件的焊盘表面相连。所述导电材料可以是金属，例如铜等。
实际应用中，可以根据设计需求有选择地在封料层中形成纵向布线，以实现各贴装层之间或贴装层和基板之间的电连接，由于封料层具有良好的绝缘性，可以避免各贴装层中各器件之间的干扰。
至此，完成了在基板上形成第一布线封装层的制作过程。
执行步骤S1024，在第一封料层103上堆叠第二贴装层105，所述堆叠，是指将第二贴装层105置于第一封料层103上的预定位置处。
需要说明的是，所述堆叠步骤中，按照功能面朝上的方式将第二贴装层105堆叠于第一封料层103上。所述第二贴装层105与第一贴装层102类似，可以包含一个或多个相同或不同芯片，还可以包括一个或多个相同或不同的无源器件。
然后执行步骤S1025，在第一封料层103上形成覆盖第二贴装层105的第二封料层106，并使第二贴装层105的芯片的焊盘和无源器件的焊盘裸露。形成第二封料层106的材料可以与形成第一封料层103的材料相同，即采用环氧树脂来形成第二封料层106。
执行步骤S1026，如图7所示，在第二封料层106上形成第二布线层107，具体地，所述第二布线层107包括第二纵向布线和第二横向布线，所述第二纵向布线用于实现第二封装层与其他封装层、基板101之间的电连接，所述第二横向布线用于实现第二封装层各器件之间的电连接。所述形成第二布线层107的步骤包括：
在第二封料层中形成第二微通孔，之后向第二微通孔中填充导电材料，形成第二纵向布线；
在第二封料层上形成连接所述第二纵向布线的第二横向布线。
所述形成第二布线层107的方法和形成第一布线层104的方法类似，在此不再赘述。
至此完成了依次在基板101上形成第一布线封装层和第二布线封装层的制作过程，基板101、第一布线封装层和第二布线封装层间透过布线层实现了***互联。
上述实施例中以两组布线封装层为例，但是本发明并不限制于此，还可以在基板101上形成一组或两组以上的封装层，其他封装层的制作过程与上述封装层的制作过程类似，在此不再赘述。
执行步骤S103，在末组布线封装层上形成引线键合封装层。在本实施例中以在第二布线封装层上形成引线键合封装层为例，具体地，所述形成引线键合封装层的步骤包括：
在第二封料层106上堆叠第三贴装层108，所述第三贴装层108与第二贴装层105与第一贴装层102类似，可以包含一个或多个相同或不同芯片，还可以包括一个或多个相同或不同的无源器件，芯片和无源器件仍是按照功能面朝上的方式贴装；
将第三贴装层108中芯片的焊盘或芯片和无源器件的焊盘与第二布线层107用金属引线109实现电互联，形成如图8所示的结构；
在第二封料层106上形成覆盖第三贴装层108的第三封料层110，使第三贴装层108及金属引线109被第三封料层110的塑封料包覆密封，形成如图9所示的结构，形成第三封料层110的材料可以与形成第一封料层103和第二封料层110的材料相同，即采用环氧树脂来形成第三封料层110。
至此完成了在末组布线封装层上形成引线键合封装层的制作过程。
然后执行步骤S104，如图10所示，基板101下方进行植球，形成连接球111。具体地，在与基板101中连接走线对应位置处进行植球，植球的金属可以采用金属锡、锡合金等多种金属形成所述连接球111，所述植球工艺与现有技术相同，在此不再赘述。
至此，基板101、各封装层间通过布线层和金属引线实现了相邻或相隔封装层间的互联，再经由基板101内部的线路整理实现了***的整合，最终通过植球将功能输出。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.高密度***级封装方法，其特征在于，包括步骤：
提供基板；在所述基板上形成至少一组布线封装层，形成所述布线封装层的步骤包括依次在基板上形成的贴装层、封料层、布线层；在末组布线封装层上形成引线键合封装层，形成所述引线键合封装层的步骤包括依次形成贴装层、金属引线键合、封料层；其中，基板、各组封装层之间透过布线层和金属引线来实现相邻封装层或间隔封装层间的电互联；在基板下方植球。
2.如权利要求1所述的高密度***级封装方法，其特征在于，在所述基板上形成至少一组布线封装层的具体步骤包括：
在基板上贴附第一贴装层；将基板上贴有第一贴装层的一面形成第一封料层，使第一贴装层的连接部件裸露；在第一封料层上形成第一布线层。
3.如权利要求2所述的高密度***级封装方法，其特征在于，所述连接部件是第一贴装层中芯片和/或无源器件的焊盘。
4.如权利要求2所述的高密度***级封装方法，其特征在于，在第一封料层上形成第一布线层的步骤包括：
在第一封料层中形成第一微通孔，之后向第一微通孔中填充导电材料，形成第一纵向布线；在第一封料层上形成连接所述第一纵向布线的第一横向布线，其中，所述第一纵向布线用于实现第一封装层与基板和其他封装层之间的电连接，所述第一横向布线用于实现第一封装层各器件之间的电连接。
5.如权利要求1所述的高密度***级封装方法，其特征在于，在末组布线封装层上形成引线键合封装层的具体步骤包括：
在末组布线封装层上形成贴装层；将所述贴装层与末组布线封装层中的布线层用金属引线实现电互联；在末组布线封装层上形成覆盖所述贴装层的封料层，所述贴装层及金属引线被所述封料层的塑封料包覆密封。
6.如权利要求1～5任意一权利要求所述的高密度***级封装方法，其特征在于：所述基板为BT基板或PCB基板。
7.如权利要求1～5任意一权利要求所述的高密度***级封装方法，其特征在于：所述贴装层中包括芯片，所述芯片为单颗或多颗。
8.如权利要求7所述的高密度***级封装方法，其特征在于：所述贴装层还包括无源器件，所述无源器件为电容、电阻或电感中的一种或多种。
9.如权利要求1～5任意一权利要求所述的高密度***级封装方法，其特征在于：封料层的材料为环氧树脂。
10.如权利要求1～5任意一权利要求所述的高密度***级封装方法，其特征在于：封料层通过印刷、压缩或转注的方法而形成。
CN 201110069992 2011-03-22 2011-03-22 高密度***级封装方法 Pending CN102157394A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN 201110069992 CN102157394A (zh) 2011-03-22 2011-03-22 高密度***级封装方法
US13/984,929 US9543269B2 (en) 2011-03-22 2012-03-22 System-level packaging methods and structures
PCT/CN2012/072769 WO2012126377A1 (en) 2011-03-22 2012-03-22 System-level packaging methods and structures
US15/362,625 US10741499B2 (en) 2011-03-22 2016-11-28 System-level packaging structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110069992 CN102157394A (zh) 2011-03-22 2011-03-22 高密度***级封装方法

Publications (1)

Publication Number Publication Date
CN102157394A true CN102157394A (zh) 2011-08-17

Family

ID=44438796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110069992 Pending CN102157394A (zh) 2011-03-22 2011-03-22 高密度***级封装方法

Country Status (1)

Country Link
CN (1) CN102157394A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012126377A1 (en) * 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
WO2012126379A1 (en) * 2011-03-23 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. Three-dimensional system-level packaging methods and structures
CN102790513A (zh) * 2012-07-30 2012-11-21 华为技术有限公司 电源模块和电源模块的封装方法
CN103165477A (zh) * 2011-12-14 2013-06-19 新科金朋有限公司 形成垂直互连结构的方法和半导体器件
WO2013170485A1 (zh) * 2012-05-18 2013-11-21 深南电路有限公司 一种封装结构及其封装方法
CN103633076A (zh) * 2013-11-21 2014-03-12 三星半导体(中国)研究开发有限公司 包封件上芯片型封装件
CN104332465A (zh) * 2014-09-03 2015-02-04 江苏长电科技股份有限公司 一种3d封装结构及其工艺方法
CN109626319A (zh) * 2019-01-11 2019-04-16 清华大学 一种植入式器件及其封装方法
US10475779B2 (en) 2008-12-12 2019-11-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
CN112466834A (zh) * 2019-09-06 2021-03-09 力成科技股份有限公司 半导体封装结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521816A (zh) * 2003-01-30 2004-08-18 矽品精密工业股份有限公司 半导体芯片封装结构及其制造方法
US20060289995A1 (en) * 2005-06-28 2006-12-28 Alexander Talalaevski Interconnection device including one or more embedded vias and method of producing the same
JP2008016519A (ja) * 2006-07-04 2008-01-24 Renesas Technology Corp 半導体装置及びその製造方法
JP2008211213A (ja) * 2007-02-21 2008-09-11 Advanced Chip Engineering Technology Inc 減少した構造を有するマルチチップパッケージおよびそれを形成するための方法
CN101295654A (zh) * 2007-04-25 2008-10-29 台湾积体电路制造股份有限公司 半导体芯片的接合方法
CN101834150A (zh) * 2010-04-29 2010-09-15 南通富士通微电子股份有限公司 一种高散热球型阵列封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521816A (zh) * 2003-01-30 2004-08-18 矽品精密工业股份有限公司 半导体芯片封装结构及其制造方法
US20060289995A1 (en) * 2005-06-28 2006-12-28 Alexander Talalaevski Interconnection device including one or more embedded vias and method of producing the same
JP2008016519A (ja) * 2006-07-04 2008-01-24 Renesas Technology Corp 半導体装置及びその製造方法
JP2008211213A (ja) * 2007-02-21 2008-09-11 Advanced Chip Engineering Technology Inc 減少した構造を有するマルチチップパッケージおよびそれを形成するための方法
CN101295654A (zh) * 2007-04-25 2008-10-29 台湾积体电路制造股份有限公司 半导体芯片的接合方法
CN101834150A (zh) * 2010-04-29 2010-09-15 南通富士通微电子股份有限公司 一种高散热球型阵列封装方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475779B2 (en) 2008-12-12 2019-11-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
WO2012126377A1 (en) * 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
WO2012126379A1 (en) * 2011-03-23 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. Three-dimensional system-level packaging methods and structures
CN103165477A (zh) * 2011-12-14 2013-06-19 新科金朋有限公司 形成垂直互连结构的方法和半导体器件
CN103165477B (zh) * 2011-12-14 2017-11-21 新科金朋有限公司 形成垂直互连结构的方法和半导体器件
WO2013170485A1 (zh) * 2012-05-18 2013-11-21 深南电路有限公司 一种封装结构及其封装方法
CN102790513B (zh) * 2012-07-30 2014-12-10 华为技术有限公司 电源模块和电源模块的封装方法
CN102790513A (zh) * 2012-07-30 2012-11-21 华为技术有限公司 电源模块和电源模块的封装方法
CN103633076B (zh) * 2013-11-21 2017-02-08 三星半导体(中国)研究开发有限公司 包封件上芯片型封装件
CN103633076A (zh) * 2013-11-21 2014-03-12 三星半导体(中国)研究开发有限公司 包封件上芯片型封装件
CN104332465A (zh) * 2014-09-03 2015-02-04 江苏长电科技股份有限公司 一种3d封装结构及其工艺方法
CN104332465B (zh) * 2014-09-03 2017-05-17 江阴芯智联电子科技有限公司 一种3d封装结构及其工艺方法
CN109626319A (zh) * 2019-01-11 2019-04-16 清华大学 一种植入式器件及其封装方法
CN112466834A (zh) * 2019-09-06 2021-03-09 力成科技股份有限公司 半导体封装结构及其制造方法
CN112466834B (zh) * 2019-09-06 2023-04-07 力成科技股份有限公司 半导体封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN102157394A (zh) 高密度***级封装方法
CN104229720B (zh) 芯片布置及用于制造芯片布置的方法
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
CN102696105B (zh) 具有嵌入在接线体中的芯片的芯片封装件
CN103229293A (zh) 半导体芯片封装、半导体模块及其制造方法
CN107180826A (zh) 半导体封装组件
CN102176444B (zh) 高集成度***级封装结构
CN102176450A (zh) 高密度***级封装结构
CN102110672B (zh) 芯片堆叠封装结构及其制造方法
CN202025746U (zh) 高集成度***级封装结构
US10741499B2 (en) System-level packaging structures
CN102176419B (zh) 高集成度***级封装方法
CN102157402B (zh) ***级封装方法
CN201994292U (zh) 高密度***级封装结构
CN102768996A (zh) 半导体封装构造及其制造方法
CN102176448A (zh) 扇出***级封装结构
US10515883B2 (en) 3D system-level packaging methods and structures
CN102157502A (zh) ***级封装结构
US9922945B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections
JP5022042B2 (ja) 半導体素子埋め込み支持基板の積層構造とその製造方法
CN102176420A (zh) 三维高密度***级封装方法
CN102176445B (zh) 扇出高密度封装结构
CN102176449B (zh) 一种高密度***级封装结构
CN102176446B (zh) 一种三维高集成度***级封装结构
CN202025749U (zh) 三维高密度***级封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110817