CN102132414A - 场效应型晶体管、其制造方法和溅射靶 - Google Patents

场效应型晶体管、其制造方法和溅射靶 Download PDF

Info

Publication number
CN102132414A
CN102132414A CN2009801326157A CN200980132615A CN102132414A CN 102132414 A CN102132414 A CN 102132414A CN 2009801326157 A CN2009801326157 A CN 2009801326157A CN 200980132615 A CN200980132615 A CN 200980132615A CN 102132414 A CN102132414 A CN 102132414A
Authority
CN
China
Prior art keywords
atom
semiconductor layer
fet
composition ratio
ratio shown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801326157A
Other languages
English (en)
Other versions
CN102132414B (zh
Inventor
矢野公规
川岛浩和
井上一吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN102132414A publication Critical patent/CN102132414A/zh
Application granted granted Critical
Publication of CN102132414B publication Critical patent/CN102132414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C30/00—Alloys containing less than 50% by weight of each constituent
    • C22C30/04—Alloys containing less than 50% by weight of each constituent containing tin or lead
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C30/00—Alloys containing less than 50% by weight of each constituent
    • C22C30/06—Alloys containing less than 50% by weight of each constituent containing zinc
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/20—Acidic compositions for etching aluminium or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • General Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

场效应型晶体管，其特征在于，在基板上至少具有栅电极、栅极绝缘膜、半导体层、半导体层的保护层、源电极和漏电极，源电极和漏电极借助半导体层连接，栅电极和半导体层之间有栅极绝缘膜，在半导体层的至少一面侧具有保护层，半导体层是含有In原子、Sn原子和Zn原子的氧化物，并且Zn/(In+Sn+Zn)所示的原子组成比率为25原子％以上75原子％以下，Sn/(In+Sn+Zn)所示的原子组成比率小于50原子％。

Description

场效应型晶体管、其制造方法和溅射靶
技术领域
本发明涉及场效应型晶体管、其制造方法和溅射靶。
背景技术
场效应型晶体管作为半导体存储集成电路的单位电子元件、高频信号放大元件、液晶驱动用元件等已广泛使用，是现在已最大量实用化的电子器件。
其中，伴随着近年来显示装置的显著发展，不仅是液晶显示装置(LCD)，在电致发光显示装置(EL)、场致发射显示器(FED)等各种显示装置中，作为对显示元件施加驱动电压将显示装置驱动的开关元件，多使用薄膜晶体管(TFT)。
作为薄膜晶体管的材料，已广泛使用了硅系半导体。通常在需要高速动作的高频放大元件、集成电路用元件等中，使用了结晶系硅，在液晶驱动用元件等中，由于大面积化的要求，所以使用了非晶硅。
但是，就结晶系硅而言，在谋求结晶化时，例如800℃以上的高温、采用准分子激光的加热成为必要，存在向大面积基板的构成困难、制造时需要大量的能量和工序数等问题。此外，对于结晶系硅，通常TFT的元件构成限定为顶栅(top-gate)构成，因此掩模片数的削减等成本降低困难。
另一方面，能够在较低温度下形成的非晶性的硅半导体(非晶硅)，由于迁移率(场效应迁移率)小，为0.5cm2/Vs左右，与结晶系的硅半导体相比，开关速度慢，因此有时不能追随大画面·高清晰·高频率的动画显示。此外，使用了非晶硅的场效应晶体管对于直流电流应力的稳定性(可靠性)低，存在所谓难以用于驱动进行直流电流驱动的有机EL等自发光显示元件的问题。
再有，目前作为驱动显示装置的开关元件，使用了硅系半导体膜的元件已占主流，这是因为除了硅薄膜的稳定性、加工性良好以外，还因为开关速度快等各种性能良好。此外，这样的硅系薄膜一般采用化学气相沉积法(CVD)制造。
此外，在以往的TFT中，有在玻璃等基板上层合有栅电极、栅极绝缘层、氢化非晶硅(a-Si:H)等半导体层、源和漏电极得到的反交错结构的TFT。该TFT以图像传感器为代表，在大面积器件的领域中，已作为以有源矩阵型的液晶显示器为代表的平板显示器等的驱动元件使用。在这些用途中，伴随着高功能化(对应于大画面·高清晰·高频率)，要求工作的进一步高速化。
在这种状况下，作为可期待晶体管性能(迁移率、稳定性)和大面积化兼具的半导体，使用了氧化物的氧化物半导体已受到关注。
但是，这样的氧化物半导体中，使用了以往就有的氧化锌的半导体，其迁移率低，通断比低，漏泄电流大，夹断(pinch off)不明显，容易成为常闭(normally-on)等，TFT的性能低。此外，由于耐化学品性差，因此存在湿式蚀刻困难等制造工艺、使用环境的限制。
此外，为了提高性能，有必要在高压力下将氧化物半导体成膜，因此成膜速度慢，而且需要700℃以上的高温处理。此外，对于顶栅构成，有必要使氧化物半导体的膜厚为50nm以上等，实用上的限制多。
为了解决这样的问题，研究了使用由氧化铟和氧化锌形成的非晶氧化物半导体、或由氧化铟、氧化锌和氧化镓形成的非晶氧化物半导体的场效应型晶体管。但是，如果不添加镓(Ga)，则耐湿性等环境稳定性不足，另一方面，如果Ga的添加量增加，有可能迁移率、S值等TFT特性下降。此外，由于Ga是稀有金属，因此成本高，稳定供给存在问题。
因此，作为不使用Ga的实例，研究了使用由氧化铟、氧化锌和氧化锡形成的非晶氧化物半导体的场效应型晶体管(例如参照专利文献1。)。
使用了氧化锡的场效应型晶体管以前就研究过，但由于截止电流高、迁移率低，因此没有实用化。认为这是因为氧化锡容易生成作为绝缘体的低级氧化物(SnO等)。因此，认为氧化锡不适合作为半导体材料。实际上，对于使用了以锡为主成分的由氧化铟、氧化锌和氧化锡形成的非晶氧化物半导体的场效应晶体管，截止电流、磁滞大，阈值电压(Vth)大，变为负。此外，通过热处理，能够提高迁移率，但根据热处理温度，阈值电压向负方向大幅移位，因此存在各晶体管性能的偏差大、可靠性低等妨碍实用化的问题(例如参照非专利文献1)。
此外，对使用了共溅射的不以锡为主成分的由氧化铟、氧化锌和氧化锡形成的非晶氧化物半导体进行了研究。对于该半导体，认为如果含有25原子％以上的锌，则迁移率下降，阈值电压增大，另一方面，如果含有小于25原子％的锌，S值增大，阈值电压变为负，难以发现能够制作晶体管特性好的场效应晶体管的组成比(例如参照非专利文献2)。
由于这样的状况，对于由氧化铟、氧化锌和氧化锡形成的非晶氧化物半导体，认为难以制作适合显示器用面板等的实用的场效应型晶体管。
专利文献1：WO2005/088726 A1
非专利文献1：M.S.Grover等，J.Phys.D.40，1335(2007)
非专利文献2：Kachirayil J.Saji等，JOURNAL OF THE ELECTROCHEMICAL SOCIETY，155(6)，H390-395(2008)
发明内容
本发明的目的在于，提供晶体管特性(迁移率、截止电流、阈值电压)和可靠性(阈值电压移位、耐湿性)良好、适合显示板的场效应型晶体管。
根据本发明，提供以下的场效应型晶体管等。
1.场效应型晶体管，其特征在于，在基板上至少具有栅电极、栅极绝缘膜、半导体层、半导体层的保护层、源电极和漏电极，上述源电极和漏电极借助半导体层连接，上述栅电极和上述半导体层之间有栅极绝缘膜，在上述半导体层的至少一面侧具有保护层，上述半导体层是含有In原子、Sn原子和Zn原子的氧化物，并且Zn/(In+Sn+Zn)所示的原子组成比率为25原子％以上75原子％以下，Sn/(In+Sn+Zn)所示的原子组成比率小于50原子％。
2.在1所述的场效应型晶体管中，其特征在于，上述半导体层满足下述条件1：
·条件1
(1)Zn/(In+Sn+Zn)所示的原子组成比率为40原子％以上65原子％以下，
(2)Sn/(In+Sn+Zn)所示的原子组成比率为10原子％以上且小于23原子％。
3.在1所述的场效应型晶体管中，其特征在于，上述半导体层满足下述条件2：
·条件2
(1)Zn/(In+Sn+Zn)所示的原子组成比率为40原子％以上65原子％以下，
(2)Sn/(In+Sn+Zn)所示的原子组成比率为1原子％以上且小于10原子％。
4.在1所述的场效应型晶体管，其特征在于，上述半导体层满足下述条件3：
·条件3
(1)Zn/(In+Sn+Zn)所示的原子组成比率为50原子％以上65原子％以下，
(2)Sn/(In+Sn+Zn)所示的原子组成比率为23原子％以上30原子％以下。
5.在1所述的场效应型晶体管，其特征在于，上述半导体层满足下述条件4：
·条件4
(1)Zn/(In+Sn+Zn)所示的原子组成比率大于65原子％且为75原子％以下。
6.在1～5任一项所述的场效应型晶体管，其特征在于，上述保护层由氧化物形成。
7.在1～5任一项所述的场效应型晶体管，其特征在于，上述保护层含有由氧化物形成的第一保护层和由氮化物构成的第二保护层。
8.在1～7任一项所述的场效应型晶体管，其特征在于，场效应迁移率为3cm2/Vs以上，截止电流为2×10-12A以下，阈值电压(Vth)为-1V以上5V以下。
9.场效应型晶体管的半导体层形成用溅射靶，其特征在于，是含有In原子、Sn原子和Zn原子的氧化物，Zn/(In+Sn+Zn)所示的原子组成比率为25原子％以上70原子％以下，Sn/(In+Sn+Zn)所示的原子组成比率小于50原子％。
10.场效应型晶体管的半导体层形成用溅射靶，其特征在于，是含有In原子、Sn原子和Zn原子的氧化物，Zn/(In+Sn+Zn)所示的原子组成比率为70原子％以下，In/(In+Sn+Zn)所示的原子组成比率小于33原子％，Sn/(In+Sn+Zn)所示的原子组成比率为5原子％以上且小于15原子％。
11.在1～8任一项所述的场效应型晶体管的制造方法中，其特征在于，包括使用9或10的溅射靶使半导体层成膜的工序。
12.在11所述的场效应型晶体管的制造方法中，其特征在于，包括形成半导体层的工序、在半导体层上形成保护层的工序和在这些工序后在150～350℃下进行热处理的工序。
13.在11或12所述的场效应型晶体管的制造方法中，其特征在于，包括使半导体层的一部分低电阻化而成为源电极或漏电极的工序。
14.显示用板，其特征在于，具备1～8任一项所述的场效应型晶体管。
15.半导体膜，其特征在于，是含有In原子、Sn原子和Zn原子的氧化物，并且Zn/(In+Sn+Zn)所示的原子组成比率为25原子％以上75原子％以下，Sn/(In+Sn+Zn)所示的原子组成比率小于50原子％，Sn的平均价数为+3.2以上。
根据本发明，通过半导体层以特定的组成比含有In、Sn和Zn，在半导体层的至少一面侧具有保护层，从而得到晶体管特性(迁移率、通断比、截止电流、S值、阈值电压(Vth)、磁滞、阈值电压的迁移、耐湿性)高且实用性高的场效应晶体管。
此外，即使不添加作为稀有金属的Ga，也可以提供晶体管特性优异的场效应型晶体管。
附图说明
图1为本发明的一实施方式的场效应型晶体管的简要截面图。
图2是表示本发明的半导体层的优选组成条件(区域)的图。
图3a是表示实施例1中制作的场效应型晶体管的制造工序的图。
图3b是表示实施例1中制作的场效应型晶体管的制造工序的图。
图4是升电压时和降电压时的传输曲线(I-V特性)的实例，(a)为磁滞小的实例，(b)是表示磁滞大的实例的图。
图5(a)是实施例40中制作的底栅蚀刻阻挡型的场效应型晶体管的简要截面图，(b)为该晶体管的简要俯视图。
图6是实施例47中制作的底栅结构的反向沟道蚀刻(BCH)型的场效应型晶体管的简要截面图。
图7是表示实施例52中制作的共面结构场效应型晶体管的制造工序的图。
图8是表示氧化物半导体的温度与迁移率的关系的图。
图9是实施例54中制作的顶栅结构场效应型晶体管的简要截面图。
图10是实施例55中制作的场效应型晶体管的简要截面图。
图11是采用共溅射的薄膜形成的概念图。
图12(a)是表示半导体层的Zn量和迁移率的关系的图，(b)是表示半导体层的Zn量和截止电流的关系的图。
图13(a)是表示半导体层的In量与迁移率的关系的图，(b)是半导体层的In量与截止电流的关系的图。
具体实施方式
本发明的场效应型晶体管在基板上至少具有半导体层、半导体层的保护层、源电极、漏电极、栅极绝缘膜和栅电极。
图1是本发明的一实施方式的场效应型晶体管的简要截面图。
在该场效应型晶体管中，在基板10上以条状形成了栅电极11。以覆盖该栅电极11的方式具有栅极绝缘膜12，在该栅极绝缘膜12上且在栅电极12的上方形成有半导体层13(活性层)。
在半导体层13的一端侧，在与栅电极11正交的方向上连接有源电极14。此外，在与半导体层13的一端相对的另一端侧连接有漏电极15。
在半导体层13、源电极14和漏电极15的中间的位置形成了第一保护层16。
按照覆盖栅极绝缘膜12、源电极14、漏电极15和第一保护层16的方式，形成了第二保护层17。
在第二保护层17具有接触孔18，外部电极与源电极14或漏电极15连接。
再有，第二保护层17不是必需的，但优选形成第二保护层17。
在本发明的场效应型晶体管中，其特征在于，半导体层13含有In原子、Sn原子和Zn原子，Zn/(In+Sn+Zn)所示的原子组成比率为25原子％以上75原子％以下，Sn/(In+Sn+Zn)所示的原子组成比率小于50原子％。
通过使Zn/(In+Sn+Zn)为25原子％以上，通过Zn抑制氧缺损，能够得到适当阈值电压(Vth)的场效应晶体管。此外，通过为75原子％以下，能够避免氧化锌(ZnO)的结晶生成引起的晶体管性能的下降(迁移率的下降、截止电流的增加、S值的增加等)。
Zn/(In+Sn+Zn)更优选30原子％以上，进一步优选35原子％以上。
此外，通过使Sn/(In+Sn+Zn)小于50原子％，能够避免氧化锡的低级氧化物的生成(Sn平均价数的下降)导致的晶体管性能的下降(迁移率的下降、截止电流的增加、S值的增加等)。
Sn/(In+Sn+Zn)优选33原子％以下，更优选28原子％以下，进一步优选小于23原子％，特别优选20原子％以下。通过使其为33原子％以下，能够得到晶体管特性(迁移率、通断比、截止电流、S值、阈值电压(Vth)、磁滞、阈值电压的迁移、耐湿性)良好的场效应晶体管。此外，能够防止PECVD时的等离子体照射等在工艺上暴露于还原气氛时的迁移率等晶体管特性的下降。认为这是因为能够抑制锡的低级氧化物的生成(Sn平均价数的下降)。
在本发明中，由于半导体层13含有Sn原子，因此能够期待耐湿性的提高、耐化学品性的提高(包括耐PAN性的提高)、对气氛温度的稳定性。此外，通过含有Sn，能够减少作为稀有金属的In的含量。
Sn/(In+Sn+Zn)优选为1原子％以上，更优选3原子％以上，进一步优选5原子％以上，特别优选10原子％以上。
在半导体层的组成中，优选满足下述的条件1～4的任一个。
·条件1
(1)Zn/(In+Sn+Zn)所示的原子组成比率为40原子％以上65原子％以下
(2)Sn/(In+Sn+Zn)所示的原子组成比率为10原子％以上且小于23原子％
·条件2
(1)Zn/(In+Sn+Zn)所示的原子组成比率为40原子％以上65原子％以下，
(2)Sn/(In+Sn+Zn)所示的原子组成比率为1原子％以上且小于10原子％
·条件3
(1)Zn/(In+Sn+Zn)所示的原子组成比率为50原子％以上65原子％以下
(2)Sn/(In+Sn+Zn)所示的原子组成比率为23原子％以上30原子％以下
·条件4
(1)Zn/(In+Sn+Zn)所示的原子组成比率大于65原子％且为75原子％以下
图2中示出本发明的半导体层的优选的组成条件(区域)。
如果半导体层的组成在区域1内，能够得到晶体管特性(迁移率、通断比、截止电流、S值、阈值电压(Vth)、磁滞、阈值电压的迁移、耐湿性)非常优异的场效应晶体管。此外，由于半导体层和源·漏电极的形成能够采用湿式蚀刻，因此能够以低成本制造大型面板。特别适合有机EL显示器、液晶显示器用途。
区域1中，特别是最优选下述的范围。
(1)Zn/(In+Sn+Zn)所示的原子组成比率为57原子％以上65原子％以下
(2)Sn/(In+Sn+Zn)所示的原子组成比率为10原子％以上且小于18原子％
如果为上述范围内，能够得到迁移率(cm2/Vs)和通断比高、截止电流及S值小、并且阈值电压的迁移ΔVth(V)小的良好的场效应晶体管。此外，如果为上述范围内，由于稀少资源的In(铟)的含量也少，因此能够以低原料比获得良好的靶和良好的场效应晶体管，在工业上最适合。
如果半导体层的组成在区域3内，工艺耐性高，即使工艺温度高，劣化的危险性也少。此外，能够得到耐湿性优异的场效应晶体管。因此，特别适合工艺温度高的无机EL显示器用途。
如果半导体层的组成在区域2内，能够用低温的热处理获得高特性。特别适合使用耐热性低的树脂基板等的用途(例如柔性显示器)。
如果半导体层的组成在区域4内，能够得到截止电流低的场效应晶体管。此外，由于锌是主成分，所以原料成本低，不必从制品回收原料。因此，特别适合废弃处理(disposal)的用途(IC标签等)。
在半导体层的组成中，Sn原子与In原子的原子比(Sn/In)特别优选0.41以上0.69以下。如果为0.41以上，耐湿性提高，如果为0.69以下，能够以低温工艺得到优异的晶体管特性。此外，能够避免氧化锡的低级氧化物的生成(Sn平均价数的下降)导致的晶体管性能的下降(迁移率的下降、截止电流的增加、S值的增加等)。
就半导体层而言，除了In、Sn和Zn以外，可含有0～20原子％的从Ga、Al、B、Sc、Y、镧系元素类(La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)、Zr、Hf、Ge、Si、Ti、Mn、W、Mo、V、Cu、Ni、Co、Fe、Cr和Nb中选择的元素。
此外，优选Na含量小于100ppm。如果Na的含量小于100ppm，由于电压产生的可动离子的量少，因此相对于电压应力的可靠性提高(ΔVth变小)。
以下对构成本发明的场效应型晶体管的构件的实例进行说明。
1.基板
并无特别限制，可使用本技术领域中公知的基板。可使用例如碱金属硅酸盐系玻璃、无碱玻璃、石英玻璃等玻璃基板、硅基板、丙烯酸系、聚碳酸酯、聚萘二甲酸乙二醇酯(PEN)等树脂基板、聚对苯二甲酸乙二醇酯(PET)、聚酰胺等高分子膜基材等。基板、基材的厚度一般为0.1～10mm，优选0.3～5mm。在玻璃基板的情况下，优选化学方面或热方面增强的玻璃基板。在要求透明性、平滑性的情况下，优选玻璃基板、树脂基板，特别优选玻璃基板。在要求轻质化的情况下，优选树脂基板、高分子基材。
2.半导体层
就半导体层而言，如上所述由含有In、Zn和Sn各原子的复合氧化物形成。这样的半导体层例如可使用后述的本发明的复合氧化物靶(半导体层用靶)形成薄膜而制作。
此外，半导体层也可通过将粒子状的氧化物半导体溶解于溶剂，将该氧化物半导体溶液涂布或印刷，然后通过加热处理使溶剂蒸发而形成。该方法的设备成本低、能效也高，因此优选。
也可利用溶胶凝胶法等的溶液或CVD，从晶体管特性提高出发，为了大面积均一地成膜，最优选使用半导体用靶采用溅射法形成。
在本发明中，半导体层优选为非晶膜。通过为非晶膜，提高与绝缘膜、保护层的密合性，即使大面积也容易得到均一的晶体管特性。其中，半导体层是否为非晶膜，可通过X射线晶体结构解析来确认。没有观测到明确的峰时为非晶。
此外，优选半导体层的电子载流子浓度为1013～1018/cm3，特别优选为1014～1017/cm3。如果电子载流子浓度为上述的范围，容易成为非退化半导体，作为晶体管使用时迁移率和通断比的平衡变得良好而优选。如果载流子密度为1018cm-3以下，能够使截止电流变小，容易成为常闭状态(normally-off)。如果为1013cm-3以上，能够提高迁移率。
此外，电阻率优选为10-1～109Ωcm。更优选为10～107Ωcm。特别优选为102～105Ωcm。如果为10-1Ωcm以上，能够使截止电流变小。如果为109Ωcm以下，能够提高迁移率，使阈值电压变小。
此外，优选带隙为2.0～6.0eV，特别是更优选2.8～5.0eV。如果带隙小于2.0eV，吸收可见光，场效应型晶体管有可能误操作。另一方面，如果大于6.0eV，难以供给载流子，场效应型晶体管有可能无法发挥作用。
半导体层优选是显示热活性型的非退化半导体。如果为退化半导体，有可能载流子过多，截止电流·栅极漏泄电流增加，阈值变为负，成为常闭。半导体层是否为非退化半导体，可通过进行使用了霍尔效应的迁移率和载流子密度的温度变化的测定来判断。此外，为了使半导体层为非退化半导体，可通过实施调节成膜时的氧分压的后处理而控制氧缺陷量，使载流子密度最优化而实现。
半导体层的表面粗糙度(RMS)优选1nm以下，进一步优选0.6nm以下，特别优选0.3nm以下。如果比1nm大，迁移率有可能降低。
半导体层优选为维持着氧化铟的方铁锰矿结构的棱共有结构的至少一部分的非晶膜。含有氧化铟的非晶膜是否维持着氧化铟的方铁锰矿结构的棱共有结构的至少一部分，可通过采用使用了高亮度的同步加速器放射等的微小角入射X射线散射(GIXS)求出的径向分布函数(RDF)，表示In-X(X为In、Zn)的峰在0.30～0.36nm之间，由此可以确认(对于详细情况，可参照下述的文献。F.Utsuno等，Thin Solid Films，第496卷，2006，第95～98页)。
此外，将原子间距离为0.30～0.36nm间的RDF的最大值记为A，将原子间距离为0.36～0.42间的RDF的最大值记为B时，优选满足A/B＞0.7的关系，更优选A/B＞0.85，进一步优选A/B＞1，特别优选A/B＞1.2。
如果A/B为0.7以下，在将半导体层用作晶体管的活性层时，有可能迁移率降低，或阈值、S值过度增大。认为A/B小反映了非晶膜的近距离有序性差。
此外，优选In-In的平均结合距离为0.3～0.322nm，特别优选为0.31～0.32nm。In-In的平均结合距离可采用X射线吸收分光法求出。在采用X射线吸收分光法的测定中，显示出从上升开始扩展到数百eV的高能量的位置的X射线吸收宽域微细结构(EXAFS)。EXAFS是由被激发的原子周围的原子产生的电子的后方散射引起的。产生飞出去的电子波和后方散射的波的干涉效应。干涉依赖于电子状态的波长和向周围的原子来往的光程长。通过将EXAFS进行傅立叶变换，从而得到径向分布函数(RDF)。可由RDF的峰值估算平均结合距离。
半导体层的膜厚通常为0.5～500nm，优选为1～150nm，更优选为3～80nm，特别优选为10～60nm。如果比0.5nm薄，难以在工业上均一地成膜。另一方面，如果比500nm厚，成膜时间延长，工业上不能采用。此外，如果在3～80nm的范围内，迁移率、通断比等TFT特性特别良好。
本发明中，优选非定域能级的能宽(E0)为14meV以下。半导体层的非定域能级的能宽(E0)更优选10meV以下，进一步优选8meV以下，特别优选6meV以下。如果非定域能级的能宽(E0)比14meV大，将半导体层用作晶体管的活性层时，有可能迁移率降低，或阈值、S值过度变大。半导体层的非定域能级的能宽(E0)大，认为反映了非晶膜的近距离有序性差。
用X射线光电子分光法(XPS)测定的Sn平均价数优选+3.2以上，更优选+3.6以上，进一步优选+3.8以上。对上限并无特别限定，但通常为+4.0以下。XPS价电子带谱中，起因于Sn5s的带只视为作为低级氧化物的SnO(Sn+2：4d105s2的电子配置)的谱，不视为SnO2(Sn+4：4d10的电子配置)。因此，能够由Sn5s带的相对强度求出Sn平均价数(参照：X射线光电子分光法、1998年、丸善株式会社刊)。通常，采用溅射制作的SnO2膜的Sn平均价数为+2.8左右。
在使用了X射线局部结构解析(XAFS)法的In、Sn、Zn各金属元素周边的局部结构解析中，Sn元素周围的结构如果具有与SnO2同样的结构，能够抑制散射导致的迁移率的下降，因此优选。此外，In、Zn元素周围的结构如果具有与IZO薄膜同样的结构，通过Zn使非晶稳定化，因此优选。
再有，在进行上述解析时，对于一般的荧光法，不能获得对于解析足够的数据，因此优选使用多元件SSD检测器，并且使用使薄膜试料基板倾斜微小角度而入射放射光的斜射法进行测定。
3.第一和第二保护层
通过保护层，能够防止在真空中、低压下半导体的表面层的氧脱离、截止电流提高、阈值电压变为负。此外，即使在大气下也不受湿度等周围的影响，能够防止阈值电压等晶体管特性的偏差的发生。
对形成保护层的材料并无特别限制。在不使本发明的效果损失的范围内可任意地选择一般使用的材料。可使用例如SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、Hf2O3、CaHfO3、PbTi3、BaTa2O6、SrTiO3、AlN等。其中，优选使用SiO2、SiNx、Al2O3、Y2O3、Hf2O3、CaHfO3，更优选为SiO2、SiNx、Y2O3、Hf2O3、CaHfO3。保护层特别优选由氧化物形成，优选SiO2、Y2O3、Hf2O3、CaHfO3等氧化物。这些氧化物的氧数可未必与化学计量比一致(例如可以是SiO2，也可以是SiOx)。此外，SiNx可含有氢元素。
这样的保护层也可以是将不同的2层以上的绝缘膜层合而成的结构。
此外，保护层可以是晶体、多晶、非晶的任一种，优选为工业上容易制造的多晶或非晶。再有，特别优选保护层为非晶。如果为非晶膜，界面的平滑性良好，能够期待迁移率的提高、阈值电压的抑制、S值的抑制效果。此外，能够抑制栅极漏泄电流。
半导体层的保护层优选为非晶氧化物或非晶氮化物，特别优选为非晶氧化物。此外，如果保护层不是氧化物，半导体中的氧向保护层侧移动，有可能截止电流升高，或阈值电压变为负，显示常闭。此外，半导体层的保护层可以使用聚(4-乙烯基苯酚)(PVP)、聚对二甲苯等有机绝缘膜。此外，半导体层的保护层可以具有无机绝缘膜和有机绝缘膜的2层以上层合结构。
特别优选用氧化物构成与半导体层大幅相接的第一保护层，用SiNx等氮化物构成第二保护层。如果采取这样的构成，容易具有良好的晶体管特性和耐湿性。
保护层的形成可利用PECVD、TEOSCVD、Cat-CVD、溅射、旋涂、印刷法等，但工业上优选PECVD或溅射，特别优选PECVD。
4.栅极绝缘膜
对于形成栅极绝缘膜的材料也无特别限制。在不丧失本发明的效果的范围内可任意选择一般使用的材料。可使用例如SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、Hf2O3、CaHfO3、PbTi3、BaTa2O6、SrTiO3、AlN等。其中，优选使用SiO2、SiNx、Al2O3、Y2O3、Hf2O3、CaHfO3，更优选SiO2、SiNx、Y2O3、Hf2O3、CaHfO3。这些氧化物的氧数也可不与化学计量比一致(例如，可以是SiO2也可以是SiOx)。此外，SiNx也可以含氢元素。
这样的栅极绝缘膜可以是将不同的2层以上的绝缘膜层合而成的结构。此外，栅极绝缘膜可以是晶体、多晶、非晶的任一种，优选是工业上容易制造的多晶或非晶。
此外，栅极绝缘膜也可使用聚(4-乙烯基苯酚)(PVP)、聚对二甲苯等有机绝缘膜。此外，栅极绝缘膜可具有无机绝缘膜和有机绝缘膜的2层以上层合结构。
栅极绝缘膜的形成可利用PECVD、TEOSCVD、Cat-CVD、溅射、旋涂、印刷法等，但工业上优选PECVD或溅射，特别优选PECVD。
6.电极
对形成栅电极、源电极和漏电极的各电极的材料无特别限制，在不丧失本发明的效果的范围内可任意选择一般使用的材料。
例如可使用铟锡氧化物(ITO)、铟锌氧化物、ZnO、SnO2等透明电极，Al、Ag、Cr、Ni、Mo、Au，Ti，Ta、Cu等金属电极，或者含有这些金属的合金的金属电极。此外，优选将它们层合2层以上而使接触电阻降低，或提高界面强度。此外，为了降低源电极、漏电极的接触电阻，可用等离子体处理、臭氧处理等对半导体与电极的界面调节电阻。
本发明中，可使半导体层的一部分低电阻化而形成源电极或漏电极。
使半导体层的一部分低电阻化时，有例如在低氧分压下、惰性气体下、低压下或真空下，进行热处理或照射紫外线光等能量线的方法，在氢、氮或氩等惰性气体环境下照射等离子体的方法等。
此外，通过等离子体CVD用SiNx等层合保护层时，可通过调节氢量等等离子体条件来低电阻化。
本发明的场效应型晶体管，优选具有将半导体层遮光的结构。如果不具有将半导体层遮光的结构(例如遮光层)，在光入射到半导体层的情况下，有可能激发载流子电子而使截止电流升高。遮光层优选在300～800nm具有吸收的薄膜。遮光层可以在半导体层的上部、下部任一者，但优选位于上部和下部两者。此外，遮光层可兼用作栅极绝缘膜、黑矩阵等。在遮光层只位于单侧的情况下，必须在结构上下工夫以使光不从无遮光层的一侧入射到半导体层。
本发明的场效应型晶体管中，可在半导体层与源电极·漏电极之间设置接触层。接触层优选电阻比半导体层低。接触层的形成材料可使用组成与上述的半导体层相同的复合氧化物。即，接触层优选含有In、Zn等各元素。如果不含有这些元素，有可能在接触层与半导体层之间产生元素的迁移，进行应力试验等时阈值电压的移位增大。
对接触层的制作方法并无特别限制，但可改变成膜条件，将组成比与半导体层相同的接触层成膜，或将组成比与半导体层不同的层成膜，或通过等离子体处理、臭氧处理使半导体与电极的接触部分的电阻提高而构成，或者在将半导体层成膜时构成通过氧分压等成膜条件使电阻提高的层。此外，对于本发明的场效应型晶体管，优选在半导体层与栅极绝缘膜之间、和/或半导体层与保护层之间具有电阻高于半导体层的氧化物电阻层。如果无氧化物电阻层，则产生截止电流，阈值电压变为负，成为常闭，在保护层成膜、蚀刻等后处理工序时有可能半导体层变质，特性劣化。
接着，对本发明的场效应型晶体管的制造方法进行说明。
本发明的制造方法中，含有使用后述的本发明的靶，将半导体层成膜的工序。
此外，其特征在于，具有将半导体层成膜的工序、在半导体层上形成保护层的工序，含有在形成了保护层后在150～350℃下进行热处理的工序。再有，上述的场效应型晶体管的各构成部件(层)可采用本技术领域中公知的手法形成。
具体地，作为成膜方法，可以使用喷射法、浸渍法、CVD法等化学成膜方法，或溅射法、真空蒸镀法、离子镀法、脉冲激光沉积法等物理成膜方法。从载流子密度容易控制和膜质提高容易出发，优选使用物理成膜方法，从生产率高出发，更优选使用溅射法。
对于溅射，可利用使用复合氧化物的烧结靶的方法、使用多个烧结靶并使用共溅射的方法、使用合金靶并使用反应性溅射的方法等。不过，对于使用复合氧化物的烧结靶的方法，与使用多个烧结靶且使用共溅射的方法、使用合金靶且使用反应性溅射的方法相比，可以实现下述的晶体管特性的提高，例如均一性、再现性提高，非定域能级的能宽(E0)减小，迁移率的提高，S值的减小，阈值电压的减小等。优选使用复合氧化物的烧结靶。可利用RF、DC或AC溅射等公知的方法，但从均一性、大量生产性(设备成本、成膜速度)出发，优选DC或AC溅射。采用X射线光电子分光法(XPS)测定的Sn平均价数，从为+3.2以上的观点出发，优选RF溅射。
成膜时的基板温度优选室温(30℃)以上250℃以下，更优选50℃以上200℃以下。如果为250℃以下，在制作TFT时能够期待截止电流的减小。如果为室温(30℃)以上，能够期待连续成膜时的基板温度上升导致的成膜条件的变动的减小。
此外，优选成膜时采取增加氧的配合的处置。作为成膜时增加氧的配合的处置，可以举出使惰性气体(氩等)和氧的混合气体流入的、采用臭氧辅助、RF溅射增加氧自由基(臭氧)量的、基板间距离·投入电力·总压的调节等。
成膜时的氧分压，优选在10-3Pa～10-1Pa下进行，更优选在5×10-3Pa～10-1Pa下进行。如果氧分压为10-3Pa以上，能够抑制氧化锡的低级氧化物的生成。如果为10-1Pa以下，能够期待成膜速度加速。
可采用各种蚀刻法对形成的膜进行形成图案。
本发明中，更优选使用本发明的靶，采用DC或AC溅射将半导体层成膜。通过使用DC或AC溅射，与RF溅射的情形相比，能够减轻成膜时的损伤。在要提高用XPS测定的Sn平均价数的情况下，可使用RF溅射。通过使用RF溅射，容易控制用XPS测定的Sn平均价数。因此，场效应型晶体管中，能够期待阈值电压移位的减轻、迁移率的提高、阈值电压的减小、S值的减小等效果。
此外，本发明中优选半导体层成膜后在150～350℃下进行热处理。特别优选在形成了半导体层和半导体的保护层之后，在150～350℃下进行热处理。如果比150℃低，则得到的晶体管有可能热稳定性、耐热性降低，或迁移率降低，或S值增大，或阈值电压升高。另一方面，如果比350℃高，有可能不能使用无耐热性的基板，需要热处理用的设备费用。
热处理温度更优选160～300℃，进一步优选170～260℃，特别优选180～240℃。特别地，如果热处理温度为180℃以下，能够将PEN等耐热性低的树脂基板用作基板，因此优选。
热处理时间优通常选1秒～24小时，优选利用处理温度进行调节。例如，对于70～180℃，更优选10分钟至24小时，进一步优选20分钟至6小时，特别优选30分钟～3小时。对于180～260℃，更优选6分钟至4小时，进一步优选15分钟至2小时。对于260～300℃，更优选30秒至4小时，特别优选1分钟至2小时。对于300～350℃，更优选1秒至1小时，特别优选2秒至30分钟。
热处理优选在惰性气体中、氧分压为10-3Pa以下的环境下进行，或者用保护层将半导体层覆盖后进行。如果为上述条件下，再现性提高。
如果在形成了半导体层后在150～350℃下进行热处理，进而在形成了半导体的保护层后在150～350℃下进行热处理，则特别优选。如果如上所述进行，半导体特性改善，而且再现性和均一性提高，对于半导体膜的成膜条件的依赖性也变小。
对于典型的场效应型晶体管，在源-漏电极间施加5～20V左右的电压Vd时，通过将栅电压Vg在0V和5～20V之间切换，能够控制(导通断开)源-漏电极间的电流Id。
作为晶体管特性的评价项目，有各种项目，可举出例如场效应迁移率μ、阈值电压(Vth)、通断比、S值等。
场效应迁移率可由线形区域、饱和区域的特性求出。可举出例如由传输特性的结果，制作的坐标图，由其斜率导出场效应迁移率的方法。本说明书中，如无特别限定，用该手法进行评价。
阈值电压的求法有几种方法，例如可以举出由
Figure BPA00001314507600172
的坐标图的x截距导出阈值电压Vth。
通断比可由传输特性中的、最大Id和最小Id的值之比求出。
此外，S值可由传输特性的结果，制作Log(Id)-Vd的坐标图，由其斜率的倒数导出。
S值的单位为V/decade，优选为小值。S值优选1.0V/dec以下，更优选0.5V/dec以下，进一步优选0.3V/dec以下，特别优选0.1V/dec以下。如果为0.8V/dec以下，有可能驱动电压变小，能够降低消耗电力。特别在有机EL显示器中使用的情况下，由于直流驱动，如果使S值为0.3V/dec以下，能够大幅地减少消耗电力，因此优选。再有，所谓S值(Swing Factor)，是从截止状态起增加栅电压时，从截止状态到导通状态漏电流急剧地上升，是表示该急剧性的值。如用下述式定义的那样，将漏电流上升1位(10倍)时的栅电压的增量记为S值。
S值＝dVg/dlog(Ids)
S值越小，越成为急剧的上升(“薄膜トランジスタ技術のすベて(薄膜晶体管技术的全部)”、鹈饲育弘著、2007年刊、工业调查会)。如果S值大，从导通切换为截止时必须施加高的栅电压，消耗电力有可能增大。
对于本发明的场效应晶体管，迁移率优选3cm2/Vs以上，更优选8cm2/Vs以上，进一步优选10cm2/Vs以上，特别优选16cm2/Vs以上。如果比3cm2/Vs小，开关速度变慢，有可能不能用于大画面高清晰的显示器。
通断比优选107以上，更优选108以上，特别优选109以上。
截止电流优选2×10-12A(2pA)以下，更优选1pA以下，特别优选0.1pA以下。如果截止电流比2pA小，在作为显示器的TFT使用时，能够期待对比度变得良好，画面的均一性提高。
栅极漏泄电流优选1pA以下。如果小于1pA，在作为显示器的TFT使用时，能够抑制对比度的降低。
阈值电压通常为-1～5V，优选-0.5～3V，更优选0～2V，特别优选0～1V。如果比-1V大，截止时施加的电压变小，有能够降低消耗电力的可能性。如果比5V小，驱动电压变小，有能够降低消耗电力的可能性。
此外，在50℃下施加10μA的直流电压100小时前后的阈值电压的移位量优选1.0V以下，更优选0.5V以下。如果比1V小，在作为有机EL显示器的晶体管利用时，能够减少画质的经时变化。
此外，优选以传输曲线使栅电压升降时的磁滞小。如果磁滞小，有能够降低驱动电压的可能性。
此外，沟道宽W与沟道长L之比W/L通常为0.1～100，优选为0.5～20，特别优选为1～8。如果W/L超过100，有可能漏泄电流增加，或通断比(on-off比)降低。如果比0.1小，有可能场效应迁移率降低，或夹断变得不明显。此外，沟道长L通常为0.1～1000μm，优选为1～100μm，进一步优选为2～10μm。如果小于0.1μm，有可能在工业上制造困难，而且漏泄电流变大，如果超过1000μm，元件过度变大而不优选。
接着，对本发明的半导体层形成用溅射靶进行说明。
本发明的溅射靶，通常含有In原子、Sn原子和Zn，Zn/(In+Sn+Zn)所示的原子组成比率为25原子％以上70原子％以下，Sn/(In+Sn+Zn)所示的原子组成比率小于50原子％。
此外，更优选是含有In原子、Sn原子和Zn原子的氧化物烧结体，Zn/(In+Sn+Zn)所示的原子组成比率为70原子％以下，In/(In+Sn+Zn)所示的原子组成比率小于33原子％，Sn/(In+Sn+Zn)所示的原子组成比率为5原子％以上且小于15原子％。
如果Zn/(In+Sn+Zn)为70原子％以下，防止Zn氧化物的生成引起的相对密度的降低、体积电阻的高电阻化。如果In/(In+Sn+Zn)所示的原子组成比率小于33原子％，容易防止原料成本增加导致的成本上升。如果Sn/(In+Sn+Zn)为5原子％以上，实现Sn和Zn的价数平衡，靶的相对密度上升，容易使体积电阻下降，如果小于15原子％，容易防止Sn的低级氧化物的生成导致的体积电阻的高电阻化。即，如果为上述范围内，能够稳定地制作相对密度高、电阻低的靶。此外，使用该靶能够获得特性(迁移率、通断比、S值、ΔVth移位)良好的场效应晶体管。此外，作为稀少资源的In(铟)的含量也少，以价格低的原料比获得良好的靶，在工业上最佳。
进而，特别优选Zn/(In+Sn+Zn)所示的原子组成比率为60原子％以上67原子％以下，In/(In+Sn+Zn)所示的原子组成比率为18原子％以上28原子％以下，Sn/(In+Sn+Zn)所示的原子组成比率为7原子％以上14原子％以下。
作为靶的初始原料，一般使用氧化铟粉末、氧化锌粉末和氧化锡粉末的粉末，可将它们的单体、化合物、复合氧化物等用作原料。
各原料粉的纯度通常为99.9％(3N)以上，优选为99.99％(4N)以上，更优选为99.995％以上，特别优选为99.999％(5N)以上。如果各原料粉的纯度小于99.9％(3N)，有可能由于杂质而使半导体特性下降，可靠性降低等。特别地，如果Na含量小于100ppm，制作薄膜晶体管时可靠性提高，因此优选。
对于原料粉，优选含有比表面积为3～16m2/g的氧化铟粉、氧化锡粉、锌粉或复合氧化物粉，以粉体全体的比表面积为3～16m2/g的混合粉体为原料。再有，优选使用各氧化物粉末的比表面积大致相同的粉末。由此，能够更高效地进行粉碎混合。具体优选使比表面积之比为1/4～4倍以内，特别优选1/2～2倍以内。如果比表面积过度不同，不能进行高效的粉碎混合，有时在烧结体中残存氧化物的粒子。不过，优选氧化锌的比表面积小于氧化铟、氧化锡的比表面积。由此，能够抑制靶的色斑。
例如，使用湿式介质搅拌磨机将混合粉体混合粉碎。此时，优选粉碎后的比表面积与原料混合粉体的比表面积相比增加1.0～3.0m2/g，或者粉碎到粉碎后的平均中值径为0.6～1μm的程度。通过使用如此制备的原料粉，完全不需要煅烧(仮焼)工序，能够得到高密度的氧化物烧结体。此外，也不需要还原工序。
再有，如果原料混合粉体的比表面积的增加量小于1.0m2/g或者粉碎后的原料混合粉的平均中值径超过1μm，有时烧结密度无法充分增大。另一方面，原料混合粉体的比表面积的增加量超过3.0m2/g的情况或者粉碎后的平均中值径小于0.6μm时，有时来自粉碎时的粉碎设备等的污染(杂质混入量)增加。
其中，各粉体的比表面积为采用BET法测定的值。各粉体的粒度分布的中值径是采用粒度分布计测定得到的值。这些值可通过采用干式粉碎法、湿式粉碎法等将粉体粉碎而调节。
原料粉的所需的配合比例、混合方法、成型的方法并无特别限定，可使用以往公知的各种湿式法或干式法。
作为干式法，可以举出冷压(Cold Press)法、热压(Hot Press)法等。对于冷压法，将混合粉填充到成型模具中，制作成型体，将其烧结。对于热压法，在成型模具内、通常700～1000℃下将混合粉直接烧结1～48小时，优选在800～950℃下将混合粉直接烧结3～24小时。
作为干式法的冷压(Cold Press)法，用喷雾干燥器等将粉碎工序后的原料干燥后而成型。成型可采用公知的方法，例如加压成型、冷静水压加压、模具成型、浇铸成型、注射成型。为了获得烧结密度高的烧结体(靶)，优选采用冷静水压(CIP)等伴有加压的方法进行成型。再有，成型处理时，可使用聚乙烯醇、甲基纤维素、聚乙烯蜡(polywax)、油酸等成型助剂。
其次，将得到的成型物烧结而得到烧结体。此外，烧结通过使氧流通而在氧气氛中烧结，或者在加压下烧结即可。由此能够抑制锌的蒸散，得到无孔隙(空隙)的烧结体。就如此制造的烧结体而言，由于密度高，因此使用时的结节、颗粒的产生少，能够制作膜特性优异的氧化物半导体膜。
优选使1000℃以上的升温速度为30℃/h以上，使冷却时的降温速度为30℃/h以上。如果升温速度小于30℃/h，有可能进行氧化物的分解，针眼数增多，而且如果使冷却时的降温速度小于30℃/h，则有可能In的组成比发生变化。
作为湿式法，优选使用例如过滤式成型法(参照特开平11-286002号公报)。该过滤式成型法是用于从陶瓷原料浆料中将水分减压排水而得到成型体的由非水溶性材料构成的过滤式成型模，即具有1个以上的抽水孔的成型用下模、载置在该成型用下模上的具有通水性的过滤器和借助用于将该过滤器密封的密封材料从上面侧夹持的成型用模框，将上述成型用下模、成型用模框、密封材料和过滤器以彼此能够分解的方式组装，使用只从该过滤器面侧将浆料中的水分减压排水的过滤式成型模，调制由混合粉、离子交换水和有机添加剂组成的浆料，将该浆料注入过滤式成型模，只从该过滤器面侧将浆料中的水分减压排水而制作成型体，将得到的陶瓷成型体干燥脱脂后进行烧成。
为了将采用干式法或湿式法得到的烧结体的体积电阻作为靶整体均一化，优选进行还原处理。还原工序是根据需要设置的工序。作为能够应用的还原方法，可以举出例如采用还原性气体的方法、采用真空烧成或惰性气体的还原等。
在采用还原性气体的还原处理的情况下，可使用氢、甲烷、一氧化碳、这些气体与氧的混合气体等。
在采用在惰性气体中的利用烧成的还原处理的情况下，可使用氮、氩、这些气体与氧的混合气体等。
再有，还原处理时的温度通常为300～1200℃，优选为500～800℃。此外，还原处理的时间通常为0.01～10小时，优选为0.05～5小时。
通过对氧化物烧结体实施研磨等加工而成为靶。具体地，例如用平面研削盘对烧结体进行研削，使表面粗糙度Ra为5μm以下。表面粗糙度更优选为Ra≤0.3μm，特别优选为Ra≤0.1μm。此外，也可对靶的溅射面实施镜面加工，使平均表面粗糙度Ra为1000埃以下。该镜面加工(研磨)可使用机械研磨、化学研磨、机械化学研磨(机械研磨和化学研磨的并用)等全部已知的研磨技术。例如，可通过用固定磨粒磨光器(研磨液：水)研磨到#2000以上，或者用游离磨粒研具(研磨材料：SiC糊等)研磨后，将研磨材料更换为金刚石糊，进行研磨而得到。对于这样的研磨方法并无特别限制。
再有，对于靶的清洁处理，可使用鼓风、流水洗涤等。用鼓风将异物除去时，通过从喷嘴的相向侧用集尘器进行吸气，能够有效地除去。除了鼓风、流水洗涤以外，还可进行超声波洗涤等。对于超声波洗涤，在频率25～300KHz之间进行多重振荡而进行的方法是有效的。例如，可以在频率25～300KHz之间，以25KHz的增量进行12种频率的多重振荡，进行超声波洗涤。
在对得到的靶进行加工后，与背板接合，安装于成膜装置，成为能够使用的溅射靶。背板优选铜制。接合优选使用铟焊料。
加工工序是将如上所述烧结得到的烧结体进一步切削加工为适合安装于溅射装置的形状，而且是用于安装背板等的安装用夹具而根据需要设置的工序。靶的厚度通常为2～20mm，优选为3～12mm，特别优选为4～6mm。此外，可将多个靶安装于一个背板，实质上成为一个靶。此外，表面优选用200～10000号的金刚石磨石进行精加工，特别优选用400～5000号的金刚石磨石进行精加工。如果使用比200号小、或者比10000号大的金刚石磨石，有可能靶容易断裂。
靶中的各化合物的粒径，分别优选20μm以下，进一步优选10μm以下，特别优选5μm以下。再有，粒径是采用电子探针微型分析仪(EPMA)测定得到的平均粒径。结晶粒径可通过调节例如作为原料的氧化铟、氧化锡、氧化锌的各粉体的配合比、原料粉体的粒径、纯度、升温时间、烧结温度、烧结时间、烧结气氛、降温时间而得到。如果化合物的粒径比20μm大，溅射时有可能产生结节。
靶的相对密度优选为理论密度的95％以上，更优选98％以上，特别优选99％以上。如果靶的密度比95％小，则强度变得不足，成膜时靶有可能破损。此外，制作晶体管时，性能有可能变得不均一。所谓相对密度，是相对于由加权平均算出的理论密度，相对地算出的密度。由各原料的密度的加权平均算出的密度为理论密度，将其设为100％。
靶的体积电阻优选20mΩ以下，更优选10mΩ以下，特别优选5mΩ以下。如果比20mΩ大，在采用DC溅射成膜时靶有可能破损。此外，有时因异常放电而产生火花，靶断裂，或因火花而飞出的粒子附着于成膜基板，使作为氧化物半导体膜的性能降低。此外，靶也有可能在放电时断裂。再有，体积电阻是使用电阻率计、采用四探针法测得的值。
靶的抗折力优选为8kg/mm2以上，更优选为10kg/mm2以上，特别优选为12kg/mm2以上。由于担心靶的搬运、安装时施加负荷，靶破损，因此对靶要求一定以上的抗折力，如果小于8kg/mm2，有可能不耐受作为靶的使用。靶的抗折力可按照JIS R 1601进行测定。
靶内的锌以外的阳性元素的偏差的范围优选为0.5％以内。靶内的密度的偏差范围优选为3％以内。
优选具有靶的表面粗糙度Ra≤0.5μm、无方向性的研削面。如果Ra大于0.5μm，或者研磨面具有方向性，有可能引起异常放电，或产生颗粒。
靶内的Feret(フエレ一)径2μm以上的针眼数，每单位面积优选50个/mm2以下，更优选20个/mm2以下，进一步优选5个/mm2以下。再有，如果靶内部的Feret径2μm以上的针眼数比50个/mm2多，从靶使用初期到末期，异常放电倾向于多发，因此不优选，此外得到的溅射膜的平滑性也倾向于降低。如果靶内部的Feret径2μm以上的针眼为5个/mm2以下，能够抑制从靶使用初期到末期的异常放电，而且得到的溅射膜非常平滑。其中，所谓Feret径，是指将针眼视为粒子时，夹持粒子的某一定方向的平行线间隔。例如，可通过采用倍率100倍的SEM像的观察来测定。
本发明的半导体膜，其特征在于，是含有In原子、Sn原子和Zn原子的氧化物，并且Zn/(In+Sn+Zn)所示的原子组成比率为25原子％以上75原子％以下，Sn/(In+Sn+Zn)所示的原子组成比率小于50原子％，Sn的平均价数为+3.2以上。Sn的平均价数优选+3.6以上，进一步优选+3.8以上。
本发明的半导体膜可通过使用上述的本发明的溅射靶，进行成膜而制作。可适合用于场效应型晶体管的半导体层等。
再有，Sn的平均价数是采用X射线光电子分光法(XPS)测得的值。
[实施例]
在制作场效应型晶体管前，将成为晶体管的半导体层的氧化物半导体膜成膜，评价蚀刻性等薄膜的特性。
评价例1
(1)溅射靶的制造
作为原料，将氧化铟、氧化锌和氧化锡的粉末混合以使原子比[In/(In+Sn+Zn)]为0.38，原子比[Sn/(In+Sn+Zn)]为0.15，原子比[Zn/((In+Sn+Zn)]为0.47。将其供给到湿式球磨机，进行72小时混合粉碎，得到了原料微粉末。氧化铟、氧化锌和氧化锡的原料粉末的比表面积分别为15m2/g、4m2/g、8m2/g。
将得到的原料微粉末造粒后，压制成型为直径10cm、厚5mm的尺寸，将其放入烧成炉，在1400℃下烧成12小时，得到了烧结体。烧结体的体积电阻为3mΩ，理论相对密度为0.99。再有，关于理论相对密度，由各氧化物的比重和其量比计算出密度，且计算出该密度与用阿基米德法测定的密度的比率而求出理论相对密度。此外，对组成进行分析，结果原子比[In/(In+Sn+Zn)]为0.38，原子比[Sn/(In+Sn+Zn)]为0.15，原子比[Zn/((In+Sn+Zn)]为0.47，Na含量小于100ppm。用X射线衍射进行结构解析，结果烧结体含有方铁锰矿结构化合物和尖晶石结构化合物。关于用电子探针微型分析仪(EPMA)测得的平均粒径，方铁锰矿结构化合物和尖晶石结构化合物均为10μm以下。
对烧结体进行加工·清洁处理后，接合于背板而成为溅射靶。
(2)薄膜制作和评价
在玻璃基板(Coming 1737)上，使用上述(1)中制造的靶，形成相当于半导体层的膜，进行评价。
溅射条件为基板温度：25℃、达到压力：1×10-6Pa、气氛气体：Ar97％和氧3％、溅射压力(总压)：5×10-1Pa、投入电力100W、S-T距离100mm。
用ICP法对得到的薄膜进行分析。原子比[In/(In+Sn+Zn)]为0.40，原子比[Sn/(In+Sn+Zn)]为0.15，原子比[Zn/(In+Sn+Zn)]为0.45。
在大气下、280℃下对上述薄膜进行了1小时的热处理。
对于得到的薄膜，用XPS测定的Sn平均价数为+3.8以上。再有，平均价数可由Sn的5s带的相对强度求出。
此外，在使用了X射线局部结构解析(XAFS)法的In、Sn、Zn各金属元素周边的局部结构解析中，能够确认Sn元素周围的结构具有与SnO2同样的结构，In、Zn元素周围的结构具有与IZO薄膜同样的结构。
此外，电阻率为10Ωcm，载流子密度为1016cm-3。此外，由霍尔效应的温度变化测定确认是非退化半导体。
此外，对以下的项目进行了评价。将结果示于表1。
(1)结晶性
采用X射线结晶结构解析，将观测到光晕图案判断为非晶。
(2)PAN耐性
将利用PAN的蚀刻速度为10nm/分钟以上的记为×，将其以外的记为○。
其中，对于PAN耐性的评价，使用了40℃的PAN蚀刻液(磷酸87wt％、硝酸3wt％、醋酸10wt％)。PAN蚀刻液(含有磷酸、硝酸、醋酸的蚀刻液)通常使用磷酸在20～95wt％范围、硝酸在0.5～5wt％范围、醋酸在3～50wt％的范围的蚀刻液。
(3)对于草酸的蚀刻性
作为草酸系蚀刻液，使用35℃的ITO-06N(关东化学(株))，测定蚀刻速度。再有，150％过蚀刻后进行显微镜观察，确认有无残渣。○为残渣少时，×为残渣多时。
在蚀刻性的评价中，◎表示最好，○表示良好，×表示不良。
(4)干式蚀刻性
测定反应性离子蚀刻(RIE)的蚀刻速率。将蚀刻速率为1nm/分钟以上能蚀刻判定为可以干式蚀刻(○)。
评价例2～24
除了对于原料粉末而言将配合比、成膜条件如表1～3所示进行了变更以外，与评价例1同样地形成氧化物半导体膜，进行评价。
再有，评价例18中制作的靶的体积电阻为2mΩ，理论相对密度为0.99。此外，与评价例1同样地对得到的薄膜用XPS测定的Sn平均价数为+3.8以上。
评价例25～27
除了对于原料粉末而言将配合比、成膜条件如表3所示进行了变更以外，与评价例1同样地形成氧化物半导体膜，进行评价。
Figure BPA00001314507600261
Figure BPA00001314507600271
Figure BPA00001314507600281
[场效应晶体管的制作]
实施例1～17
制作图1所示的底栅结构的蚀刻阻挡(ES)型的场效应晶体管。以下参照附图对制造过程进行说明。
图3a和图3b为表示场效应晶体管的制造工序的图。
在玻璃基板10上，采用室温的RF溅射而层合了200nm的钼金属后，采用湿式蚀刻形成图案，制作了栅电极11(图3a(a))。
其次，在制作了栅电极11的基板上，采用等离子体化学气相生长装置(PECVD)将SiOx成膜，形成了栅极绝缘膜12(图3a(b))。
其次，将评价例1～17中制造的半导体层用靶安装到作为DC溅射法之一的DC磁控管溅射法的成膜装置上，在栅极绝缘膜12上将半导体层13(膜厚30nm)成膜(图3a(c))。溅射条件与上述的评价例相同。
其次，在280℃下进行1小时(与后述的保护层形成后的热处理相同的条件)热处理。
其次，采用PECVD将SiOx成膜，形成了薄膜16(图3a(d))。接着，形成抗蚀剂膜21(图3a(e))，形成了图案(图3a(f))。
采用干式蚀刻(RIE)使薄膜16形成图案，形成了第一保护层16(蚀刻阻挡)(图3b(g))。
将抗蚀剂膜21除去(图3b(h))。然后，形成了成为源电极和漏电极的薄膜22(图3b(i))。薄膜22为采用DC溅射形成的Ti/Al/Ti层合膜。成膜后，用干式蚀刻(RIE)形成图案而形成了源电极14、漏电极15。同时也将半导体层13蚀刻(图3b(j))。
进而，采用PECVD(PECVD SiNx:H)将SiNx成膜，形成了第二保护层17(图3b(k))。形成接触孔18，与外部配线连接。
然后，在大气下、280℃下热处理1小时，制造W＝20μm、L＝5μm的底栅结构蚀刻阻挡型场效应型晶体管(图3b(1))。
对于场效应型晶体管，进行了下述的评价。
(1)场效应迁移率(μ)、通断比、截止电流、S值、阈值电压(Vth)
使用半导体参数分析仪(ケ一スレ一4200)，在室温、遮光环境下测定。
(2)磁滞
使用半导体参数分析仪，测定升电压时的传输曲线(I-V特性)和降电压时的传输曲线(I-V特性)，将升降时的电压之差记为ΔVg。将ΔVg的最大值为0.5V以下记为“少”，将为0.5～3V记为“有”，将为3V以上记为“大”。
再有，图4为升电压时和降电压时的传输曲线(I-V特性)的实例，(a)表示磁滞少的实例，(b)表示磁滞大的实例。
(3)阈值电压的移位(应力试验)
应力条件为以栅电压20V在50℃下施加10μA的直流电压105秒。对施加应力前后的Vth进行比较，测定阈值电压的移位量(ΔVth)。
(4)耐湿性
在湿度85％环境下放置120小时，评价阈值电压的迁移。
◎：变化量小于0.5V，○：变化量为0.5V以上且小于2V，△：变化量为2V以上5V以下，×：变化量为5V以上
对于实施例1和形状与实施例1相同的晶体管的实施例2～39，将场效应型晶体管的元件构成示于表4～6。
此外，将评价结果示于表7、8。
Figure BPA00001314507600311
Figure BPA00001314507600321
Figure BPA00001314507600331
Figure BPA00001314507600341
Figure BPA00001314507600351
实施例18～25
除了使半导体层形成时的条件与表4、5所示的评价例同样以外，与实施例1同样地制作晶体管，进行评价。将结果示于表7。
实施例26～32
如表4、5所示，改变半导体层的形成、源·漏电极，用湿式蚀刻进行半导体层的形成和源·漏电极的形成，除此以外，与实施例1同样地制作、评价。
再有，半导体层使用草酸系蚀刻液形成图案，源电极·漏电极使用PAN系蚀刻液形成图案。
实施例33、34
如表6所示改变TFT的结构、制造工艺，除此以外，与实施例1同样地制作晶体管，进行评价。
实施例35～37
如表6所示改变TFT的结构、制造工艺，除此以外，与实施例1同样地制作晶体管，进行评价。
实施例38、39
如表6所示改变半导体层成膜时的氧分压，除此以外，与实施例1同样地对晶体管进行制作、评价。
实施例40
制作图5所示的底栅蚀刻阻挡场效应型晶体管，与实施例1同样地进行评价。再有，图5(a)是实施例40中制作的场效应型晶体管的简要截面图，(b)是表示各部件的位置关系的简要俯视图。图5(a)为图5(b)的A-A截面图。各部件的附图标记与图1同样，省略说明。
本实施例中，使用带有热氧化膜11’(SiOx、100nm)的Si基板10’，以表9所示的TFT的结构、制造工艺制作晶体管。Si基板10’兼作栅电极。
对于实施例40和形状与实施例40相同的晶体管的实施例41～46，将场效应型晶体管的元件构成示于表9。
此外，将评价结果示于表10。
实施例41
除了使第一保护层为HfOx以外，与实施例40同样地制作、评价底栅结构蚀刻阻挡型场效应型晶体管。
实施例42～46
如表9所示改变各电极、第一保护层和第二保护层、制作工艺，除此以外，制作与实施例40同样的结构的场效应型晶体管，进行评价。
实施例47
制作图6所示的底栅结构的反向沟道蚀刻(BCH)型的场效应晶体管。再有，各部件的附图标记与图1相同，省略说明。
在玻璃基板10上，采用室温的RF溅射而层合了200nm的钼金属后，采用湿式蚀刻形成图案，制作了栅电极11。
其次，在制作了栅电极11的基板，采用等离子体化学气相生长装置(PECVD)，将SiOx成膜，形成栅极绝缘膜12。
其次，将评价例18中制造的靶安装到作为DC溅射法之一的DC磁控管溅射法的成膜装置中，在栅极绝缘膜上成膜。溅射条件与评价例18相同。
然后，使用草酸系蚀刻液，用湿式蚀刻形成图案，形成了半导体层13(膜厚30nm)。
接着，采用DC溅射形成Al-Nd合金膜。成膜后，使用PAN系蚀刻液，用湿式蚀刻形成图案，形成了源电极·漏电极14、15。
其次，采用PECVD将SiOx成膜，形成了第一保护层16。
进而，作为第二保护层17，采用PECVD(PECVD SiNx:H)将SiNx成膜后，形成接触孔18，与外部配线连接。
然后，在大气下、280℃下进行1小时热处理，制作W＝20μm、L＝5μm的底栅结构反向沟道蚀刻型场效应型晶体管。
对于实施例47和形状与实施例47相同的晶体管的实施例48～51，将场效应型晶体管的元件构成示于表11。
此外，将评价结果示于表12。
Figure BPA00001314507600401
[表12]
Figure BPA00001314507600411
实施例48～51
如表11所示，改变各电极、第一保护层和第二保护层、制作工艺，除此以外，制作与实施例47同样的结构的场效应型晶体管，进行评价。
实施例52和53
在表13所示的条件下制作图7所示的共面结构场效应型晶体管，进行评价。再有，各部件的附图标记与图1相同，省略说明。
在玻璃基板10上形成了栅电极11和栅极绝缘膜12(图7(a)(b))。形成了半导体层13后，将第一保护层16’成膜(图7(c))。
在第一保护层16’上形成了抗蚀剂膜21(图7(d))。从基板10侧照射光，使栅电极11为掩模，将抗蚀剂膜的一部分21’曝光，除去(图7(e)(f))。然后，将第一保护层16’形成图案以与栅电极11匹配，形成了第一保护层16(图7(g))。
采用PECVD(PECVD SiNx:H)将SiNx成膜，形成第二保护层17，同时使半导体层部分13的没有被第一保护层16覆盖的部分13a低电阻化，形成了低电阻化后的半导体层部分13a(图7(h))。形成接触孔18，与漏电极14及源电极15连接，制作共面结构场效应型晶体管(图7(i))。
将评价结果示于表14。
Figure BPA00001314507600421
[表14]
Figure BPA00001314507600431
再有，在与实施例52的半导体层、源·漏电极同样的条件下，在玻璃基板上制作薄膜，评价了霍尔效应的温度特性。在与半导体层相同的条件下制作的薄膜显示出温度依赖性，为非退化半导体，在与源·漏电极相同条件下制作的薄膜不显示温度依赖性，为退化半导体。
图8中示出迁移率的温度依赖性。从直线的斜率能够计算活化能。图中(1)相当于源·漏电极，(2)相当于半导体层。可以确认相当于半导体层的膜的活化能约为35meV，显示热活性型，为非退化半导体，相当于源·漏电极的膜的活化能小于3meV，为退化半导体。
实施例54
在表13所示的条件下，制作图9所示的顶栅结构场效应型晶体管，进行评价。再有，使第一保护层为层合结构，在半导体层13成膜前形成。在基板10侧，形成了采用PECVD将SiNx成膜的第一保护层16b，在其上形成采用PECVD将SiO2成膜的第一保护层16a。
将晶体管的评价结果示于表14。
实施例55
在表13所示的条件下制作图10所示的场效应晶体管。该晶体管在图1所示的底栅结构的蚀刻阻挡(ES)型的场效应晶体管中，通过使半导体层的一部分低电阻化而形成了源电极和漏电极。
在玻璃基板10上，采用室温的RF溅射而层合了200nm的钼金属后，采用湿式蚀刻形成图案，制作了栅电极11。
其次，在制作了栅电极的基板上，采用等离子体化学气相生长装置(PECVD)，将SiOx成膜，形成了栅极绝缘膜12。
其次，将评价例18中制造的靶安装到作为DC溅射法之一的DC磁控管溅射法的成膜装置中，在栅极绝缘膜上成膜。溅射条件与评价例18相同。
然后，用草酸系的湿式蚀刻液形成图案，形成了半导体层13(膜厚40nm)。
其次，采用PECVD，将SiOx成膜，采用干式蚀刻(RIE)形成图案，形成了第一保护层16(蚀刻阻挡)。
通过目前为止的工序得到了图3b(h)所示的形成了第一保护层16的基板。
然后，作为第二保护层17，采用PECVD(PECVD SiNx:H)将SiNx成膜的同时，使半导体层13的一部分低电阻化而形成了源电极14·漏电极15。再有，利用将SiNx成膜时的氢等离子体将半导体层的一部分低电阻化。
然后，形成接触孔18，与外部配线连接。
然后，在大气下、280℃下进行1小时热处理，制造了W＝20μm、L＝5μm的底栅结构共面型场效应型晶体管。
将晶体管的评价结果示于表14。
实施例56～58
如表13所示改变半导体层的形成、源·漏电极，用湿式蚀刻进行半导体层的形成和源·漏电极的形成，除此以外，与实施例1同样地进行制作、评价。
再有，半导体层使用草酸系蚀刻液形成图案，源电极·漏电极使用PAN系蚀刻液形成图案。
比较例1～5
制作了表15所示的构成的底栅结构反向沟道蚀刻型场效应型晶体管。
半导体层在表16所示条件下使用2种靶(ZnO和In2O3-SnO2(原子比In∶Sn＝1∶1))通过共溅射形成。
图11是采用共溅射的薄膜形成的概念图。
将基板10固定于旋转台31，在溅射处理中通过轴32使旋转台31旋转。由此进行使用了In2O3-SnO2靶33和ZnO靶34两者的成膜。
再有，ZnO靶使用RF溅射成膜，In2O3-SnO2(原子比In∶Sn＝1∶1)靶使用DC溅射成膜。
与实施例1同样地，用XPS测定的比较例1和5的Sn平均价数分别为+2.9、+3.0。
再有，将比较例中制作的场效应型晶体管的元件构成示于表15。此外，将比较例中使用的半导体层的成膜条件、半导体层的组成、特性示于表16、17。此外，将比较例的晶体管的评价结果示于表18。
Figure BPA00001314507600461
Figure BPA00001314507600471
Figure BPA00001314507600491
比较例6～14
如表16、17所示改变半导体层的组成比，除此以外，与实施例1同样地制造场效应型晶体管，进行评价。
比较例15～19
在表17所示的条件下形成半导体层，使其成为表15所示的TFT结构和制造工艺，除此以外，与实施例1同样地制造场效应型晶体管，进行评价。
比较例20
改变组成比，对半导体层进行干式蚀刻，除此以外，与实施例55同样地制作场效应型晶体管，进行评价。
其结果，与半导体层的组成比相同的比较例13相比，晶体管特性大幅降低。认为原因在于使半导体的一部分低电阻化时生成锡的低级氧化物，接触电阻增大。认为其原因在于锡的量多，Sn/Zn比也大。
[实施例和比较例的研究]
(1)半导体层中的Zn量(Zn/(In+Sn+Zn))
图12中示出使In和Sn比为一定时的Zn量(Zn/(In+Sn+Zn))与迁移率(a)、截止电流(b)的关系。图12中，用A表示基于实施例的测定值的线，用B表示基于比较例的测定值的线。
与无保护层的比较例1～5相比，在形成了保护层后增加了热处理的实例，即使Zn量增加，迁移率也不降低。可知在Zn/(In+Sn+Zn)＝0.6附近显示非常高的迁移率和低的截止电流，能够构成具有实用性的TFT。
(2)In量(In/(In+Sn+Zn))或Sn量(Sn/(In+Sn+Zn))
图13中示出使Zn量一定时的In量(In/(In+Sn+Zn))与迁移率(a)、截止电流(b)的关系。图13表示由实施例18～25得到的结果，表示对于图2所示的组成区域1～3，改变热处理温度进行比较的结果。在350℃下进行热处理的情况下，迁移率高、截止电流低等区域3的特性良好，在200℃下进行热处理的情况下，迁移率高等区域2的特性良好。
此外，带有保护层后增加280℃热处理的实例，可知Sn/In比从0.33至1附近，显示非常高的迁移率和低截止电流，能够构成具有实用性的TFT。
此外，从热处理温度的比较可知，如果Sn/In比小(Sn量少)，即使采用低温的热处理，也能够得到良好的TFT特性，能够以适当的锡量应对低温工艺。
(3)保护层
从比较例18和实施例42的比较可知，通过在第一保护层的形成后进行热处理，能够确认晶体管特性的提高(通断比的提高、截止电流的减小、S值的减小、阈值电压的减小)和耐湿性的提高的效果。
从实施例42与实施例40的比较可知，通过在第二保护层的形成后进行热处理，耐湿性、S值进一步提高。
同样地，从实施例1与比较例19的比较可知，通过第一、第二保护层，获得晶体管特性的提高(通断比的提高、截止电流的减小、S值的减小、阈值电压的减小)和耐湿性的提高的效果。
(4)锡原子的添加
由比较例17和19的比较可知，即使在无保护层的状态下通过锡的添加使耐湿性提高。
此外，对实施例15、12、8、比较例8的气氛温度所致的阈值电压的移位量(ΔVth(temp))进行了比较。不含Sn的比较例8的ΔVth(temp)为12V以上，而含有Sn的实施例15、12、8的ΔVth(temp)为6V以下。可以确认通过含有Sn，对于气氛温度的稳定性也得到了改良。
再有，将气氛温度25℃和80℃下的Vth的差(Vth(25℃)-Vth(80℃))为气氛温度所致的阈值电压的移位量(ΔVth(temp))。
(5)成膜时的氧分压
由实施例1、38、39可知，在氧分压5×10-3Pa～2.5×10-2Pa下能获得良好的特性。
(6)半导体层的组成区域所致的工艺上的特征
图2所示的各区域，可确认能够应用下述的工艺。再有，图2中○所示的点表示实施例的组成，×所示的点表示比较例的组成。
区域1：可进行半导体层的采用草酸等的湿式蚀刻，可进行源·漏电极的采用PAN等的湿式蚀刻
区域2：可进行半导体层的采用草酸等的湿式蚀刻，
区域3：可进行半导体层的采用草酸等的湿式蚀刻，可进行源·漏电极的采用PAN等的湿式蚀刻
区域4：可进行源·漏电极的采用PAN等的湿式蚀刻
区域外：可进行源·漏电极的采用PAN等的湿式蚀刻
再有，区域1～4和这些区域外均可进行干式蚀刻。
(7)靶
再有，将评价例1、7、19、25、26、27、比较例6、12、15的靶的性状汇总于表19。
关于Zn/(In+Sn+Zn)所示的原子组成比率为70原子％以下、In/(In+Sn+Zn)所示的原子组成比率小于33原子％、Sn/(In+Sn+Zn)所示的原子组成比率为5原子％以上且小于15原子％的靶(评价例7、25、26、27)的性状，In(铟)含量少，以Zn2SnO4所示的尖晶石结构化合物为主成分，靶性状特别良好。此外，制作场效应晶体管时的特性也良好。
产业上的利用可能性
本发明的场效应型晶体管，可适合用于显示器用面板、RFID标签、X射线检测器面板·指纹传感器·光传感器等传感器等。
上述对几个本发明的实施方式和/或实施例进行了详细说明，对于本领域技术人员，由本发明的新的教导和效果，在实质上不脱离的情况下，容易对作为这些例示的实施方式和/或实施例增加大量的变形。因此，这些大量的变形也包括在本发明的范围内。
将本说明书中记载的文献的内容全部援用于此。

Claims (15)

1.一种场效应型晶体管，其特征在于，
在基板上至少具有栅电极、栅极绝缘膜、半导体层、半导体层的保护层、源电极和漏电极，
所述源电极和漏电极借助半导体层连接，
所述栅电极和所述半导体层之间有栅极绝缘膜，
在所述半导体层的至少一面侧具有保护层，
所述半导体层是含有In原子、Sn原子和Zn原子的氧化物，并且
Zn/(In+Sn+Zn)所示的原子组成比率为25原子％以上75原子％以下，
Sn/(In+Sn+Zn)所示的原子组成比率小于50原子％。
2.如权利要求1所述的场效应型晶体管，其特征在于，
所述半导体层满足下述条件1：
·条件1
(1)Zn/(In+Sn+Zn)所示的原子组成比率为40原子％以上65原子％以下，
(2)Sn/(In+Sn+Zn)所示的原子组成比率为10原子％以上且小于23原子％。
3.如权利要求1所述的场效应型晶体管，其特征在于，
所述半导体层满足下述条件2：
·条件2
(1)Zn/(In+Sn+Zn)所示的原子组成比率为40原子％以上65原子％以下，
(2)Sn/(In+Sn+Zn)所示的原子组成比率为1原子％以上且小于10原子％。
4.如权利要求1所述的场效应型晶体管，其特征在于，
所述半导体层满足下述条件3：
·条件3
(1)Zn/(In+Sn+Zn)所示的原子组成比率为50原子％以上65原子％以下，
(2)Sn/(In+Sn+Zn)所示的原子组成比率为23原子％以上30原子％以下。
5.如权利要求1所述的场效应型晶体管，其特征在于，
所述半导体层满足下述条件4：
·条件4
(1)Zn/(In+Sn+Zn)所示的原子组成比率大于65原子％且为75原子％以下。
6.如权利要求1～5任一项所述的场效应型晶体管，其特征在于，
所述保护层含有氧化物。
7.如权利要求1～5任一项所述的场效应型晶体管，其特征在于，
所述保护层包括含有氧化物的第一保护层和含有氮化物的第二保护层。
8.如权利要求1～7任一项所述的场效应型晶体管，其特征在于，
场效应迁移率为3cm2/Vs以上，截止电流为2×10-12A以下，阈值电压Vth为-1V以上5V以下。
9.一种场效应型晶体管的半导体层形成用溅射靶，其特征在于，
是含有In原子、Sn原子和Zn原子的氧化物，
Zn/(In+Sn+Zn)所示的原子组成比率为25原子％以上70原子％以下，
Sn/(In+Sn+Zn)所示的原子组成比率小于50原子％。
10.一种场效应型晶体管的半导体层形成用溅射靶，其特征在于，
是含有In原子、Sn原子和Zn原子的氧化物，
Zn/(In+Sn+Zn)所示的原子组成比率为70原子％以下，
In/(In+Sn+Zn)所示的原子组成比率小于33原子％，
Sn/(In+Sn+Zn)所示的原子组成比率为5原子％以上且小于15原子％。
11.如权利要求1～8任一项所述的场效应型晶体管的制造方法，其特征在于，
包括使用权利要求9或10的溅射靶使半导体层成膜的工序。
12.如权利要求11所述的场效应型晶体管的制造方法，其特征在于，
包括形成半导体层的工序、在半导体层上形成保护层的工序和在这些工序后在150～350℃下进行热处理的工序。
13.如权利要求11或12所述的场效应型晶体管的制造方法，其特征在于，
包括使半导体层的一部分低电阻化而成为源电极或漏电极的工序。
14.一种显示用面板，其特征在于，
具备权利要求1～8任一项所述的场效应型晶体管。
15.一种半导体膜，其特征在于，
是含有In原子、Sn原子和Zn原子的氧化物，并且
Zn/(In+Sn+Zn)所示的原子组成比率为25原子％以上75原子％以下，
Sn/(In+Sn+Zn)所示的原子组成比率小于50原子％，
Sn的平均价数为+3.2以上。
CN2009801326157A 2008-08-27 2009-08-26 场效应型晶体管、其制造方法和溅射靶 Active CN102132414B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008218054 2008-08-27
JP2008-218054 2008-08-27
PCT/JP2009/004113 WO2010023889A1 (ja) 2008-08-27 2009-08-26 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット

Publications (2)

Publication Number Publication Date
CN102132414A true CN102132414A (zh) 2011-07-20
CN102132414B CN102132414B (zh) 2013-05-22

Family

ID=41721072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801326157A Active CN102132414B (zh) 2008-08-27 2009-08-26 场效应型晶体管、其制造方法和溅射靶

Country Status (6)

Country Link
US (3) US10644163B2 (zh)
JP (3) JP5307144B2 (zh)
KR (2) KR101538283B1 (zh)
CN (1) CN102132414B (zh)
TW (1) TWI508284B (zh)
WO (1) WO2010023889A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489899A (zh) * 2012-06-08 2014-01-01 三星显示有限公司 氧化物半导体的前体组合物、薄膜晶体管基板及其制法
CN104538405A (zh) * 2015-01-04 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN105324835A (zh) * 2013-06-28 2016-02-10 株式会社神户制钢所 薄膜晶体管及其制造方法
CN105684135A (zh) * 2013-10-30 2016-06-15 株式会社理光 场效应晶体管、显示元件、图像显示装置和***
CN111373514A (zh) * 2017-11-20 2020-07-03 株式会社爱发科 氧化物半导体薄膜

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132414B (zh) 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9991311B2 (en) * 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
WO2011108374A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
JP5727832B2 (ja) * 2010-03-31 2015-06-03 株式会社半導体エネルギー研究所 トランジスタ
JP5523896B2 (ja) * 2010-03-31 2014-06-18 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
JP5523897B2 (ja) * 2010-03-31 2014-06-18 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
CN110620156A (zh) * 2010-04-02 2019-12-27 株式会社半导体能源研究所 半导体装置
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2016026389A (ja) * 2010-04-07 2016-02-12 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) * 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN102859705B (zh) * 2010-04-23 2015-12-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US8416622B2 (en) * 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR20120000499A (ko) * 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5780902B2 (ja) * 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2012114367A (ja) * 2010-11-26 2012-06-14 Idemitsu Kosan Co Ltd 錫を含む非晶質酸化物薄膜、及び薄膜トランジスタ
JP2013070010A (ja) * 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP5852874B2 (ja) * 2010-12-28 2016-02-03 株式会社半導体エネルギー研究所 半導体装置
JP5864054B2 (ja) * 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
TWI596769B (zh) * 2011-01-13 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體儲存裝置
JP5750065B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2013153118A (ja) * 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
JP5645737B2 (ja) * 2011-04-01 2014-12-24 株式会社神戸製鋼所 薄膜トランジスタ構造および表示装置
TWI459563B (zh) * 2011-04-01 2014-11-01 Chunghwa Picture Tubes Ltd 電晶體陣列基板
JP5977569B2 (ja) 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9397222B2 (en) * 2011-05-13 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR101940570B1 (ko) * 2011-05-13 2019-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｅｌ 표시 장치 및 그 전자 기기
TWI514572B (zh) * 2011-06-10 2015-12-21 E Ink Holdings Inc 金屬氧化物半導體電晶體
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5784732B2 (ja) * 2011-08-10 2015-09-24 シャープ株式会社 液晶表示装置、および液晶表示装置の製造方法
WO2013061895A1 (en) * 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6212869B2 (ja) * 2012-02-06 2017-10-18 三菱マテリアル株式会社 酸化物スパッタリングターゲット
US9536993B2 (en) 2012-03-23 2017-01-03 Japan Science And Technology Agency Thin film transistor and method for manufacturing thin film transistor
JP5995504B2 (ja) * 2012-04-26 2016-09-21 富士フイルム株式会社 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP2014007311A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
KR102078213B1 (ko) 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US9885108B2 (en) * 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6470352B2 (ja) * 2012-10-18 2019-02-13 出光興産株式会社 酸化物半導体薄膜
JP6015389B2 (ja) * 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
WO2014085971A1 (zh) * 2012-12-04 2014-06-12 深圳市柔宇科技有限公司 一种金属氧化物tft器件及制造方法
JP2014135474A (ja) * 2012-12-14 2014-07-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法
TWI607104B (zh) * 2013-01-15 2017-12-01 出光興產股份有限公司 Sputtering target, oxide semiconductor film and their manufacturing method
JP2014165404A (ja) * 2013-02-26 2014-09-08 Toshiba Corp 半導体装置及びその製造方法
JP2014175503A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
EP2971225B1 (en) * 2013-03-15 2017-02-22 Applied Materials, Inc. Carrier for a substrate and method for carrying a substrate
JP2014229666A (ja) * 2013-05-20 2014-12-08 出光興産株式会社 薄膜トランジスタ
JP2015005672A (ja) * 2013-06-21 2015-01-08 出光興産株式会社 酸化物トランジスタ
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
WO2015052927A1 (ja) * 2013-10-09 2015-04-16 出光興産株式会社 スパッタリングターゲット及びその製造方法
KR20220047897A (ko) * 2013-12-02 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
JP6412322B2 (ja) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
EP3143641A4 (en) 2014-05-13 2018-01-17 Arizona Board of Regents, a Body Corporate of the State of Arizona acting for and on behalf of Arizona State University Method of providing an electronic device and electronic device thereof
JP2016029719A (ja) * 2014-07-17 2016-03-03 出光興産株式会社 薄膜トランジスタ
KR102235076B1 (ko) * 2014-10-08 2021-04-01 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
US9840781B2 (en) * 2014-12-02 2017-12-12 Texas Instruments Incorporated Process for NiFe fluxgate device
JP6271760B2 (ja) * 2014-12-05 2018-01-31 富士フイルム株式会社 金属酸化物膜の製造方法及び薄膜トランジスタの製造方法
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
CN107484435A (zh) * 2015-03-27 2017-12-15 株式会社半导体能源研究所 晶体管及电子设备
CN106187100B (zh) * 2015-05-04 2019-02-12 清华大学 溅射靶及其制备方法
CN105096780B (zh) * 2015-07-29 2018-07-03 武汉华星光电技术有限公司 基板电路及显示面板的信号测试电路
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
US9680030B1 (en) * 2015-12-02 2017-06-13 Advanced Device Research Inc. Enhancement-mode field effect transistor having metal oxide channel layer
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR101876011B1 (ko) * 2016-01-29 2018-07-06 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조방법
KR102378976B1 (ko) * 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
CN106057828A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板
JP6999272B2 (ja) * 2017-01-20 2022-01-18 株式会社ジャパンディスプレイ 表示装置
US10879250B2 (en) * 2017-08-29 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure for memory device and method for forming the same
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
KR102245272B1 (ko) * 2019-04-16 2021-04-28 서강대학교 산학협력단 Zito를 함유하는 방사선 저항성 금속산화물 반도체 조성물 및 이의 제법 및 용도
KR102661897B1 (ko) 2021-12-29 2024-04-29 한국전자기술연구원 저온 공정으로 제작 가능한 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 반도체 소자 및 전자 기기

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774778B1 (ko) * 1999-11-25 2007-11-07 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명한 도전성 산화물 및 스퍼터링 타겟의제조방법
CN1545567B (zh) * 2001-08-02 2012-03-28 出光兴产株式会社 溅射靶、透明导电膜及它们的制造方法
US8138364B2 (en) * 2001-08-27 2012-03-20 Northwestern University Transparent conducting oxide thin films and related devices
KR100519368B1 (ko) * 2002-03-29 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
DE102005011638A1 (de) * 2004-03-15 2005-10-06 Alliant Techsystems Inc., Edina Mit reaktivem Material angereicherte Projektile und verwandte Verfahren
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
KR100647672B1 (ko) * 2004-12-24 2006-11-23 삼성에스디아이 주식회사 내열성 투명 전극, 이의 제조방법 및 이를 구비한염료감응 태양 전지
WO2007026783A1 (ja) * 2005-09-01 2007-03-08 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、透明導電膜及び透明電極
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
CN101268211B (zh) * 2005-09-20 2011-04-13 出光兴产株式会社 溅射靶、透明导电膜及透明电极
JP5188182B2 (ja) 2005-09-27 2013-04-24 出光興産株式会社 スパッタリングターゲット、透明導電膜及びタッチパネル用透明電極
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
US7889298B2 (en) * 2005-11-21 2011-02-15 Idemitsu Kosan Co. Ltd. Transparent conductive film, and substrate, electronic device and liquid crystal display using the same
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
TW200904340A (en) * 2007-05-11 2009-02-01 Mannatech Inc Processing of natural polysaccharides by selected non-pathogenic microorganisms and methods of making and using the same
CN102132414B (zh) 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489899A (zh) * 2012-06-08 2014-01-01 三星显示有限公司 氧化物半导体的前体组合物、薄膜晶体管基板及其制法
CN105324835A (zh) * 2013-06-28 2016-02-10 株式会社神户制钢所 薄膜晶体管及其制造方法
CN105324835B (zh) * 2013-06-28 2018-04-03 株式会社神户制钢所 薄膜晶体管及其制造方法
CN105684135A (zh) * 2013-10-30 2016-06-15 株式会社理光 场效应晶体管、显示元件、图像显示装置和***
CN105684135B (zh) * 2013-10-30 2019-04-12 株式会社理光 场效应晶体管、显示元件、图像显示装置和***
CN104538405A (zh) * 2015-01-04 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN111373514A (zh) * 2017-11-20 2020-07-03 株式会社爱发科 氧化物半导体薄膜

Also Published As

Publication number Publication date
US10833201B2 (en) 2020-11-10
US20110240988A1 (en) 2011-10-06
TWI508284B (zh) 2015-11-11
US20160201187A1 (en) 2016-07-14
KR20140120947A (ko) 2014-10-14
US20210020784A1 (en) 2021-01-21
JPWO2010023889A1 (ja) 2012-01-26
KR101538283B1 (ko) 2015-07-22
US10644163B2 (en) 2020-05-05
JP2012235142A (ja) 2012-11-29
JP2013030784A (ja) 2013-02-07
KR101516050B1 (ko) 2015-05-04
JP5189698B2 (ja) 2013-04-24
WO2010023889A1 (ja) 2010-03-04
TW201017885A (en) 2010-05-01
JP5307144B2 (ja) 2013-10-02
KR20110053978A (ko) 2011-05-24
CN102132414B (zh) 2013-05-22

Similar Documents

Publication Publication Date Title
CN102132414B (zh) 场效应型晶体管、其制造方法和溅射靶
JP6314198B2 (ja) 複合酸化物焼結体及びそれからなるスパッタリングターゲット
JP5145513B2 (ja) 複合酸化物焼結体及びそれからなるスパッタリングターゲット
CN102131953B (zh) 由InGaO3(ZnO)结晶相形成的氧化物半导体用溅射靶材及其制造方法
CN102105619B (zh) 氧化物薄膜用溅射靶及其制造方法
CN101897031B (zh) 使用了氧化物半导体的场效应晶体管及其制造方法
US8668849B2 (en) Sputtering target, oxide semiconductor film and semiconductor device
JP2010045263A (ja) 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP2010030824A (ja) 金属相含有酸化インジウム焼結体及びその製造方法
CN101911303A (zh) 氧化物半导体场效应晶体管及其制造方法
CN103732790A (zh) 溅射靶
JP2012114367A (ja) 錫を含む非晶質酸化物薄膜、及び薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant