CN102130055A - 改善沟槽型双层栅mos器件的击穿电压的方法 - Google Patents
改善沟槽型双层栅mos器件的击穿电压的方法 Download PDFInfo
- Publication number
- CN102130055A CN102130055A CN2010100273299A CN201010027329A CN102130055A CN 102130055 A CN102130055 A CN 102130055A CN 2010100273299 A CN2010100273299 A CN 2010100273299A CN 201010027329 A CN201010027329 A CN 201010027329A CN 102130055 A CN102130055 A CN 102130055A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- ion
- well region
- layer
- injected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种改善沟槽型双层栅MOS器件的击穿电压的方法,包括:MOS器件中双层栅之间的氧化层采用热氧工艺制备而成;而在刻蚀层间膜形成接触孔之后,对接触孔底部离子注入,在接触孔底部形成第二阱区,所注入的离子导电类型与体区的相同。本发明的方法,在降低MOS器件的开关时间和开关损耗的同时,使漏源击穿电压进一步提高。
Description
技术领域
本发明涉及一种沟槽型双层栅MOS器件的击穿电压的制备方法。
背景技术
在半导体集成电路中,现有的比较先进的沟槽型双层栅功率MOS器件结构如图1所示。这种结构的晶体管屏蔽电极将开关电极(即栅极)与漏区隔开(即屏蔽),有效降低栅漏电容(亦即电路中的米勒电容),从而降低器件的开关时间和开关损耗。这种结构可以通过改进使得米勒电容进一步降低,漏源耐击穿电压进一步提高。
发明内容
本发明所要解决的技术问题是进一步降低沟槽型双层栅MOS器件的米勒电容并进一步提高击穿电压。
为解决上述技术问题,本发明的改善沟槽型双层栅MOS器件的击穿电压的方法,其中双层栅之间的氧化层采用热氧工艺制备而成;而在刻蚀层间膜形成接触孔之后,对接触孔底部离子注入,在所述接触孔底部形成第二阱区,所注入的离子导电类型与体区的相同,且第二阱区延伸至外延层。
本发明的方法,使得相邻沟槽间的外延层与第二阱区的载流子在器件截止时相互耗尽,因此栅漏米勒电容进一步降低,从而降低器件的开关时间和开关损耗同时漏源击穿电压进一步提高。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1为现有的沟槽型双层栅MOS器件的结构示意图;
图2为实施本发明的方法后形成的沟槽型双层栅MOS器件的结构示意图;
图3为实施本发明的方法中沟槽刻蚀后的结构示意图;
图4为实施本发明的方法中下层栅形成后的结构示意图;
图5为实施本发明的方法中上层栅形成后的结构示意图;
图6为实施本发明的方法中源区形成后的结构示意图;
图7为实施本发明的方法中接触孔刻蚀形成后的结构示意图;
图8为实施本发明的方法中接触孔底部两次注入后的结构示意图。
具体实施方式
本发明的改善沟槽型双层栅MOS器件的击穿电压的方法,为在原有结构的基础上,增加了接触孔下方的第二阱区,第二阱区的导电类型与器件体区的相同,第二阱区延伸至外延层;并采用热氧工艺制备双层栅之间的氧化层。
具体的制备流程介绍如下:
1)在有硬阻挡层的保护下,刻蚀衬底上的外延层形成沟槽(见图3);
2)接着是沟槽内壁的氧化层生长,之后是第一层多晶硅的淀积并回刻,形成下层栅(为该器件的屏蔽电极,见图4)。在沟槽内壁的氧化层生长之前,还可进行牺牲氧化层的生长和去除工艺。
3)而后是采用热氧工艺生长下层栅上的氧化层。一种具体的做法为先采用离子注入工艺将氮离子注入到沟槽侧壁表面(即为没被下层栅覆盖的沟槽表面),而不注入到底下的下层栅表面;接着进行热氧生长,使沟槽侧壁的硅和下层栅表面的多晶硅氧化生成氧化层,因有氮离子存在的沟槽侧壁的氧化速度比多晶硅的氧化速度慢,因此可以在下层栅表面形成足够厚且均匀致密的氧化层。氮离子注入工艺中,所注入的氮离子剂量为:1011~1016原子/cm2,氮离子束与衬底垂直轴的夹角为:0~89度,注入能量为:1~500KeV。而另一种做法为先采用离子注入工艺将氟离子注入至下层栅的表面,沟槽侧壁不注入氟离子;之后进行热氧生长,使沟槽侧壁的硅和下层栅表面的多晶硅氧化生成氧化层,也可以在下层栅上形成足够厚且均匀致密的氧化层。氟离子注入工艺中,氟离子的注入剂量为:1011~1016原子/cm2,注入能量为:1~2000KeV。
4)而后是第二层多晶硅的淀积,刻蚀后形成上层栅(见图6)(也称为开关电极)。
5)而后同样是采用常规工艺进行体区的离子注入和源区的离子注入,以及在形成了上述结构的衬底上淀积层间膜,接着刻蚀层间膜形成接触孔(见图7)。
6)在接触孔刻蚀形成之后,两次离子注入,所注入的离子导电类型与体区的相同,分别在接触孔下方形成第二阱区和在接触孔底部表面形成欧姆接触区(见图8),第二阱区深于欧姆接触区,延伸至外延层。两次均为垂直注入,形成第二阱区的离子注入中,注入能量设置为10-2000KeV,所注入的离子剂量为1012~1014原子/cm2;形成欧姆接触区的离子注入工艺中,注入能量为1-200KeV,所注入的离子剂量为1014~1016原子/cm2。
后续其它工艺与传统的沟槽双层栅MOS器件制程完全一致,最终形成如图2所示的器件结构。
Claims (4)
1.一种改善沟槽型双层栅MOS器件的击穿电压的方法,其特征在于:
所述沟槽型双层栅MOS器件中双层栅之间的氧化层采用热氧工艺制备而成;
而在刻蚀层间膜形成接触孔之后,对接触孔底部进行离子注入,在所述接触孔底部形成第二阱区,所注入的离子导电类型与体区的相同,所述第二阱区延伸至外延层中。
2.根据权利要求1所述的方法,其特征在于:所述在接触孔底部形成第二阱区之后,还进行离子注入在所述接触孔底部表面形成欧姆接触区。
3.根据权利要求1所述的方法,其特征在于:所述形成欧姆接触区的离子注入中,所注入的离子剂量为1014~1016原子/cm2,注入能量为1-200KeV。
4.根据权利要求1至3中任一项权利要求所述的方法,其特征在于:所述接触孔底部的离子注入工艺中,两次均为垂直注入,所述形成第二阱区的离子注入中,注入能量设置为10-2000KeV,所注入的离子剂量为1012~1014原子/cm2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010100273299A CN102130055A (zh) | 2010-01-20 | 2010-01-20 | 改善沟槽型双层栅mos器件的击穿电压的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010100273299A CN102130055A (zh) | 2010-01-20 | 2010-01-20 | 改善沟槽型双层栅mos器件的击穿电压的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102130055A true CN102130055A (zh) | 2011-07-20 |
Family
ID=44268073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010100273299A Pending CN102130055A (zh) | 2010-01-20 | 2010-01-20 | 改善沟槽型双层栅mos器件的击穿电压的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102130055A (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060273386A1 (en) * | 2005-05-26 | 2006-12-07 | Hamza Yilmaz | Trench-gate field effect transistors and methods of forming the same |
US7470953B2 (en) * | 2003-10-08 | 2008-12-30 | Toyota Jidosha Kabushiki Kaisha | Insulated gate type semiconductor device and manufacturing method thereof |
-
2010
- 2010-01-20 CN CN2010100273299A patent/CN102130055A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7470953B2 (en) * | 2003-10-08 | 2008-12-30 | Toyota Jidosha Kabushiki Kaisha | Insulated gate type semiconductor device and manufacturing method thereof |
US20060273386A1 (en) * | 2005-05-26 | 2006-12-07 | Hamza Yilmaz | Trench-gate field effect transistors and methods of forming the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103247681B (zh) | 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet | |
US8659076B2 (en) | Semiconductor device structures and related processes | |
CN107482061B (zh) | 超结器件及其制造方法 | |
CN103346166B (zh) | 半导体器件及其制作方法 | |
CN104992977B (zh) | Nldmos器件及其制造方法 | |
CN102130000B (zh) | 沟槽型双层栅mos器件的制备方法 | |
CN108172563B (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
CN103151376A (zh) | 沟槽-栅极resurf半导体器件及其制造方法 | |
CN102569403A (zh) | ***栅型沟槽功率mos器件的终端结构及其制造方法 | |
CN102130169B (zh) | 具有屏蔽栅的功率mos器件结构及其制备方法 | |
CN102130006B (zh) | 沟槽型双层栅功率mos晶体管的制备方法 | |
CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
CN105845736A (zh) | 一种ldmos器件结构及制作方法 | |
CN106783620A (zh) | 抗emi的超结vdmos器件结构及其制备方法 | |
CN102104068A (zh) | 功率mos晶体管的结构及其制备方法 | |
CN105489649A (zh) | 在沟槽式功率器件中改善终端区低击穿电压的方法 | |
CN102130007B (zh) | 沟槽型双层栅功率mos晶体管的制备方法 | |
CN102130001B (zh) | 沟槽型双层栅功率mos器件的制备方法 | |
CN102637731A (zh) | 一种沟槽功率mos器件的终端结构及其制造方法 | |
TW200304188A (en) | Semiconductor component and manufacturing method | |
CN108598151B (zh) | 能提高耐压能力的半导体器件终端结构及其制造方法 | |
CN102103997B (zh) | 沟槽型功率mos器件的结构及其制备方法 | |
CN102760761B (zh) | 一种抗闩锁n型绝缘体上硅横向绝缘栅双极型晶体管 | |
CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
CN109427881A (zh) | 具有屏蔽栅的沟槽栅mosfet及制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110720 |