CN102569403A - ***栅型沟槽功率mos器件的终端结构及其制造方法 - Google Patents
***栅型沟槽功率mos器件的终端结构及其制造方法 Download PDFInfo
- Publication number
- CN102569403A CN102569403A CN2012100109236A CN201210010923A CN102569403A CN 102569403 A CN102569403 A CN 102569403A CN 2012100109236 A CN2012100109236 A CN 2012100109236A CN 201210010923 A CN201210010923 A CN 201210010923A CN 102569403 A CN102569403 A CN 102569403A
- Authority
- CN
- China
- Prior art keywords
- electrode
- mask plate
- terminal
- terminal structure
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000001259 photo etching Methods 0.000 claims abstract description 7
- 238000000605 extraction Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims description 18
- 150000004706 metal oxides Chemical class 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 239000000725 suspension Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- 238000003466 welding Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 description 22
- 238000005516 engineering process Methods 0.000 description 11
- 230000001413 cellular effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 210000003850 cellular structure Anatomy 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供的是***栅型沟槽功率MOS器件的终端结构及其制造方法。包括栅引出电极(101)、栅电极下部悬浮多晶硅电极(102)、厚氧化层(103)、栅电极连接金属(104)、源电极(105)、漂移区(N-)(106)、漏电极(107)；栅电极引出电极(101)、栅电极下部悬浮多晶硅电极(102)和厚氧化层(103)组合结构构成器件终端且在相同掩膜板及相同工艺中形成。本发明通过5块光刻板的工艺制造流程实现***栅型沟槽功率MOS器件结构，在保证器件有超低的导通电阻的同时，不影响器件的击穿电压及寄生电容，在优化了工艺制造流程的同时，降低了器件的制作成本。
Description
技术领域
本发明涉及的是一种***栅型沟槽功率MOS器件的终端结构。本发明也涉及一种***栅型沟槽功率MOS器件的终端的制造方法。
背景技术
在20世纪九十年代，功率沟槽MOS场效应晶体管(Power Trench MOSFET)的发展和工业化技术的主要研究方向，主要在最小化低压功率器件的正向导通电阻(Ron)。今天，功率沟槽MOS器件的结构已经适用于大多数功率MOSFET的应用中，并且器件的特性不断地接近硅材料的一维限制(表述了器件漂移区特征导通电阻和关断态时击穿电压的理论关系)。降低表面电场REduced SURface Field(RESURF)技术的提出，可以令击穿电压为600V的功率沟槽MOS器件超过硅材料的一维限制。接着依据RESURF的工作原理，又出现***栅型沟槽(Split-Gate Trench)MOSFET器件结构，可以在等比例缩小的30V左右的低压下超过硅材料的一维限制。因此，***栅型沟槽MOSFET器件在低、中压(20～200V)范围内，拥有较低的正向导通电阻，占有明显的优势。
但是，当前的***栅型沟槽MOSFET器件的终端结构虽然能够保证器件的耐压，但是复杂的结构需要过多的工艺和光刻板来配合，因此必然增加器件的成本并降低器件的工作可靠性。提高集成度和减少光刻次数时最为有效的降低成本的方法。但是集成度高的提升受限于半导体企业的设备能力以及工艺能力而难于实现，或者会对器件的开关特性带来负面的影响。因此，优化器件结果，优化工艺制造流程，在提高了***栅型沟槽MOSFET器件件的可靠性的同时，降低了器件的制作成本。
现有的工艺过程中，制造***栅型沟槽MOSFET器件，一般需要5-7块板。公开号为US20090008709A的美国专利《Power Semiconductor Devices With Trenched Shielded SplitGate Transistor And Methods Of Manufacture》，公开了一种7块光刻板的***栅型沟槽MOSFET器件及其终端结构。所用到得7块光刻板分别是：沟槽层光刻板1，形成终端时的多晶硅和氧化物回刻蚀时隔离的光刻板2，有源区同场氧化层域光刻板3，源电极接触孔光刻板4，栅电极引出孔光刻板5，金属层光刻板6，表面钝化、光刻压焊点7。具体如图1所示。其特点是终端同源电极接触。但是器件的栅电极引出孔在器件内部有源区内，会占用元胞有源区面积，从而降低晶圆的利用率，并且板次较多。
公开号为CN101853854A的中国专利《一种改进型终端结构的沟槽功率MOS器件及其制造方法》，公开了一种5块光刻板的深沟槽MOSFET器件及其终端结构。所用到的5块光刻板分别是：深沟槽刻蚀的光刻板1，有源区层光刻板2，源电极接触孔光刻板3，金属层光刻板4，表面钝化、光刻压焊点5。具体如图2所示。其特点为终端处的深沟槽同时为保护环和截止环。但工艺上并没有精简，为了让终端处的深沟槽能够起到截止作用，并同元胞中的沟槽在一块板中形成，因此元胞中的沟槽会很深，会增大器件的栅漏寄生电容(Cgd)，从而影响器件的开关特性。并且源电极接触孔进入了终端结构中，该终端结构的抗击穿效率将会受到影响。
公开号为US007800185B2的美国专利《Closed Trench MOSFET With Floating TrenchRings As Termination》，公开了一种5块光刻板的深沟槽MOSFET器件及其终端结构。所用到得5块光刻板分别是：深沟槽刻蚀的光刻板1，N+源阻挡层光刻板2，源电极接触孔光刻板3，金属层光刻板4，表面钝化、光刻压焊点5。具体如图3所示。其特点为：终端由一系列的深沟槽构成，且终端中得多晶硅电极悬浮，因此悬浮电极中得P-区域很容易受外界影响，从而不利于器件的稳定性。
发明内容
本发明的目的在于提供一种在保证器件有超低的导通电阻的同时，不影响器件的击穿电压及寄生电容的***栅型沟槽功率MOS器件的终端结构。本发明的目的还在于提供一种能降低器件的制作成本的***栅型沟槽功率MOS器件的终端结构的制造方法。
本发明的目的是这样实现的：
本发明的***栅型沟槽功率MOS器件的终端结构包括栅引出电极101、栅电极下部悬浮多晶硅电极102、厚氧化层103、栅电极连接金属104、源电极105、漂移区(N-)106、漏电极107；栅电极引出电极101、栅电极下部悬浮多晶硅电极102和厚氧化层103组合结构构成器件终端且在相同掩膜板及相同工艺中形成。
栅电极引出电极101、栅电极下部悬浮多晶硅电极102、厚氧化层103和漂移区(N-)106的尺寸和浓度，可根据器件特性的需要进行设定。
本发明的***栅型沟槽功率MOS器件的终端结构的制造方法为：
在N+衬底上外延生长N-区及P体区，然后利用掩膜板1生成深沟槽，并淀积厚氧化层及掺杂多晶硅，进行多晶硅和二氧化硅的回刻蚀，干氧生成栅氧化层，并淀积掺杂多晶硅形成***栅结构，淀积氮化硅；利用掩膜板2刻蚀掉有源区的氮化硅后，对多晶硅进行回刻蚀；去除氮化硅后，角度离子注入N+，形成源电极，并淀积氮化硅，利用掩膜板3刻蚀出源电极和栅引出电极的接触孔，离子注入P+后，淀积金属；利用掩膜板4分离源电极和栅引出电极；利用掩膜板5进行表面钝化、光刻压焊点、刻蚀钝化层，背面减薄，背面金属化。
本发明提出了***栅型沟槽功率MOS器件的终端及其制造方法，通过5块光刻板的工艺制造流程实现***栅型沟槽功率MOS器件结构，在保证器件有超低的导通电阻的同时，不影响器件的击穿电压及寄生电容，在优化了工艺制造流程的同时，降低了器件的制作成本。
本发明的***栅型沟槽功率MOS器件的终端结构，栅电极引出电极101在N+源区离子注入过程中，充当掩膜板作用，有效的分离出器件的有源区和终端区域。覆盖在氮化硅上的栅引出电极101，在终端中起到场板的效果。且在工艺中，栅引出电极101和器件的栅电极同时生成。
***栅型沟槽功率MOS器件的终端结构同元胞结构相当，由深沟槽的***栅结构构成，能够很好地保护器件的击穿电压，从而去掉终端中的截止环结构，降低工艺步骤。可以根据击穿电压的需要，对终端中***栅结构的个数，之间的尺寸，和元胞的间距等参数进行设定，整个工艺过程(包含***栅沟槽MOS器件的元胞及终端结构)一共使用5块掩膜板，从制造工艺、芯片成本及器件可靠性方面都有改善。
本发明中为节省掩膜板次，减少工艺步骤及工艺难度：(1)器件终端结构同元胞结构相当，在同一工艺步骤中形成。(2)栅引出电极，在N+离子注入形成源电极过程中，充当掩膜板作用，有效地分离的器件的有源区和终端区域。(3)终端结构由深沟槽的***栅结构构成，能够很好地保护器件的击穿电压，从而去掉终端中的截止环结构，降低工艺步骤。
附图说明
图1US007800185B2公开的深沟槽MOSFET器件及其终端结构示意图。
图2CN101853854A公开的一种改进型终端结构的沟槽功率MOS器件结构示意图。
图3US007800185B2公开的深沟槽MOSFET器件结构示意图。
图4本发明公开的***栅型沟槽MOSFET器件及其终端结构。
图5(a)-图5(g)本发明公开的***栅型沟槽MOSFET器件工艺流程示意图。
图6本发明公开的***栅型沟槽MOSFET器件终端结构击穿特性仿真曲线。
图7本发明公开的***栅型沟槽MOSFET器件终端结构击穿时器件内部电流及电势的分布图。
具体实施方式
下面结合附图对本发明描述。
1、此***栅型沟槽功率MOS器件的终端结构中栅电极引出结构和对应下部的***栅结构，是同器件中的元胞在同一工艺条件下生成的，如图5工艺步骤示意图所示。
2、图5(e)中刻蚀出的氮化硅，是为了保证栅引出电极，因为栅引出电极的接触孔如果设置在栅电极沟槽中，则会受栅电极形成时多晶硅回刻蚀的结构影响，可能会影响闪电接的接触效果。同时栅引出电极部分也作为N+离子注入形成源电极的掩膜板。
3、***栅型沟槽MOSFET器件的击穿特性仿真曲线，此***栅型器件的击穿电压为35V(定义当反向漏源电流达到1×10-12A/μm时器件击穿)。
4、***栅型沟槽MOSFET器件击穿时器件内部电流及电势分布图，由图可见本发明的终端结构能够很好地保护器件元胞，防止器件提前击穿的可能发生。
***栅型沟槽功率MOS器件终端。包括栅引出电极101、栅电极下部悬浮多晶硅电极102、厚氧化层103、栅电极连接金属104、源电极105、漂移区(N-)106、漏电极107。其特征在于：栅电极引出电极101，栅电极下部悬浮多晶硅电极102，和厚氧化层103组合结构起到器件终端的作用。且在相同掩膜板及相同工艺中形成。栅引出电极101，栅电极下部悬浮多晶硅电极102，厚氧化层103，和漂移区(N-)106的尺寸和浓度，可根据器件特性的需要进行设定。栅引出电极101在N+源区离子注入过程中，充当掩膜板作用，有效的分离出器件的有源区和终端区域。覆盖在氮化硅上的栅引出电极101，在终端中起到场板的效果。且在工艺中，栅引出电极101和器件的栅电极同时生成。***栅型沟槽功率MOS器件的终端结构同元胞结构相当，由深沟槽的***栅结构构成，能够很好地保护器件的击穿电压，从而去掉终端中的截止环结构，降低工艺步骤。可以根据击穿电压的需要，对终端中***栅结构的个数，之间的尺寸，和元胞的间距等参数进行设定，整个工艺过程(包含***栅沟槽MOS器件的元胞及终端结构)一共使用5块掩膜板，从制造工艺、芯片成本及器件可靠性方面都有改善。图7中给出了35V击穿电压的***栅沟槽MOSFET器件终端结构的仿真电流、电势分布图。器件尺寸已经在图中给出，P体区浓度为1.27×1017/cm3，P+区浓度为1×1019/cm3，N+区浓度为1×1020/cm3，N-漂移区浓度为5×1016/cm3，栅氧化层厚度为
上述为本发明特举之实施例，并非用以限定本发明。本发明提供的具有短接栅电极场板结构同样适用于沟槽MOSFET器件等纵向功率半导体器件以及它们的变体。在不脱离本发明的实质和范围内，可做些许的调整和优化，本发明的保护范围以权利要求为准。
Claims (2)
1.一种***栅型沟槽功率MOS器件的终端结构，包括栅引出电极(101)、栅电极下部悬浮多晶硅电极(102)、厚氧化层(103)、栅电极连接金属(104)、源电极(105)、漂移区(N-)(106)、漏电极(107)；其特征是：栅电极引出电极(101)、栅电极下部悬浮多晶硅电极(102)和厚氧化层(103)组合结构构成器件终端且在相同掩膜板及相同工艺中形成。
2.一种***栅型沟槽功率MOS器件的终端结构的制造方法，其特征是：在N+衬底上外延生长N-区及P体区，然后利用掩膜板(1)生成深沟槽，并淀积厚氧化层及掺杂多晶硅，进行多晶硅和二氧化硅的回刻蚀，干氧生成栅氧化层，并淀积掺杂多晶硅形成***栅结构，淀积氮化硅；利用掩膜板(2)刻蚀掉有源区的氮化硅后，对多晶硅进行回刻蚀；去除氮化硅后，角度离子注入N+，形成源电极，并淀积氮化硅，利用掩膜板(3)刻蚀出源电极和栅引出电极的接触孔，离子注入P+后，淀积金属；利用掩膜板(4)分离源电极和栅引出电极；利用掩膜板(5)进行表面钝化、光刻压焊点、刻蚀钝化层，背面减薄，背面金属化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100109236A CN102569403A (zh) | 2012-01-14 | 2012-01-14 | ***栅型沟槽功率mos器件的终端结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100109236A CN102569403A (zh) | 2012-01-14 | 2012-01-14 | ***栅型沟槽功率mos器件的终端结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102569403A true CN102569403A (zh) | 2012-07-11 |
Family
ID=46414362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100109236A Pending CN102569403A (zh) | 2012-01-14 | 2012-01-14 | ***栅型沟槽功率mos器件的终端结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102569403A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637731A (zh) * | 2012-04-26 | 2012-08-15 | 哈尔滨工程大学 | 一种沟槽功率mos器件的终端结构及其制造方法 |
| CN103295911A (zh) * | 2013-05-13 | 2013-09-11 | 成都瑞芯电子有限公司 | 一种功率mosfet的沟槽终端结构及制造方法 |
| CN104241341A (zh) * | 2012-07-27 | 2014-12-24 | 俞国庆 | 一种高频低功耗的功率mos场效应管器件 |
| CN107665924A (zh) * | 2017-09-19 | 2018-02-06 | 中航（重庆）微电子有限公司 | 一种中低压沟槽型mos器件及其制备方法 |
| CN108417637A (zh) * | 2018-03-09 | 2018-08-17 | 香港商莫斯飞特半导体股份有限公司 | 一种多沟槽半导体功率器件及其制备方法 |
| CN110047758A (zh) * | 2019-04-24 | 2019-07-23 | 贵州芯长征科技有限公司 | 一种低成本沟槽型功率半导体器件的制备工艺 |
| CN112289850A (zh) * | 2020-11-20 | 2021-01-29 | 上海维安半导体有限公司 | 一种***栅mosfet器件的制备方法及***栅mosfet器件 |
| CN112802888A (zh) * | 2019-10-28 | 2021-05-14 | 苏州东微半导体股份有限公司 | 半导体功率器件终端结构 |
| CN113053738A (zh) * | 2019-12-27 | 2021-06-29 | 华润微电子（重庆）有限公司 | 一种***栅型沟槽mos器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030230775A1 (en) * | 2002-06-12 | 2003-12-18 | Ko-Hsing Chang | Split-gate flash memory structure and method of manufacture |
| CN101236989A (zh) * | 2007-01-30 | 2008-08-06 | 万国半导体股份有限公司 | 用于降低极高密度金属氧化物半导体场效应晶体管的栅极阻抗的采用不同栅极材料和功函数的***栅 |
| CN101299436A (zh) * | 2007-04-30 | 2008-11-05 | 万国半导体股份有限公司 | 应用hdp淀积的源-体注入阻挡块的器件结构及制造方法 |
| CN102005377A (zh) * | 2009-08-31 | 2011-04-06 | 万国半导体股份有限公司 | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 |
-
2012
- 2012-01-14 CN CN2012100109236A patent/CN102569403A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030230775A1 (en) * | 2002-06-12 | 2003-12-18 | Ko-Hsing Chang | Split-gate flash memory structure and method of manufacture |
| CN101236989A (zh) * | 2007-01-30 | 2008-08-06 | 万国半导体股份有限公司 | 用于降低极高密度金属氧化物半导体场效应晶体管的栅极阻抗的采用不同栅极材料和功函数的***栅 |
| CN101299436A (zh) * | 2007-04-30 | 2008-11-05 | 万国半导体股份有限公司 | 应用hdp淀积的源-体注入阻挡块的器件结构及制造方法 |
| CN102005377A (zh) * | 2009-08-31 | 2011-04-06 | 万国半导体股份有限公司 | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637731A (zh) * | 2012-04-26 | 2012-08-15 | 哈尔滨工程大学 | 一种沟槽功率mos器件的终端结构及其制造方法 |
| CN104241341A (zh) * | 2012-07-27 | 2014-12-24 | 俞国庆 | 一种高频低功耗的功率mos场效应管器件 |
| CN103295911A (zh) * | 2013-05-13 | 2013-09-11 | 成都瑞芯电子有限公司 | 一种功率mosfet的沟槽终端结构及制造方法 |
| CN107665924A (zh) * | 2017-09-19 | 2018-02-06 | 中航（重庆）微电子有限公司 | 一种中低压沟槽型mos器件及其制备方法 |
| CN108417637A (zh) * | 2018-03-09 | 2018-08-17 | 香港商莫斯飞特半导体股份有限公司 | 一种多沟槽半导体功率器件及其制备方法 |
| CN110047758A (zh) * | 2019-04-24 | 2019-07-23 | 贵州芯长征科技有限公司 | 一种低成本沟槽型功率半导体器件的制备工艺 |
| CN112802888A (zh) * | 2019-10-28 | 2021-05-14 | 苏州东微半导体股份有限公司 | 半导体功率器件终端结构 |
| CN113053738A (zh) * | 2019-12-27 | 2021-06-29 | 华润微电子（重庆）有限公司 | 一种***栅型沟槽mos器件及其制备方法 |
| CN112289850A (zh) * | 2020-11-20 | 2021-01-29 | 上海维安半导体有限公司 | 一种***栅mosfet器件的制备方法及***栅mosfet器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569403A (zh) | ***栅型沟槽功率mos器件的终端结构及其制造方法 | |
| US8659076B2 (en) | Semiconductor device structures and related processes | |
| US8575685B2 (en) | Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path | |
| CN109920854B (zh) | Mosfet器件 | |
| US9082815B2 (en) | Semiconductor device having carrier extraction in electric field alleviating layer | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN215377412U (zh) | 功率半导体器件 | |
| US9859414B2 (en) | Semiconductor device | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| KR20100002195A (ko) | 내부에 질화물층을 가지는 전극간 유전체를 포함하는 보호 게이트 트렌치 전계효과 트렌지스터를 형성하기 위한 구조 및 방법 | |
| CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| US20190027568A1 (en) | Silicon carbide mosfet device and method for manufacturing the same | |
| CN102201445B (zh) | 一种psoi横向超结功率半导体器件 | |
| US20150187877A1 (en) | Power semiconductor device | |
| CN108604551A (zh) | 半导体装置以及用于制造这种半导体装置的方法 | |
| CN116995099B (zh) | 一种电压钳位型碳化硅槽栅mosfet器件及其制造方法 | |
| CN102637731A (zh) | 一种沟槽功率mos器件的终端结构及其制造方法 | |
| CN103390545A (zh) | 改善沟槽型nmos漏源击穿电压的方法及其结构 | |
| US11837630B1 (en) | Semiconductor device for reducing switching loss and manufacturing method thereof | |
| CN102104026B (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
| CN102104068A (zh) | 功率mos晶体管的结构及其制备方法 | |
| CN210535673U (zh) | 具有快速反向恢复特性的功率半导体器件 | |
| CN103594377A (zh) | 一种集成肖特基***栅型功率mos器件的制造方法 | |
| CN103247538A (zh) | 一种集成肖特基***栅型沟槽功率mos器件 | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120711 |