CN102122646A - 晶圆封装装置及芯片封装单元 - Google Patents
晶圆封装装置及芯片封装单元 Download PDFInfo
- Publication number
- CN102122646A CN102122646A CN 201110034591 CN201110034591A CN102122646A CN 102122646 A CN102122646 A CN 102122646A CN 201110034591 CN201110034591 CN 201110034591 CN 201110034591 A CN201110034591 A CN 201110034591A CN 102122646 A CN102122646 A CN 102122646A
- Authority
- CN
- China
- Prior art keywords
- wafer
- chip
- layer
- function face
- electrical pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dicing (AREA)
Abstract
本发明涉及晶圆封装装置和芯片封装单元,所述晶圆封装装置包括:晶圆,包括多个芯片单元,所述芯片单元具有功能面,所述功能面上具有电性焊盘;凹槽,形成在所述晶圆的芯片单元之间,贯穿所述晶圆;封料层,包覆所述晶圆并填补凹槽,所述功能面裸露;第一保护层,位于所述功能面上,暴露所述电性焊盘。通过切割所述晶圆封装装置形成芯片封装单元,所述封料层层包覆所述芯片单元的背面及侧面,所述功能面裸露;第一保护层,位于所述功能面上,所述电性焊盘裸露。与现有技术相比,本发明请求保护的晶圆封装装置和芯片封装单元在芯片单元的芯片单元表面及四周形成有保护结构,因此可以有效地保护切割后的芯片单元。
Description
技术领域
本发明涉及半导体技术,尤其涉及一种晶圆封装装置及芯片封装单元。
背景技术
晶圆级封装(Wafer Level Packaging,WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术,封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic LeadlessChip Carrier)等模式,顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化,芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术,是当前封装领域的热点和未来发展的趋势。
中国发明专利申请第200910030160.X号公开了一种晶圆级芯片尺寸封装法,该方法包括步骤:在晶圆的正面固定覆盖一层玻璃,将晶圆从背面研磨减薄至设定尺寸厚度;对晶圆进行各向同性湿法蚀刻;对晶圆进行各向异性湿法蚀刻在晶圆背面上按设计形成槽;对晶圆进行干法蚀刻,在晶圆背面的槽面上按设计形成孔,孔将晶圆正面部分的导通点外露于晶圆背面;对晶圆背面按设计进行电镀形成与导通点数量对应的金属线,金属线连通导通点和晶圆背面需植焊球的地方;按设计在晶圆背面需植焊球的地方植焊球;将晶圆切割成单颗封装好的器件。
从上述方法步骤的描述可知,在现有晶圆级芯片封装技术中,晶圆封装后将芯片单元切割开来,切割后的芯片单元表面及四周仍是裸露的芯片,容易受到外界温湿度环境的影响,且抗机械撞击能力差,进而影响到产品的可靠性。
发明内容
本发明解决的技术问题是:在晶圆封装进行切割时和切割之后,如何为芯片单元的表面及四周提供保护。
为解决上述技术问题,本发明提供了一种晶圆封装装置,包括:
晶圆,包括多个芯片单元,所述芯片单元具有功能面,所述功能面上具有电性焊盘;
凹槽,形成在所述晶圆的芯片单元之间,且贯穿所述晶圆;
封料层,包覆所述晶圆并填补凹槽,所述功能面裸露;
第一保护层,位于所述功能面上,暴露所述电性焊盘。
可选的,所述晶圆封装装置,还包括:
再布线金属层,位于所述第一保护层上,转移所述电性焊盘;
第二保护层,位于所述再布线金属层上,暴露出所述转移后的电性焊盘。
可选的,所述晶圆封装装置,还包括电性输出端子,形成在所述暴露的电性焊盘上。
可选的,所述电性输出端子为焊料球或金属凸块。
可选的,所述封料层的材料为环氧树脂。
可选的,所述第一保护层的材料为聚酰亚胺。
可选的,所述晶圆封装装置,还包括:
转载板;
胶合层,形成在所述转载板上,所述封料层固定在所述胶合层上。
可选的,所述转载板的材料为玻璃材质或硅化合物,所述胶合层的材料为UV胶。
本发明还提供了一种芯片封装单元,包括:
芯片单元,具有功能面,所述功能面上具有电性焊盘;
封料层,包覆所述芯片单元的背面及侧面,所述功能面裸露;
第一保护层,位于所述功能面上,所述电性焊盘裸露。
可选的,所述芯片封装单元还包括:
再布线金属层,位于所述保护层间,所述电性焊盘的位置被转移;
第二保护层,位于所述再布线金属层上,暴露出所述转移后的电性焊盘。
可选的,所述芯片封装单元还包括电性输出端子,形成在所述暴露的电性焊盘上。
与现有技术相比,上述晶圆封装装置由于在芯片单元之间形成有凹槽,所述凹槽贯穿晶圆,所述凹槽将所述芯片单元分隔为独立的个体,方便分割晶圆,所述芯片单元相互之间没有连接,减少了对所述芯片单元的破坏。所述凹槽中填充有封料层,并在晶圆的功能面上设置第一保护层,所述第一保护层暴露所述电性焊盘,因此在切割晶圆时,在所述凹槽的位置切割,可以对晶圆及芯片单元提供有效保护。
并且,对上述晶圆封装装置进行切割形成的芯片封装单元,因为在芯片单元的背面及侧面包覆有封料层,所述功能面裸露,在所述功能面上设有第一保护层,所述电性焊盘裸露。因此在切割步骤完成后,封料层仍能够为芯片单元的背面及侧面提供保护,第一保护层仍能为芯片单元的功能面提供保护,使芯片单元不易受到外界温湿度环境的影响,且增强了抗机械撞击能力,进而提高了产品的可靠性。
附图说明
图1-图8为本发明提供的晶圆封装装置一种实施方式的形成过程的结构示意图;
图9为本发明提供的晶圆封装装置另一种实施方式的结构示意图;
图10为本发明提供的芯片封装单元的一种实施方式的结构示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,所述示意图只是实例,其在此不应限制本发明保护的范围。
下面结合附图对本发明的具体实施方式做详细的说明。
图8为本发明提供的晶圆封装装置一种实施方式的结构示意图,所述晶圆封装装置包括:
转载板106;
胶合层107,形成在转载板106上;
晶圆103,包括多个芯片单元,所述芯片单元具有功能面,所述功能面上具有电性焊盘104;
凹槽(如图7中108所示),形成在晶圆103的芯片单元之间,且贯穿晶圆103;
封料层105,包覆晶圆103并填补凹槽,所述功能面裸露,晶圆103背面的封料层105固定在胶合层107上;
第一保护层109,位于所述功能面上,暴露电性焊盘104。
图9为本发明提供的晶圆封装装置一种实施方式的结构示意图,所述晶圆封装装置包括:
晶圆103,包括多个芯片单元,所述芯片单元具有功能面,所述功能面上具有电性焊盘104;
凹槽(如图7中108所示),形成在晶圆103的芯片单元之间,且贯穿晶圆103;
封料层105,包覆晶圆103并填补凹槽,所述功能面裸露;
第一保护层109,位于所述功能面上,暴露电性焊盘104,在裸露的电性焊盘104上形成电性输出端子110。
图9所示的晶圆封装装置的形成过程如图1至图9所示,具体为:
如图1所示,在基础载板101上形成胶合层102;
如图2所示,将晶圆103的功能面贴于胶合层102上,晶圆103包括多个芯片单元,晶圆103的功能面即为芯片单元的功能面,所述功能面上具有电性焊盘104;
如图3所示,在基础载板101贴有晶圆103的一面上形成封料层105,形成封装体,所述封装体包括晶圆103和封料层105,封料层105包覆晶圆103,暴露出晶圆103的功能面;
如图4所示,去除胶合层102,分离基础载板101;
如图5所示,在转载板106上形成胶合层107;
如图6所示,将所述封装体贴合在转载板106的胶合层107上,即将封装体的封料层105贴合(固定)在转载板106的胶合层107上,并使晶圆103的功能面(即芯片单元的功能面)裸露;
如图7所示,在晶圆103的芯片单元之间形成凹槽108,凹槽108贯穿晶圆103;
如图8所示,封料层105包覆晶圆103并填补凹槽108,所述功能面裸露,在晶圆103的功能面上选择性形成第一保护层109以裸露出芯片单元的电性焊盘104。
如图9所示,在裸露的电性焊盘104上形成电性输出端子110,剥离图8中所示的转载板106,且去除胶合层107。
本发明还提供了一种芯片封装单元,如图10所示,包括:
芯片单元103a,具有功能面,所述功能面上具有电性焊盘104;
封料层,包覆所述芯片单元103a的背面及侧面,所述功能面裸露;
第一保护层,位于所述功能面上,所述电性焊盘裸露;
电性输出端子,形成在所述暴露的电性焊盘上。
所述芯片封装单元是通过分割图9所示的晶圆封装装置形成的,具体为:
参考图9,分隔所述芯片封装单元之前,所述芯片封装单元之间通过凹槽108中的封料层105间隔开,在凹槽108位置切割所述晶圆封装装置,形成如图10所示的芯片封装单元。如图10所示,封料层105包覆所述芯片单元103a的背面及侧面,所述功能面裸露,第一保护层109位于所述功能面上,并暴露电性焊盘104。在具体切割制造中,一般平均分割凹槽108,以保证每个芯片封装单元具有相同厚度的封料层105。根据实际情况,分割的方式也可以有所不同,例如每个芯片封装单元具有的封料层105的厚度不一等。
在本实施例中,如1至图4是形成封装体的过程。其中,图1,在基础载板101上形成胶合层102,即可形成如图3所示的结构。在这一过程中所使用的基础载板101是在后续步骤中承载晶圆103的基础。
在本实施例中,基础载板101可以采用玻璃材质,用以提供较好的硬度和平整度,降低封装器件的失效比例。另外,由于基础载板101在后续过程中会被剥离,且玻璃材质的基础载板101易剥离、抗腐蚀能力强,不会因为与胶合层102的接触而发生物理和化学性能的改变,因此可以进行重复利用。当然,本领域技术人员了解,基础载板101采用例如硅化合物也能实现本发明的目的。
在基础载板101上形成的胶合层102是用于将晶圆103固定在载板101上。胶合层102可选用的材质有多种,在本发明一个优选的实施例中,胶合层102采用UV胶。UV胶是一种能对特殊波长的紫外光照射产生反应的胶合材料。UV胶根据紫外光照射后粘性的变化可分为两种,一种是UV固化胶,即材料中的光引发剂或光敏剂在紫外线的照射下吸收紫外光后产生活性自由基或阳离子,引发单体聚合、交联和接支化学反应,使紫外光固化胶在数秒钟内由液态转化为固态,从而将与其接触的物体表面粘合;另一种是UV胶是在未经过紫外线照射时粘性很高,而经过紫外光照射后材料内的交联化学键被打断导致粘性大幅下降或消失。这里的胶合层102所采用的UV胶即是后者。
在基础载板101上形成胶合层102的方法可以例如是通过旋涂或印刷等方法将胶合层102涂覆在基础载板101上。这样的方法在半导体制造领域中已为本领域技术人员所熟知,在此不再赘述。
在基础载板101上形成胶合层102后,即可将晶圆103的功能面贴于胶合层102上,形成如图4所示的结构。
在本发明的具体实施方式中,晶圆103的功能面,是指晶圆103上芯片的电性焊盘104所在表面。
然后参考图3,在基础载板101贴有晶圆103的一面形成带有封料层105的封装体,封装体将晶圆包覆,即形成如图5所示的结构。在后续工艺过程中,封料层105既可以保护晶圆103,又可作为后续工艺的承载体。
在本发明的一个实施例中,形成封料层105的材料是环氧树脂。这种材料的密封性能好,塑型容易,是形成封料层105的较佳材料。形成封料层105的方法可以例如是转注、压缩或印刷的方法。这些方法的具体步骤已为本领域技术人员所熟知,在此不再赘述。
再参考图4,将带有晶圆103的封装体从基础载板101上剥离,并去除胶合层102,此时晶圆103除功能面裸露外,其余表面是由封料层105包覆的。在分离基础载板101之后,还可以将功能面上残留的胶合层102清洗干净。此时晶圆103的功能面上芯片的电性焊盘104也裸露出来。
在执行完上述过程后,即形成了包括晶圆103和封料层105的封装体。
接着参考图5,在转载板106上形成胶合层107,即形成如图7所示的结构。在这一步骤中所使用的转载板106也是在后续步骤中承载晶圆103的基础。这里的转载板106也可以采用玻璃材质,用以提供较好的硬度和平整度,降低封装器件的失效比例,当然也可以采用例如硅化合物。由于在图5中使用的转载板106的特性需求与图1中使用的基础载板101的特性需求相同,且基础载板101在前述过程中完整的分离,因此在此过程中,可以使用前述过程中分离出的基础载板101来用作转载板106。在转载板106上形成的胶合层107是用于将前述封装体固定在转载板106上。这里的胶合层107也可选用与胶合层102相同的UV胶。
然后再参考图6,将带有晶圆103的封装体贴合在转载板106的胶合层107上,使晶圆103的功能面裸露,这一步即是在转载板上固定前述步骤所形成的封装体。
接着参考图7,在晶圆103的芯片单元之间形成暴露封料层105的凹槽108,凹槽108贯穿晶圆103。凹槽108实际上是对晶圆103的预切割,是对最后切割分离芯片单元的前期准备。
参考图8,以封料层105填补凹槽,所述功能面裸露,在晶圆103的功能面上选择性形成第一保护层109以裸露出芯片103的电性焊盘104。如前所述,在这一步形成第一保护层109之前,让形成封料层105的材料填充凹槽108。因此在后续沿凹槽108切割晶圆103时,凹槽108内的封料层105和图3中预置的封料层105可以对芯片单元的侧面提供有效保护,凹槽108内的封料层105避免对芯片单元的侧面在切割后裸露而受到外界环境的影响。在本发明的一个优选实施例中,形成封料层105的材料是环氧树脂,形成第一保护层109的材料是聚酰亚胺。
在本发明的一个实施例中,在图8后再在上述过程中形成的第一保护层109上形成再布线金属层,使芯片的电性焊盘104借再布线金属层得以转移,并再次形成保护层,即第二保护层位于所述再布线金属层上,选择性覆盖再布线金属层以裸露出转移后的电性焊盘。再布线金属层与后续的保护层是间隔设置的,也就是是说一层再布线金属层上面设置一层保护层,然后再继续设置再布线金属层。这是为了防止金属直接接触造成短路,再布线金属层可以设置为多层,相应的后续的保护层也要设置多层,且与再布线金属层间隔布置。
这一步骤是可选步骤,可以根据设计需要选择后续步骤在芯片103原有的电性焊盘104上继续还是在转移后的电性焊盘上继续。如果后续步骤在芯片103原有的电性焊盘104上继续,则直接形成图9所示的结构。
在裸露的电性焊盘104上形成电性输出端子110。该电性输出端子为焊料球或金属凸块,此方法已为半导体技术领域人员所熟知,在此不再赘述。剥离转载板106,去除胶合层107。电性输出端子形成在保护层暴露出的电性焊盘上,可以是形成在如图8所示的第一保护层暴露出的电性焊盘104上;如果第一保护层上形成有再布线金属层和第二保护层,电性输出端子也可以是形成在第二保护层暴露出的转移后的电性焊盘上。若再布线金属层和后续的保护层为多层,则根据实际情况形成转移后的电性焊盘104。
从凹槽108处切割晶圆103,形成如图10所示的结构。在现有晶圆级芯片封装技术中,晶圆封装后将芯片单元切割开来,切割后的芯片单元103a表面及四周仍是裸露的芯片,容易受到外界温湿度环境的影响,且抗机械撞击能力差,进而影响到产品的可靠性。如前所述,先在晶圆103的芯片单元之间形成凹槽108,并在凹槽108内填充封料层105,以及在芯片表面除电性输出端子外形成第一保护层109,最后再沿着凹槽108切割晶圆103,即可使芯片单元103a的四周均有保护结构,从而避免现有技术中芯片裸露带来的可靠性问题,同时增加了芯片单元的机械强度。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种晶圆封装装置,其特征在于,包括:
晶圆,包括多个芯片单元,所述芯片单元具有功能面,所述功能面上具有电性焊盘;
凹槽,形成在所述晶圆的芯片单元之间,且贯穿所述晶圆;
封料层,包覆所述晶圆并填补凹槽,所述功能面裸露;
第一保护层,位于所述功能面上,暴露所述电性焊盘。
2.如权利要求1所述的晶圆封装装置,其特征在于,还包括:
再布线金属层,位于所述第一保护层上,转移所述电性焊盘;
第二保护层,位于所述再布线金属层上,暴露出所述转移后的电性焊盘。
3.如权利要求1或2所述的晶圆封装装置,其特征在于,还包括电性输出端子,形成在所述暴露的电性焊盘上。
4.如权利要求3所述的晶圆封装装置,其特征在于,所述电性输出端子为焊料球或金属凸块。
5.如权利要求1所述的晶圆封装装置,其特征在于:所述封料层的材料为环氧树脂。
6.如权利要求1所述的晶圆封装装置,其特征在于,所述第一保护层的材料为聚酰亚胺。
7.如权利要求1所述的晶圆封装装置,其特征在于,还包括:
转载板;
胶合层,形成在所述转载板上,所述封料层固定在所述胶合层上。
8.如权利要求7所述的晶圆封装装置,其特征在于,所述转载板的材料为玻璃材质或硅化合物,所述胶合层的材料为UV胶。
9.一种芯片封装单元,其特征在于,包括:
芯片单元,具有功能面,所述功能面上具有电性焊盘;
封料层,包覆所述芯片单元的背面及侧面,所述功能面裸露;
第一保护层,位于所述功能面上,所述电性焊盘裸露。
10.如权利要求9所述的芯片封装单元,其特征在于,还包括:
再布线金属层,位于所述保护层间,所述电性焊盘的位置被转移;
第二保护层,位于所述再布线金属层上,暴露出所述转移后的电性焊盘。
11.如权利要求9或10所述的芯片封装单元,其特征在于,还包括电性输出端子,形成在所述暴露的电性焊盘上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110034591.0A CN102122646B (zh) | 2011-02-01 | 2011-02-01 | 晶圆封装装置的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110034591.0A CN102122646B (zh) | 2011-02-01 | 2011-02-01 | 晶圆封装装置的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102122646A true CN102122646A (zh) | 2011-07-13 |
CN102122646B CN102122646B (zh) | 2014-09-03 |
Family
ID=44251164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110034591.0A Active CN102122646B (zh) | 2011-02-01 | 2011-02-01 | 晶圆封装装置的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102122646B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104425395A (zh) * | 2013-08-20 | 2015-03-18 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
CN108122789A (zh) * | 2016-11-30 | 2018-06-05 | 先进科技新加坡有限公司 | 制造晶片级半导体封装的方法 |
CN109494162A (zh) * | 2017-09-11 | 2019-03-19 | 日月光半导体制造股份有限公司 | 多模件扇出型封装及工艺 |
CN110473792A (zh) * | 2019-09-02 | 2019-11-19 | 电子科技大学 | 一种用于集成电路晶圆级封装的重构方法 |
CN112490184A (zh) * | 2020-11-25 | 2021-03-12 | 通富微电子股份有限公司 | 多芯片封装方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1835196A (zh) * | 2005-03-16 | 2006-09-20 | 雅马哈株式会社 | 半导体器件制造方法以及半导体器件 |
CN101339910A (zh) * | 2007-07-03 | 2009-01-07 | 台湾积体电路制造股份有限公司 | 晶片级芯片尺寸封装的制造方法 |
-
2011
- 2011-02-01 CN CN201110034591.0A patent/CN102122646B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1835196A (zh) * | 2005-03-16 | 2006-09-20 | 雅马哈株式会社 | 半导体器件制造方法以及半导体器件 |
CN101339910A (zh) * | 2007-07-03 | 2009-01-07 | 台湾积体电路制造股份有限公司 | 晶片级芯片尺寸封装的制造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104425395A (zh) * | 2013-08-20 | 2015-03-18 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
CN108281398A (zh) * | 2013-08-20 | 2018-07-13 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
CN108281398B (zh) * | 2013-08-20 | 2021-10-08 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
CN108122789A (zh) * | 2016-11-30 | 2018-06-05 | 先进科技新加坡有限公司 | 制造晶片级半导体封装的方法 |
CN109494162A (zh) * | 2017-09-11 | 2019-03-19 | 日月光半导体制造股份有限公司 | 多模件扇出型封装及工艺 |
US11152274B2 (en) | 2017-09-11 | 2021-10-19 | Advanced Semiconductor Engineering, Inc. | Multi-moldings fan-out package and process |
CN110473792A (zh) * | 2019-09-02 | 2019-11-19 | 电子科技大学 | 一种用于集成电路晶圆级封装的重构方法 |
CN110473792B (zh) * | 2019-09-02 | 2021-04-02 | 电子科技大学 | 一种用于集成电路晶圆级封装的重构方法 |
CN112490184A (zh) * | 2020-11-25 | 2021-03-12 | 通富微电子股份有限公司 | 多芯片封装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102122646B (zh) | 2014-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101746269B1 (ko) | 반도체 디바이스 및 그 제조방법 | |
CN102194740B (zh) | 半导体器件及其形成方法 | |
CN102163603B (zh) | ***级扇出晶圆封装结构 | |
TWI697959B (zh) | 半導體封裝及封裝半導體裝置之方法 | |
TWI587472B (zh) | 覆晶晶圓級封裝及其方法 | |
CN101699622B (zh) | 半导体器件封装结构及其封装方法 | |
CN102157400B (zh) | 高集成度晶圆扇出封装方法 | |
US7825517B2 (en) | Method for packaging semiconductor dies having through-silicon vias | |
CN102683279B (zh) | 半导体器件和形成牺牲保护层以在单体化期间保护半导体管芯边缘的方法 | |
CN102194717B (zh) | 半导体器件和在半导体管芯周围形成绝缘层的方法 | |
CN106997855A (zh) | 集成电路封装件及其形成方法 | |
US20070048969A1 (en) | Stacked chip package using photosensitive polymer and manufacturing method thereof | |
CN102157401B (zh) | 高密度***级芯片封装方法 | |
CN108987380A (zh) | 半导体封装件中的导电通孔及其形成方法 | |
CN102169879B (zh) | 高集成度晶圆扇出封装结构 | |
JP5615936B2 (ja) | パネルベースのリードフレームパッケージング方法及び装置 | |
CN104835808A (zh) | 芯片封装方法及芯片封装结构 | |
CN102163559A (zh) | 堆叠装置的制造方法及装置晶片处理方法 | |
CN102122646B (zh) | 晶圆封装装置的形成方法 | |
CA2873883A1 (en) | Three-dimensional electronic packages utilizing unpatterned adhesive layer | |
CN102122624B (zh) | 晶圆封装方法 | |
CN204497228U (zh) | 芯片封装结构 | |
CN102176452B (zh) | 高密度***级芯片封装结构 | |
CN110534483B (zh) | 封装结构 | |
CN105390429A (zh) | 封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP03 | Change of name, title or address |
Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288 Patentee after: Tongfu Microelectronics Co., Ltd. Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong |