CN102104006A - 一种场效应晶体管的制备方法 - Google Patents

一种场效应晶体管的制备方法 Download PDF

Info

Publication number
CN102104006A
CN102104006A CN2011100095239A CN201110009523A CN102104006A CN 102104006 A CN102104006 A CN 102104006A CN 2011100095239 A CN2011100095239 A CN 2011100095239A CN 201110009523 A CN201110009523 A CN 201110009523A CN 102104006 A CN102104006 A CN 102104006A
Authority
CN
China
Prior art keywords
effect transistor
type body
preparation
field
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100095239A
Other languages
English (en)
Inventor
吴东平
朴颖华
朱志炜
张世理
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN2011100095239A priority Critical patent/CN102104006A/zh
Publication of CN102104006A publication Critical patent/CN102104006A/zh
Priority to US13/390,328 priority patent/US20130295732A1/en
Priority to PCT/CN2011/080254 priority patent/WO2012097606A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种场效应晶体管的制备方法,该方法包括如下步骤:提供第一型体衬底,利用光刻和刻蚀的方法形成浅槽,并在浅槽内生长形成二氧化硅浅槽隔离结构;在衬底与浅槽隔离结构的上面进行淀积形成高K栅介质层以及金属栅电极层;利用光刻或腐蚀等工艺形成栅极结构;进行第二型体杂质离子注入,形成源漏扩展区;淀积绝缘层,形成紧贴栅极边缘的侧墙;进行第二型体杂质离子注入,形成第二型体场效应晶体管的源漏区,形成源漏区和硅衬底之间的PN结界面;进行微波退火,激活注入的离子。本发明提出的这种新的场效应晶体管的工艺,可以在较低的温度下对源漏区的杂质进行激活,可以减小源漏退火对高K栅介质/金属栅电极的影响。

Description

一种场效应晶体管的制备方法
【技术领域】
本发明涉及一种半导体的制作方法,尤其涉及一种场效应晶体管的制备方法。
【背景技术】
随着半导体技术的发展,金属-氧化物-半导体场效应晶体管(MOSFET)已经得到了广泛的应用。近年来,以硅集成电路为核心的微电子技术得到了迅速的发展,集成电路芯片的发展基本上遵循摩尔定律,即半导体芯片的集成度以每18个月翻一番的速度增长。
可是随着半导体芯片集成度的不断增加,MOSFET的沟道长度也在不断的缩短,当MOSFET的沟道长度变得非常短时,会产生严重的短沟道效应,比如:沟道长度减小到一定程度后,源、漏结的耗尽区在整个沟道中所占的比重增大,栅下面的硅表面形成反型层所需的电荷量减小,因而阈值电压减,同时衬底内耗尽区沿沟道宽度侧向展宽部分的电荷使阈值电压增加,当沟道宽度减小到与耗尽层宽度同一量级时,阈值电压增加变得十分显著,会使半导体芯片性能劣化,甚至无法正常工作。
通过提高栅极对沟道的控制以及采用更浅的源漏结可以达到对短沟道效应更好的控制。在过去的几十年中,MOSFET器件的源漏深度、栅极氧化层的厚度以及栅极长度基本上都是按比例缩小,这样做的目的是为了控制短沟道器件的性能。通常减少栅极氧化层的有效厚度是提高栅极对沟道控制最直接的方式。
目前,对采用高介电常数的介质(高K介质)来作为栅极绝缘层的研究已经进行了十几年。高介电常数的介质,比如铪基氧化物可以得到1纳米以下的有效栅氧厚度,同时栅极隧穿电流可以保持一个比较低的水平。除了用高K介质取代传统的二氧化硅做栅极绝缘层之外,用金属栅电极取代传统的多晶硅栅电极可以消除多晶硅的耗尽效应,进一步减小有效的栅极绝缘层的厚度,从而进一步增强栅电极对沟道的控制。
为了使源漏区和衬底之间的PN结变的更浅,人们一直在研究超低能量的离子注入和毫秒级的热退火工艺,比如激光热退火和闪光退火。为了能够对注入的杂质离子进行充分激活,一般退火时的最高温度至少要达到900甚至1000摄氏度以上。目前,工业界最新世代的场效应晶体管技术就同时采用了高K栅介质/金属栅电极和毫米级的激光热退火工艺。常规的MOSFET器件的工艺技术采用先栅(Gate-First)工艺,即,栅绝缘层/栅电极在源漏区的杂质退火激活之前形成。但是由于高温热退火工艺对高K栅介质和硅衬底以及高K栅介质和金属栅电极界面的影响,会造成有效的栅介质厚度增加以及阈值电压漂移和不稳定。因此,现在已量产的高K栅介质/金属栅电极技术一般采用复杂的大马士革(Damascene)式后栅(Gate-Last)工艺。其特点是高K栅介质/金属栅电极在源漏区杂质激活之后形成,消除了高温退火带来的影响,但是其工艺复杂、成本高,而且由于受到大马士革工艺开孔填充比的限制导致其可缩微能力比常规的Gate-First工艺差。
如何解决或减少源漏区杂质退火对高K栅介质和硅衬底以及高K栅介质和金属栅电极界面的影响,对未来世代的MOSFET工艺集成技术和器件结构的发展都至关重要。
鉴于此,本发明即提出一种改进的场效应管制备方法,以消除或改善上述问题。
【发明内容】
本发明要解决的技术问题在于提供一种改善或消除源漏区杂质退火对高K栅介质和硅衬底以及高K栅介质和金属栅电极界面的影响的场效应晶体管的制备工艺。
本发明通过这样的技术方案解决上述的技术问题:
本发明提供一种场效应晶体管的制备方法,该方法包括如下步骤:
提供第一型体衬底,利用光刻及刻蚀的方法形成浅槽,并在浅槽内生长形成二氧化硅浅槽隔离结构;
在衬底与浅槽隔离结构的上面进行淀积形成高K栅介质层以及金属栅电极层;
利用光刻及刻蚀等工艺形成栅极结构;
进行第二型体杂质离子注入,形成源漏扩展区;
淀积绝缘层,形成紧贴栅极边缘的侧墙;
进行第二型体杂质离子注入,形成第二型体场效应晶体管的源漏区,形成源漏区和硅衬底之间的PN结界面;
进行微波退火,激活注入的离子。
可选的,第一型体衬底可以为硅或绝缘体上的硅。
可选的,所述高K栅介质层可以为氧化铪、氧化硅铪、氮氧硅铪、氮氧硅、氧化铝、氧化镧、或者氧化锆,或者上述物质组成的多层结构或者混合物。
可选的,金属栅电极层可以为氮化钛、氮化钽、金属硅化物、金属钨、金属铝、金属钌、金属铂,或者上述物质组成的多层结构或混合物以及它们与多晶硅组成的多层结构。
可选的,上述的金属硅化物是镍、钛、钴、铂等金属与硅的化合物。
可选的,第一型体衬底为P型时,第二型体杂质为N型杂质,离子注入为用磷或砷进行离子注入;第一型体衬底为N型时,第二型体为P型,杂质离子注入为用硼、氟化硼、或铟进行离子注入。
可选的,在形成源漏扩展区之前进行第一型体杂质离子注入以形成晕圈区以改进器件的短沟道效应。
可选的,在形成源漏扩展区之后进行第一型体杂质离子注入以形成晕圈区以改进器件的短沟道效应。
可选的,第一型体衬底为P型时,第一型体杂质为硼、氟化硼、或铟;第一型体衬底为N型时,第一型体杂质为磷或者砷。
可选的,退火温度不高于400摄氏度。
与现有技术相比较,本发明具有以下优点:本发明提出的这种新的场效应晶体管的工艺,场效应晶体管的高K栅介质/金属栅电极在源漏区的杂质激活之前进行,杂质激活采用微波退火技术,可以在较低的温度下对源漏区的杂质进行激活,可以减小源漏退火对高K栅介质/金属栅电极的影响。
【附图说明】
图1为本发明场效应晶体管的制备方法的步骤-在半导体衬底上形成浅槽隔离结构的示意图;
图2为本发明场效应晶体管的制备方法的步骤-形成栅极叠层结构的示意图;
图3为本发明场效应晶体管的制备方法的步骤-利用光刻、刻蚀形成栅极叠层结构的示意图;
图4为本发明场效应晶体管的制备方法的步骤-离子注入形成源漏扩展区域的示意图;
图5为本发明场效应晶体管的制备方法的步骤-淀积绝缘层、形成侧墙的示意图;
图6为本发明场效应晶体管的制备方法的步骤-离子注入、杂质微波退火激活、形成源漏区的示意图。
【具体实施方式】
下面结合附图详细说明本发明的具体实施方式。
本发明的场效应晶体管的制备方法可应用于N型晶体管与P型晶体管,两者之间的区别在于衬底与源漏区域掺杂的类型互换,即,N型晶体管衬底掺杂P型杂质,P型晶体管衬底掺杂N型杂质。
请参图1-6,以N型场效应晶体管为例,本发明的场效应晶体管的制备方法,包括如下步骤:
(1)提供P型体硅衬底11,利用光刻及刻蚀的方法形成浅槽,并在浅槽内生长形成二氧化硅,形成浅槽隔离结构21(Shallow TrenchIsolation),于该步骤中,P型体硅衬底11可以利用绝缘衬底上的硅(SOI,Silicon-on-Insulator)来替代;
(2)在衬底11与浅槽隔离结构21的上面进行淀积形成高K栅介质层31以及金属栅电极层41,其中,高K栅介质层31可以为氧化铪(HfO2)、一氧化硅铪(HfSiO)、氮氧硅铪(HfSiON)、氮氧硅(SiN)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化锆(ZrO2),或者上述物质组成的多层结构或者混合物;金属栅电极层41可以为氧化钛(TiO)、氧化钽(TaO)、金属硅化物、金属钨(W)、铝(Al)、钌(Ru)、铂(Pt),或者上述物质组成的多层结构或混合物以及它们与多晶硅组成的多层结构;上述的金属硅化物可以是镍(Ni)、钛(Ti)、钴(Co)、铂(Pt)等金属与硅的化合物;
(3)利用光刻及刻蚀等工艺形成栅极结构;
(4)进行N型体杂质离子注入,形成源漏扩展区111,其中的杂质可选用磷(N)或砷(As);另外,在此步骤之前或者之后,可选择进行P型体杂质离子注入,硼(B)、氟化硼(BF2)、铟(In)可作为选用的杂质,以形成Halo(晕圈)区以改进器件的短沟道效应;
(5)淀积绝缘层,可选用氧化硅(SiO2)或者氮化硅(SiN),利用各向异性干法刻蚀等方法,形成紧贴栅极边缘的侧墙51;
(6)进行N型杂质(磷或者砷)离子注入,形成N型场效应晶体管的源漏区,形成源漏区和硅衬底之间的PN结界面111a;
(7)进行微波退火,激活注入的离子,退火温度不超过400摄氏度,以减小对高K栅介质、金属栅电极以及它们之间的界面的影响。
经过上述步骤,基本的金属氧化物场效应晶体管的结构就形成了,后续的工艺如在源漏区形成金属硅化物以及后道的互连工艺为常规工艺,这里不作赘述。
本发明提出的这种新的场效应晶体管的工艺,场效应晶体管的高K栅介质/金属栅电极在源漏区的杂质激活之前形成,杂质激活采用微波退火技术,可以在较低的温度下对源漏区的杂质进行激活,可以减小源漏退火对高K栅介质/金属栅电极的影响,从而可以形成用于未来世代的场效应晶体管的工艺集成技术。
本发明提供的实施方式,是以N型场效应晶体管为例,实际上,可以同样应用于P型场效应晶体管,两者不同之处,仅在于根据不同的型体衬底,提供相反型体的杂质离子注入,因此,可定义第一型体与第二型体,第一型体为P型时,即为P型体衬底,进行第二型体,即N型杂质离子注入,如磷(N)或砷(As);第一型体为N型时,即为N型体衬底,进行第二型体,即P型杂质离子注入,如硼(B)、氟化硼(BF2)、铟(In)等。
以上所述仅为本发明的较佳实施方式,本发明的保护范围并不以上述实施方式为限,但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化,皆应纳入权利要求书中记载的保护范围内。

Claims (11)

1.一种场效应晶体管的制备方法,其特征在于,该方法包括如下步骤:
提供第一型体衬底,利用光刻及刻蚀的方法形成浅槽,并在浅槽内生长形成二氧化硅浅槽隔离结构;
在衬底与浅槽隔离结构上淀积形成高K栅介质层以及金属栅电极层;
利用光刻及刻蚀等工艺形成栅极结构;
进行第二型体杂质离子注入,形成源漏扩展区;
淀积绝缘层,形成紧贴栅极边缘的侧墙;
进行第二型体杂质离子注入,形成第二型体场效应晶体管的源漏区,形成源漏区和硅衬底之间的PN结界面;
进行微波退火,激活注入的离子。
2.根据权利要求1所述的场效应晶体管的制备方法,其特征在于:第一型体衬底可以为硅或绝缘体上的硅。
3.根据权利要求1所述的场效应晶体管的制备方法,其特征在于:所述高K栅介质层可以为为氧化铪、氧化硅铪、氮氧硅铪、氮氧硅、氧化铝、氧化镧、或者氧化锆,或者上述物质组成的多层结构或者混合物。
4.根据权利要求3所述的场效应晶体管的制备方法,其特征在于:金属栅电极层为氮化钛、氮化钽、金属钨、金属铝、金属钌、金属铂、金属硅化物,或者上述物质组成的多层结构或混合物以及它们与多晶硅组成的多层结构。
5.根据权利要求4所述的场效应晶体管的制备方法,其特征在于:上述的金属硅化物是镍、钴、钛、铂等金属与硅的化合物。
6.根据权利要求1所述的场效应晶体管的制备方法,其特征在于:第一型体衬底为P型时,第二型体杂质为N型杂质,离子注入为用磷或砷进行离子注入;第一型体衬底为N型时,第二型体杂质为P型杂质,离子注入为用硼、氟化硼、或铟进行离子注入。
7.根据权利要求1所述的场效应晶体管的制备方法,其特征在于:在形成源漏扩展区之前进行第一型体杂质离子注入以形成晕圈区以改进器件的短沟道效应。
8.根据权利要求1所述的场效应晶体管的制备方法,其特征在于:在形成源漏扩展区之后进行第一型体杂质离子注入以形成晕圈区以改进器件的短沟道效应。
9.根据权利要求7或8所述的场效应晶体管的制备方法,其特征在于:第一型体衬底为P型时,第一型体杂质为硼、氟化硼、或铟;第一型体衬底为N型时,第一型体杂质为磷或者砷。
10.根据权利要求1所述的场效应晶体管的制备方法,其特征在于:退火温度不高于400摄氏度。
11.一种场效应晶体管的制备方法,其特征在于,该方法包括如下步骤:
提供衬底;
在衬底上淀积形成高K栅介质层以及金属栅电极层;
杂质离子注入,形成源漏区;
在衬底上淀积形成高K栅介质层、金属栅电极层和源漏区杂质离子注入之后,进行微波退火,激活源漏区注入的杂质离子。
CN2011100095239A 2011-01-17 2011-01-17 一种场效应晶体管的制备方法 Pending CN102104006A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011100095239A CN102104006A (zh) 2011-01-17 2011-01-17 一种场效应晶体管的制备方法
US13/390,328 US20130295732A1 (en) 2011-01-17 2011-09-28 Method for making field effect transistor
PCT/CN2011/080254 WO2012097606A1 (zh) 2011-01-17 2011-09-28 一种场效应晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100095239A CN102104006A (zh) 2011-01-17 2011-01-17 一种场效应晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN102104006A true CN102104006A (zh) 2011-06-22

Family

ID=44156674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100095239A Pending CN102104006A (zh) 2011-01-17 2011-01-17 一种场效应晶体管的制备方法

Country Status (3)

Country Link
US (1) US20130295732A1 (zh)
CN (1) CN102104006A (zh)
WO (1) WO2012097606A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012097606A1 (zh) * 2011-01-17 2012-07-26 复旦大学 一种场效应晶体管的制备方法
CN103000579A (zh) * 2012-12-14 2013-03-27 复旦大学 一种半导体器件及其制备方法
CN103839812A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN104241288A (zh) * 2014-09-16 2014-12-24 复旦大学 多层场效应晶体管及其制造方法
CN104392930A (zh) * 2014-11-26 2015-03-04 上海华力微电子有限公司 嵌入式锗硅器件的制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140094023A1 (en) * 2012-09-28 2014-04-03 National Applied Research Laboratories Fabricating method of semiconductor chip
CN112424917B (zh) 2018-06-06 2022-08-19 港大科桥有限公司 金属氧化物半导体场效应晶体管及其制造方法
KR102550651B1 (ko) * 2018-06-22 2023-07-05 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11398551B2 (en) * 2019-05-07 2022-07-26 United States Of America As Represented By The Secretary Of The Air Force Self-aligned gate and drift design for high-critical field strength semiconductor power transistors with ion implantation
US11264274B2 (en) * 2019-09-27 2022-03-01 Tokyo Electron Limited Reverse contact and silicide process for three-dimensional logic devices
US20210335607A1 (en) * 2020-04-22 2021-10-28 X-FAB Texas, Inc. Method for manufacturing a silicon carbide device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575507A (zh) * 2001-10-25 2005-02-02 先进微装置公司 低温的掺杂后活化工艺
US20090090939A1 (en) * 2007-10-09 2009-04-09 International Business Machines Corporation Self-assembled sidewall spacer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388267B1 (en) * 2006-12-19 2008-06-17 International Business Machines Corporation Selective stress engineering for SRAM stability improvement
US7964923B2 (en) * 2008-01-07 2011-06-21 International Business Machines Corporation Structure and method of creating entirely self-aligned metallic contacts
CN101630642A (zh) * 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的制作方法
CN102104006A (zh) * 2011-01-17 2011-06-22 复旦大学 一种场效应晶体管的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575507A (zh) * 2001-10-25 2005-02-02 先进微装置公司 低温的掺杂后活化工艺
US20090090939A1 (en) * 2007-10-09 2009-04-09 International Business Machines Corporation Self-assembled sidewall spacer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012097606A1 (zh) * 2011-01-17 2012-07-26 复旦大学 一种场效应晶体管的制备方法
CN103839812A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN103000579A (zh) * 2012-12-14 2013-03-27 复旦大学 一种半导体器件及其制备方法
CN103000579B (zh) * 2012-12-14 2016-12-21 复旦大学 一种半导体器件及其制备方法
CN104241288A (zh) * 2014-09-16 2014-12-24 复旦大学 多层场效应晶体管及其制造方法
CN104392930A (zh) * 2014-11-26 2015-03-04 上海华力微电子有限公司 嵌入式锗硅器件的制作方法

Also Published As

Publication number Publication date
WO2012097606A1 (zh) 2012-07-26
US20130295732A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
CN102104006A (zh) 一种场效应晶体管的制备方法
CN103038721B (zh) 具有穿通抑制的先进晶体管
CN102117750B (zh) Mosfet结构及其制作方法
CN101840862B (zh) 高性能半导体器件的形成方法
CN102263087B (zh) 半导体元件及其制作方法
US20130181285A1 (en) Lateral DMOS Device with Dummy Gate
KR20130126890A (ko) 문턱 전압 설정 도펀트 구조물들을 갖는 개선된 트랜지스터
US20150102416A1 (en) Dual-metal gate cmos devices and method for manufacturing the same
CN101477986A (zh) 鳍式场效应晶体管及其制造方法
US8980718B2 (en) PMOS transistors and fabrication method
CN102087980A (zh) 高性能半导体器件及其形成方法
CN101728274A (zh) 通过共注入碳和氮降低多晶硅耗尽
CN102087979A (zh) 高性能半导体器件及其形成方法
US20080146012A1 (en) Novel method to adjust work function by plasma assisted metal incorporated dielectric
CN101777586B (zh) 一种混合结型源漏场效应晶体管及其制备方法
CN101071774B (zh) 金属氧化物半导体场效应晶体管及其制造方法
CN102254824B (zh) 半导体器件及其形成方法
CN102315268B (zh) 半导体器件及其制造方法
CN102237277A (zh) 半导体器件及其形成方法
CN103311294A (zh) 鳍式场效应晶体管及其制造方法
US20220199460A1 (en) Method for forming semiconductor structure
CN104916545A (zh) 一种半导体器件的制作方法
CN102044433B (zh) 一种混合源漏场效应晶体管及其制备方法
CN102867755A (zh) 一种形成具有低gidl电流的nmos器件的方法
CN102420189A (zh) 一种改善后栅极工艺高k栅电介质cmos可靠性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110622