CN101777586B - 一种混合结型源漏场效应晶体管及其制备方法 - Google Patents

一种混合结型源漏场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN101777586B
CN101777586B CN2010100230679A CN201010023067A CN101777586B CN 101777586 B CN101777586 B CN 101777586B CN 2010100230679 A CN2010100230679 A CN 2010100230679A CN 201010023067 A CN201010023067 A CN 201010023067A CN 101777586 B CN101777586 B CN 101777586B
Authority
CN
China
Prior art keywords
metal
junction
effect transistor
semiconductor substrate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010100230679A
Other languages
English (en)
Other versions
CN101777586A (zh
Inventor
吴东平
张世理
葛亮
仇志军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN2010100230679A priority Critical patent/CN101777586B/zh
Publication of CN101777586A publication Critical patent/CN101777586A/zh
Priority to US13/255,498 priority patent/US20120119268A1/en
Priority to PCT/CN2011/000013 priority patent/WO2011088735A1/zh
Application granted granted Critical
Publication of CN101777586B publication Critical patent/CN101777586B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66643Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于微电子技术领域,具体公开了一种混合结型源漏的场效应晶体管及其制备方法。该混合结型源漏场效应晶体管包括半导体衬底、栅极结构、侧墙、具有混合结的源区和漏区,所述混合结由肖特基结和PN结混合构成。同具有肖特基结的金属源漏场效应晶体管相比,本发明所述的场效应晶体管具有较低的漏电流特性,同时该种场效应晶体管的源漏串联电阻比PN结型源漏场效应晶体管的源漏串联电阻小。

Description

一种混合结型源漏场效应晶体管及其制备方法
技术领域
本发明属于微电子器件技术领域,具体涉及半导体器件结构和制备方法。
背景技术
MOS场效应晶体管(MOSFET)是金属-氧化物-半导体场效应晶体管的简称,是利用电场效应来控制半导体中电流的一种半导体器件,只依靠一种载流子参与导电,故又称为单极型晶体管。MOS场效应晶体管可以用半导体硅、锗为材料,也可用化合物半导体砷化镓等材料制作,目前以使用硅材料的最多。通常MOS场效应晶体管由半导体衬底、源区和漏区、栅氧化层以及栅电极等几个主要部分组成,其基本结构一般是一个四端器件,它的中间部分是由金属-绝缘体-半导体组成的MOS电容结构,MOS电容的两侧分别是源区和漏区,在正常的工作状态下,载流子将从源区流入,从漏区流出,绝缘层上为栅极,在栅极上施加电压,可以改变绝缘层中的电场强度,控制半导体表面电场,从而改变半导体表面沟道的导电能力。
常规MOS场效应晶体管的源区和漏区是纯粹重掺杂PN结结构。这种PN结可以采用扩散、离子注入等制造工艺,将一定数量的杂质掺入半导体衬底在场效应晶体管的源区和漏区形成。然而,具有这种源漏结构的场效应晶体管其串联电阻比较大,短沟道效应严重,且不易按比例缩小。
如果将金属硅化物源漏来代替传统的重掺杂PN结源漏并应用在未来超缩微化的CMOS器件中,将会在一定程度上提高场效应晶体管的性能。金属硅化物源漏是指金属硅化物作为场效应的源极和漏极并且金属硅化物和硅衬底之间形成肖特基结,其主要优势是低的寄生电阻,优良的按比例缩小特性,简便的工艺制造,低的热预算以及抗闩锁效应或者绝缘体上的硅(SOI)里的浮体效应。然而,纯粹由肖特基结组成源漏的场效应晶体管也有许多潜在的问题,肖特基结常存在额外的漏电流和软击穿,这种源漏结构的场效应晶体管的可靠性目前还没有得到很好的研究。
发明内容
为了解决传统重掺杂PN结型源漏场效应晶体管的高源漏串联电阻和肖特基结场效应晶体管高源漏泄漏电流等问题,本发明提出一种混合结型源漏的场效应晶体管。
本发明提出的场效应晶体管,其包括半导体衬底、栅极结构、侧墙、具有混合结的源区和漏区,所述混合结由肖特基结和PN结混合构成。
优选地,所述场效应晶体管的开关特性由所述混合结中的所述肖特基结决定。
优选地,所述半导体衬底为硅衬底,所述肖特基结由金属硅化物和所述硅衬底构成,所述PN结是通过注入与所述硅衬底掺杂类型不同的杂质离子并通过随后的热退火形成,所述金属硅化物与所述PN结中高掺杂的区域形成欧姆接触。
优选地,所述半导体衬底为锗衬底,所述肖特基结由金属锗化物和所述锗衬底构成,所述PN结是通过注入与所述锗衬底掺杂类型不同的杂质离子并通过随后的热退火形成,所述金属锗化物与所述PN结中高掺杂的区域形成欧姆接触。
本发明还提出所述混合结型源漏的场效应晶体管的制备方法,该方法包括:
提供一个半导体衬底,用浅沟槽隔离形成隔离结构;
形成第一绝缘介质层,接着在所述第一绝缘介质层上形成一个电极层,然后通过光刻、刻蚀工艺对所述电极层和所述第一绝缘层进行图形化刻蚀从而形成栅极结构;
淀积形成第二绝缘介质层,利用各向异性干法刻蚀工艺对所述第二绝缘介质层进行刻蚀,从而沿着所述栅极结构两侧形成第一侧墙结构;
离子注入,在半导体衬底形成PN结,再进行退火,使注入的离子激活;
刻蚀除去栅极两侧的第一侧墙结构,淀积形成第三绝缘介质层,利用各向异性干法刻蚀工艺对所述第三绝缘介质层进行刻蚀,从而形成第二侧墙结构;
淀积一金属层,进行退火从而使所述金属层和其下的所述半导体衬底反应生成金属半导体化合物,再除去未反应的所述金属层。
优选地,所述的第一绝缘介质层为二氧化硅、氮化硅、氧化铝、含铪的高K介质或含锆的高K介质中的任意一种,或者为它们之中几种组成的化合物。
优选地,所述的电极层包含至少一个导电层,所述导电层为多晶硅、氮化钛、氮化钽、钨金属、金属硅化物中的任意一种,或者为它们之中几种的多层结构。
优选地,所述金属半导体化合物和所述半导体衬底之间形成肖特基结,且所述金属半导体化合物同时和所述PN结中的高掺杂区域形成欧姆接触。
优选地,所述半导体衬底为硅衬底,所述的金属层为镍、钴、钛、铂中的任意任意一种,或为它们之中几种的混合物,所述金属半导体化合物为硅化镍、硅化钴、硅化钛、硅化铂中的任意一种,或为它们之中几种组成的混合物。
优选地,所述半导体衬底为锗衬底,所述的金属层为镍、钴、钛、铂中的任意一种或为它们组成的混合物,所述金属半导体化合物为锗化镍、锗化钴、锗化钛、锗化铂中的任意一种,或为它们之中几种组成的混合物。
同具有肖特基结金属硅化物源漏结构的场效应晶体管相比,本发明提出的场效应晶体管具有较低的源漏泄漏电流,同时其源漏串联电阻比传统重掺杂PN结型源漏场效应晶体管的源漏串联电阻要小。
这些目标以及本发明的内容和特点,将经过下面的的工艺实例图进行详细的讲解,实例图中相同的附图标记表示相同的组件。
附图说明
图1表示本发明制备混合结型源漏场效应晶体管的工艺流程图。
图2-a至图2-m表示本发明按顺序制备混合结型源漏场效应晶体管工艺实例的衬底截面示意图。
具体实施方式
下面结合附图和具体工艺实例对本发明提出的制备混合结型源漏场效应晶体管进行详细的描述。
后面的描述中,相同的附图标记表示相同的组件,对其重复描述将省略。在其后的附图中,为了便于说明和观察本发明的工艺流程,放大或者缩小了不同层和区域的尺寸,所以附图中所示大小不一定代表实际尺寸,也不反映尺寸的比例关系。附图是本发明的理想化实施例的示意图,本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状,而是包括所得到的形状,比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点,但在本发明实施例中,均以矩形表示,图中的表示是示意性的。
图1表示本发明制备具有混合结型源漏的场效应晶体管的工艺流程图。
第一步100,提供一个半导体衬底,在该半导体衬底上形成本发明所述的具有混合结型源漏的场效应晶体管。
第二步102,在所提供的半导体衬底利用浅沟槽隔离(STI)结构形成隔离结构。
第三步104,在上述已形成隔离结构的半导体衬底上形成栅极结构。本步骤详细包括先在该半导体衬底表面形成一个绝缘层,接着在该绝缘层上淀积一个电极层,然后通过光刻、刻蚀工艺形成栅极结构。
第四步106,在栅极两侧形成侧墙结构。在以上所述半导体衬底淀积一层厚度为d1绝缘介质层,再利用干法刻蚀工艺对该绝缘介质层进行各向异性刻蚀,刻蚀之后剩下的绝缘介质层沿着栅极结构在竖直方向形成第一侧墙结构。
第五步108,进行离子注入和退火形成PN结。在栅极结构两侧侧墙的掩蔽下向半导体衬底中进行离子注入形成PN结,再将上述半导体衬底进行退火,使注入的离子激活。
第六步110,刻蚀栅极两侧第一侧墙。将栅极两侧第一侧墙刻蚀掉。
第七步112,在栅极两侧形成第二侧墙结构。淀积一层厚度为d2(d2<d1)的绝缘介质层,利用干法刻蚀工艺对该绝缘介质层进行各向异性刻蚀,刻蚀之后剩下的绝缘介质层沿着栅极结构在竖直方向形成比第一侧墙结构薄的第二侧墙结构。
第八步114,在源区和漏区或栅电极区同时形成金属硅化物。在上述栅极两侧第二侧墙的掩蔽下淀积一层金属,进行退火从而使金属和其下的硅衬底反应生成金属硅化物,再除去衬底表面未反应的金属,从而在硅表面上得到所需的金属硅化物层。
下文结合附图2-a至附图2-m对本发明制备混合结型源漏场效应晶体管的工艺流程加以详细说明。
在下面的描述中,所使用的术语硅片和衬底包括任何具有裸露表面的结构,其上可能已经含有各种集成电路结构。术语衬底也可以理解为包括正在工艺加工中的半导体硅片,可能包括在其上所制备的其它薄膜层。
附图2-a是本发明一个工艺实例的衬底截面示意图,包含半导体衬底201和隔离槽介质层202,在该半导体衬底上形成混合结型源漏的场效应晶体管。半导体衬底201不限定于硅材料,还可包括锗,硅-锗合金及SOI(绝缘体上的硅)或GOI(绝缘体上的锗)结构衬底或者其他半导体材料,在后续的描述中以硅材料为例进行说明。半导体衬底201可以为P型,比如用硼或铟等进行掺杂;也可以为N型,比如用磷、砷或锑等进行掺杂。通过浅沟槽隔离工艺技术在半导体衬底201上形成器件之间的隔离结构,包含浅沟槽隔离中填充的绝缘介质202,该绝缘介质202可以是二氧化硅、氮化硅或其它绝缘材料。
如附图2-b所示,在上述半导体衬底201上淀积一层绝缘层203,绝缘层203的材料可以是二氧化硅、氮化硅、氧化铝、含铪的高K介质和含锆的高K介质中的任意一种或它们之中几种的混合物。该绝缘层203用来作为混合结型源漏场效应晶体管的栅介质层。绝缘层203可以通过热生长方式也可以通过淀积方式生成在半导体衬底201的上表面。
如附图2-c所示,在上述绝缘层203上通过淀积形成电极层204,电极层204至少包含一层导电层,该导电层可以是多晶硅、氮化钛、氮化钽、钨金属、金属硅化物或者它们之间形成的多层结构,电极层204用来作为混合结型源漏晶体管的栅电极。
如附图2-d所示,通过光刻和刻蚀工艺对电极层204和绝缘层203进行图形化刻蚀,形成如本发明所描述的混合结型源漏晶体管的栅极结构。
如附图2-e所示,淀积一层厚度为d1的绝缘层205,该绝缘层可以是二氧化硅、氮化硅或者为它们之间的混合物,但不能与上述浅沟槽隔离中使用的绝缘介质202的材料相同。
如附图2-f所示,再利用干法刻蚀工艺对上述绝缘层205进行各向异性刻蚀,当导电层204或者半导体衬底201表面暴露出来时,为干法刻蚀终点。刻蚀绝缘层205之后剩下沿栅极结构在竖直方向形成的侧墙结构206。
如附图2-g所示,在栅极结构两侧的侧墙结构206的掩蔽下对晶体管进行离子注入。如果半导体衬底是P型,源漏注入的离子为磷或砷等N型杂质;如果半导体衬底是N型,源漏注入的离子则为硼或铟等P型杂质。进行退火,使注入的各种杂质离子电激活。通过以上步骤,在源区与半导体衬底201和漏区与半导体衬底201之间分别形成PN结207。
如附图2-h所示,绝缘层205和浅沟槽隔离中的使用的绝缘介质202不同,可以利用各向异性刻蚀,各向同性刻蚀或者兼有两者的方式将栅极两侧的较厚侧墙206去除,为后续淀积金属形成肖特基结做准备。
如附图2-i所示,在完成上述工艺流程之后淀积一层厚度为d2(d2<d1)的绝缘层208,绝缘层208可以是二氧化硅、氮化硅或者它们之间的混合物。
如附图2-j所示,再利用干法刻蚀工艺对该绝缘介质层208进行各向异性刻蚀,当电极层204或者半导体衬底201表面暴露出来时,为干法刻蚀终点。刻蚀绝缘介质层208之后剩下沿栅极结构在竖直方向形成的侧墙结构209。侧墙209的横向宽度比前述侧墙206的宽度要小。
如附图2-k所示,淀积一层金属210,可以是镍、钴、钛、铂或者为它们之间的合金。
如附图2-l所示,进行退火,使金属210和裸露在外的硅衬底反应生成金属硅化物。金属硅化物为硅化镍、硅化钴、硅化钛、硅化铂或者为它们之中几种的混合物。除去表面未反应的金属,从而得到所需的金属硅化物层211。通常情况下,再次进行退火,使得生成的金属硅化物211更加稳定。
由于衬底是的掺杂较轻,形成的金属硅化物211靠近栅电极的部分与硅衬底形成肖特基结,而与重掺杂的离子注入区形成欧姆接触。
如附图2-m所示,如果在栅极204上表面覆盖有多晶硅,那么同时也会在栅极的顶部形成金属硅化物212。
基于上述工艺,一种混合结型源漏的金属—氧化物—半导体场效应晶体管就形成了,包括栅极结构203和204,隔离结构202,位于栅极结构两侧的侧墙209,半导体衬底201和由PN结和肖特基结混合形成的源漏结构。金属硅化物层211靠近栅电极的部分和硅衬底形成肖特基结,同时又和PN结207的上表面高掺杂区域形成欧姆接触。这种混合结型源漏场效应晶体管的特征在于:场效应晶体管的开关特性由混合结中的肖特基结决定,因此可以归类为肖特基结场效应晶体管,同时源区和漏区的大部分区域和衬底之间形成PN结,因此和纯粹的肖特基结场效应晶体管相比拥有低源漏泄漏电流的特性。
应当注意的是在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解,除了如所附的权利要求所限定的,本发明不限于在说明书中所述的具体实施例。

Claims (6)

1.一种场效应晶体管的制备方法,其特征在于包括:
提供一个半导体衬底,用浅沟槽隔离形成隔离结构;
形成第一绝缘介质层,接着在所述第一绝缘介质层上形成一个电极层,然后通过光刻、刻蚀工艺对所述电极层和所述第一绝缘介质层进行图形化刻蚀从而形成栅极结构;
淀积形成第二绝缘介质层,利用各向异性干法刻蚀工艺对所述第二绝缘介质层进行刻蚀,从而沿着所述栅极结构两侧形成第一侧墙结构;
离子注入,在半导体衬底形成PN结,再进行退火,使注入的离子激活;
刻蚀除去栅极两侧的第一侧墙结构,淀积形成第三绝缘介质层,利用各向异性干法刻蚀工艺对所述第三绝缘介质层进行刻蚀,从而形成第二侧墙结构;
淀积一金属层,进行退火从而使所述金属层和其下的所述半导体衬底反应生成金属半导体化合物,再除去未反应的所述金属层。
2.根据权利要求1所述的方法,其特征在于所述的第一绝缘介质层为二氧化硅、氮化硅、氧化铝、含铪的高K介质或含锆的高K介质中的任意一种,或者为它们之中几种组成的化合物。
3.根据权利要求1所述的方法,其特征在于所述的电极层包含至少一个导电层,所述导电层为多晶硅、氮化钛、氮化钽、钨金属、金属硅化物中的任意一种,或者为它们之中几种的多层结构。
4.根据权利要求1所述的方法,其特征在于所述金属半导体化合物和所述半导体衬底之间形成肖特基结,且所述金属半导体化合物同时和所述PN结中的高掺杂区域形成欧姆接触。
5.根据权利要求1所述的方法,其特征在于所述半导体衬底为硅衬底,所述的金属层为镍、钴、钛、铂中的任意一种,或为它们之中几种组成的混合物;所述金属半导体化合物为硅化镍、硅化钴、硅化钛、硅化铂中的任意一种,或为它们之中几种组成的混合物。
6.根据权利要求3所述的方法,其特征在于所述半导体衬底为锗衬底,所述的金属层为镍、钴、钛、铂中的任意一种,或为它们之中几种组成的混合物;所述金属半导体化合物为锗化镍、锗化钴、锗化钛、锗化铂中的任意一种,或为它们之中几种组成的混合物。
CN2010100230679A 2010-01-21 2010-01-21 一种混合结型源漏场效应晶体管及其制备方法 Expired - Fee Related CN101777586B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010100230679A CN101777586B (zh) 2010-01-21 2010-01-21 一种混合结型源漏场效应晶体管及其制备方法
US13/255,498 US20120119268A1 (en) 2010-01-21 2011-01-04 Mixed Junction Source/Drain Field-Effect-Transistor and Method of Making the Same
PCT/CN2011/000013 WO2011088735A1 (zh) 2010-01-21 2011-01-04 一种混合结型源漏场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010100230679A CN101777586B (zh) 2010-01-21 2010-01-21 一种混合结型源漏场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN101777586A CN101777586A (zh) 2010-07-14
CN101777586B true CN101777586B (zh) 2012-11-21

Family

ID=42513978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100230679A Expired - Fee Related CN101777586B (zh) 2010-01-21 2010-01-21 一种混合结型源漏场效应晶体管及其制备方法

Country Status (3)

Country Link
US (1) US20120119268A1 (zh)
CN (1) CN101777586B (zh)
WO (1) WO2011088735A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777586B (zh) * 2010-01-21 2012-11-21 复旦大学 一种混合结型源漏场效应晶体管及其制备方法
EP2908345A1 (en) * 2014-02-13 2015-08-19 IMEC vzw Contact formation in Ge-containing semiconductor devices
DE112015007227T5 (de) * 2015-12-24 2018-09-13 Intel Corporation Kontaktstruktur mit niedriger Schottky-Barriere für Ge-NMOS
CN111540783B (zh) * 2020-01-16 2023-09-26 重庆康佳光电科技有限公司 一种金属-氧化物半导体场效应晶体管及其制备方法
CN115224119A (zh) * 2021-04-21 2022-10-21 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法
CN115901862A (zh) * 2022-11-04 2023-04-04 湖南元芯传感科技有限责任公司 一种延栅型场效应气体传感器及制备方法
CN116799005B (zh) * 2023-08-22 2023-11-28 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485513B2 (en) * 2002-08-30 2009-02-03 Micron Technology, Inc. One-device non-volatile random access memory cell
CN101523557A (zh) * 2006-10-31 2009-09-02 飞思卡尔半导体公司 一个晶体管的dram单元结构及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970352A (en) * 1998-04-23 1999-10-19 Kabushiki Kaisha Toshiba Field effect transistor having elevated source and drain regions and methods for manufacturing the same
US20060125041A1 (en) * 2004-12-14 2006-06-15 Electronics And Telecommunications Research Institute Transistor using impact ionization and method of manufacturing the same
CN101548386B (zh) * 2006-12-04 2011-11-09 三垦电气株式会社 绝缘栅型场效应晶体管及其制造方法
US20080191285A1 (en) * 2007-02-09 2008-08-14 Chih-Hsin Ko CMOS devices with schottky source and drain regions
CN101777586B (zh) * 2010-01-21 2012-11-21 复旦大学 一种混合结型源漏场效应晶体管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485513B2 (en) * 2002-08-30 2009-02-03 Micron Technology, Inc. One-device non-volatile random access memory cell
CN101523557A (zh) * 2006-10-31 2009-09-02 飞思卡尔半导体公司 一个晶体管的dram单元结构及其形成方法

Also Published As

Publication number Publication date
WO2011088735A1 (zh) 2011-07-28
CN101777586A (zh) 2010-07-14
US20120119268A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
CN101834141B (zh) 一种不对称型源漏场效应晶体管的制备方法
CN101777586B (zh) 一种混合结型源漏场效应晶体管及其制备方法
CN101887917A (zh) 一种场效应晶体管及其制备方法
CN101425539B (zh) 高迁移率沟槽金属氧化物半导体场效应晶体管
US9012965B2 (en) Semiconductor device and manufacturing method thereof
CN102468334B (zh) Vdmos器件及其制造方法
TWI475614B (zh) 溝渠裝置結構及製造
CN104810396A (zh) 一种半导体器件及其制造方法
US10910377B2 (en) LDMOS devices, integrated circuits including LDMSO devices, and methods for fabricating the same
JP2005056912A (ja) 半導体装置及びその製造方法
CN101043053B (zh) 具有改善性能的功率半导体器件和方法
CN102487085A (zh) 半导体器件及其制造方法
CN102280486A (zh) 半导体器件及其制作方法
CN107123678A (zh) Ldmos晶体管
CN102623318A (zh) 半导体器件及其制造方法
CN110034067A (zh) 半导体器件及其形成方法
CN102544089A (zh) 半导体器件及其制造方法
CN106206579A (zh) 一种半导体器件及其制造方法
CN108428743A (zh) 金属/多晶硅栅极沟槽功率mosfet及其形成方法
CN100389501C (zh) 一种肖特基势垒mos晶体管及其制作方法
CN108010964A (zh) 一种igbt器件及制造方法
CN101807602A (zh) 一种不对称型源漏场效应晶体管及其制备方法
CN102044433B (zh) 一种混合源漏场效应晶体管及其制备方法
CN1328795C (zh) 一种源漏下陷型超薄体soimos晶体管及其制作方法
CN109979993A (zh) 高压mos器件及其制作方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121121

Termination date: 20170121