CN102867755A

CN102867755A - 一种形成具有低gidl电流的nmos器件的方法

Info

Publication number: CN102867755A
Application number: CN2012103436367A
Authority: CN
Inventors: 张冬明; 刘巍
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2012-09-17
Filing date: 2012-09-17
Publication date: 2013-01-09

Abstract

本发明提供一种形成具有低GIDL电流的NMOS器件的方法，包括以下顺序步骤：对晶圆进行阱注入形成P阱，对P阱进行BF₂注入以调节阈值电压；在晶圆表面依次沉积栅极绝缘层和栅极多晶硅层，刻蚀除去多余多晶硅层形成栅极；在栅极的周围制备第一侧墙，形成第一侧墙后对器件进行轻掺杂形成轻掺杂源漏结构；在第一侧墙***制备第二侧墙，形成第二侧墙后进行源漏注入形成源漏极。

Description

一种形成具有低GIDL电流的NMOS器件的方法

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种可减小55nm以下制程NMOS器件栅致漏极泄露（GIDL）电流的方法。

背景技术

随着超大规模集成电路技术的迅速发展，MOSFET器件的尺寸在不断减小。由于MOSFET晶体管尺寸的急剧减小，栅氧化层的厚度减小至2nm甚至更薄。在MOS器件按比例缩小尺寸的同时，工作电压并未相应地等比例降低，这使得MOS器件的沟道电场和氧化层电场显著增加，由此因薄栅而带来的器件的可靠性问题日益突出。

随着器件越来越薄，器件关态时（NMOSFET时栅电压V_G< 0V）由带带隧穿引发的栅致漏极泄漏（GIDL）电流越来越大，它已经成为严重限制MOSFET以及FLASH存储器的问题之一。GIDL电流本身便引入了热空穴注入，它使得空穴陷落在栅氧化层中从而导致器件的不稳定性以及能导致栅氧层击穿。因此随着氧化层厚度的减小，关态氧化层的可靠性将会越来越重要，此方面已经引发了越来越多的关注。

减小GIDL的常规技术是提高栅氧化层形成的温度到大约1000℃到1100℃。提高氧化温度主要是较少衬底的表面态密度，以减少GIDL。现在的主流工艺主要是通过快速热氧化作用工艺（RTO）和现场水汽生成工艺（In-situ steam generation，ISSG）来生长栅氧化层。但是RTO比用氧化炉的氧化作用会导致栅氧化层更差的均匀性，这种不均匀导致器件的阈值电压变化大，这是不希望的；此外利用ISSG生长氧化层，随着器件尺寸的缩小到55nm制程以下，对GIDL电流减小的控制能力也逐渐减低。

另一种减小GIDL的技术是减小轻掺杂漏区（LDD）的浓度。由于器件尺寸减少，短沟道效应成为日渐严重的问题。LDD的主要目的是为了这种抑制短沟道效应。为了降低短沟道效应， LDD必须采用超浅结。但是为了避免驱动电流的降低，LDD的浓度也日益增强。如果采用一味降低LDD浓度的方法来减小GIDL电流，就会增加沟道区电阻，同时降低了驱动电流，让器件的性能变差。因此，一味地用减小LDD的浓度来降低GIDL电流对未来的集成电路（IC）器件也是不可取的。

随着器件尺寸缩小，我们也从一些文献中看到，40nm的GIDL机制也有了一些新的变化，即从纵向电场主导，到横向电场主导。因此，如何提供一种在小尺寸下可减小MOS器件GIDL电流的MOS管制作方法，已成为业界亟待解决的技术问题。

发明内容

本发明针对现有技术中存在不足之处，提供一种形成GIDL电流的NMOS器件的方法，有效地降低沟道区与漏端的横向电场，同时在不影响器件性能前提下明显降低GIDL电流。

为了实现上述目的，本发明提供一种形成低GIDL电流的NMOS器件的方法，包括以下顺序步骤：

步骤1：对晶圆进行阱注入形成P阱，对P阱进行BF₂注入以调节阈值电压。

步骤2：在晶圆表面依次沉积栅极绝缘层和栅极多晶硅层，刻蚀除去多余多晶硅层形成栅极。

步骤3：在栅极的周围制备第一侧墙，形成第一侧墙后对器件进行轻掺杂形成轻掺杂源漏结构。

步骤4：在第一侧墙***制备第二侧墙，形成第二侧墙后进行源漏注入形成源漏极。

本发明提供的一优选实施例中，其中所述方法中还包括步骤5，所述步骤5为在器件上制作金属前介质、通孔、金属插塞和金属层。

本发明提供的一优选实施例中，其中所述BF₂注入的能量为18~22KeV。

本发明提供的一优选实施例中，其中所述BF₂注入量为1×10¹²~1×10¹⁴/cm²。

本发明提供的方法可减小55nm以下制程的NMOS器件的GIDL电流。通过在P阱形成之后的BF₂的离子注入工艺来调节阈值电压，把BF₂注入到SiO₂/Si界面下的沟道区，用F抑制B离子的扩散，能有效地降低沟道区与漏端的横向电场，从而在不影响器件性能前提下明显降低GIDL电流。

附图说明

图1是由本发明提供方法制备形成的NMOS器件。

图2和图3是制备出NMOS器件在不同阈值电压情况下进行离子注入的GIDL电流对比图。

具体实施方式

本发明提供形成具有低GIDL电流的NMOS器件的方法，通过BF₂的离子注入工艺，在沟道区用BF₂来调节阈值电压，同时能够减小NMOS器件的GIDL电流，进而提高NMOS器件性能。

以下通过实施例对本发明提供的方法作进一步详细说明，以便更好理解本发明创造的内容，但实施例的内容并不限制本发明创造的保护范围。

如图1所示，形成具有低GIDL电流的NMOS器件的制备过程如下：对晶圆1进行阱注入形成P阱，对P阱进行BF₂注入以调节阈值电压。在P阱中注入BF₂用于调节阈值电压，取代传统注入B来调节阈值电压。在55/45nm以下制程，沟道区的掺杂浓度与GIDL电流密切相关。因此此步骤保证阈值电压满足要求的同时能够减小GIDL电流。BF₂注入剂量和能量非常关键，优选注入能量以18~22KeV左右为宜，注入剂量以1×10¹²~1×10¹⁴/cm²左右为宜。

之后，在晶圆表面依次沉积栅极绝缘层4和栅极多晶硅层，刻蚀除去多余多晶硅层形成栅极5。在栅极的周围制备第一侧墙61，形成第一侧墙后61对器件进行轻掺杂形成轻掺杂源漏结构31、32。在第一侧墙61***制备第二侧墙62，形成第二侧墙62后进行源漏注入形成源漏极21、22。

最后，对器件进行制作金属前介质、通孔、金属插塞和金属层等后续处理。

图2和图3所示采用本发明提供的方法制作出55nm制程NMOS器件的GIDL电流对比图。图2和图3为阈值电压不同情况下进行阈值电压调节的离子注入。从图中可以很明显的看出无论阈值电压如何，采用BF₂进行阈值电压调节的离子注入具有明显更低的GIDL电流。图2中显示BF₂注入后比B注入得到更大的的阈值电压，但是有更小的GIDL电流。图3中显示BF₂注入后比B注入有更小的阈值电压，但是同样有更小的GIDL电流。这说明用此种方法得到的GIDL电流减小与阈值电压没有必然的联系。

以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims

1.一种形成具有低GIDL电流的NMOS器件的方法，其特征在于，包括以下顺序步骤：

步骤1：对晶圆进行阱注入形成P阱，对P阱进行BF₂注入以调节阈值电压；

步骤2：在晶圆表面依次沉积栅极绝缘层和栅极多晶硅层，刻蚀除去多余多晶硅层形成栅极；

步骤3：在栅极的周围制备第一侧墙，形成第一侧墙后对器件进行轻掺杂形成轻掺杂源漏结构；

2.根据权利要求1所述的方法，其特征在于，所述方法中还包括步骤5，所述步骤5为在器件上制作金属前介质、通孔、金属插塞和金属层。

3.根据权利要求1所述的方法，其特征在于，所述BF₂注入的能量为18~22KeV。

4.根据权利要求1所述的方法，其特征在于，所述BF₂注入量为1×10¹²~1×10¹⁴/cm²。