CN102097438B - 平板显示装置及其制造方法 - Google Patents

平板显示装置及其制造方法 Download PDF

Info

Publication number
CN102097438B
CN102097438B CN201010269565.1A CN201010269565A CN102097438B CN 102097438 B CN102097438 B CN 102097438B CN 201010269565 A CN201010269565 A CN 201010269565A CN 102097438 B CN102097438 B CN 102097438B
Authority
CN
China
Prior art keywords
electrode
conductive layer
layer pattern
insulating barrier
panel display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010269565.1A
Other languages
English (en)
Other versions
CN102097438A (zh
Inventor
姜镇熙
柳春基
朴鲜
朴钟贤
李律圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102097438A publication Critical patent/CN102097438A/zh
Application granted granted Critical
Publication of CN102097438B publication Critical patent/CN102097438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种平板显示装置及其制造方法。平板显示装置包括：基底，包括第一区域和第二区域；有源层，位于基底的第一区域上并包含半导体材料；下电极，位于基底的第二区域上并包含所述半导体材料；第一绝缘层，位于设置有有源层和下电极的基底上；栅电极，位于第一绝缘层上，栅电极位于有源层的上方并且包括第一导电层图案和第二导电层图案；上电极，位于第一绝缘层上，上电极位于下电极的上方并且包括所述第一导电层图案和所述第二导电层图案；第二绝缘层，位于栅电极和上电极上并暴露有源层的部分和上电极的部分；源电极和漏电极，连接到有源层的暴露部分。

Description

平板显示装置及其制造方法
技术领域
实施例涉及一种平板显示装置及其制造方法。
背景技术
利用液晶的电光特性的平板显示装置(例如，液晶显示装置(LCD))和利用有机发光二极管的自发射特征的有机发光显示装置(OLED)可以包括无源矩阵型和有源矩阵型。因为与无源矩阵型相比，有源矩阵型具有优良的分辨率并且适于显示视频，所以所期望的会是会有源矩阵型。
有源矩阵型平板显示装置可以包括薄膜晶体管和电容器。因此，会需要用来制造薄膜晶体管和电容器的多个掩模和多道工艺。例如，会需要用来形成薄膜晶体管的有源层和电容器的下电极的掩模、用来形成薄膜晶体管的栅电极和电容器的上电极的掩模、用来暴露源区和漏区的掩模以及用来形成源电极和漏电极的掩模。
发明内容
多个实施例旨在提供表现出优于现有技术的优点的平板显示装置及其制造方法。
一个实施例的特征在于提供一种平板显示装置，所述平板显示装置可以利用数量少的掩模来制造，从而降低了制造成本。
上述和其他特征及优点中的至少一种可以通过提供一种平板显示装置来实现，所述平板显示装置包括：基底，所述基底包括第一区域和第二区域；有源层，位于基底的第一区域上，所述有源层包含半导体材料；下电极，位于基底的第二区域上，所述下电极包含所述半导体材料；第一绝缘层，位于设置有有源层和下电极的基底上；栅电极，位于第一绝缘层上，所述栅电极位于有源层的上方并且包括第一导电层图案和第二导电层图案；上电极，位于第一绝缘层上，所述上电极位于下电极的上方并且包括所述第一导电层图案和所述第二导电层图案；第二绝缘层，位于栅电极和上电极上，所述第二绝缘层暴露有源层的部分和上电极的部分；源电极和漏电极，连接到有源层的暴露部分。
半导体材料可以包括非晶硅或多晶硅。
下电极可以包括注入到下电极中的掺杂剂离子。
第一导电层图案可以包含非晶ITO、多晶ITO和IZO中的至少一种。
第二半导体层图案可以包含钨(W)、钛(Ti)、钼(Mo)、银(Ag)、钽(Ta)、铝(Al)、铜(Cu)、金(Au)、铬(Cr)、铌(Nb)和它们的合金中的至少一种。
与上电极对应的第二半导体层图案可以置于对应的第一半导体层图案的边缘和所述对应的第一半导体层图案上的第二绝缘层的边缘之间。
上述和其他特征及优点中的至少一种也可以通过提供一种平板显示装置来实现，，所述平板显示装置包括：基底，所述基底包括第一区域、第二区域和第三区域；有源层，位于基底的第一区域上，所述有源层包含半导体材料；下电极，位于基底的第二区域上，所述下电极包含所述半导体材料；第一绝缘层，位于设置有有源层和下电极的基底上；栅电极，位于第一绝缘层上，所述栅电极位于有源层的上方并且包括第一导电层图案和第二导电层图案；上电极，位于第一绝缘层上，所述上电极位于下电极的上方并且包括所述第一导电层图案和所述第二导电层图案；阳极电极，位于第三区域中的第一绝缘层上，所述阳极电极包括所述第一导电层图案和所述第二导电层图案；第二绝缘层，位于栅电极、上电极和阳极电极上，所述第二绝缘层暴露有源层的部分、阳极电极的部分和上电极的部分；源电极，连接到有源层的暴露部分和阳极电极的暴露部分；漏电极，连接到有源层的暴露部分；像素限定层，位于设置有源电极和漏电极的基底上，所述像素限定层暴露阳极电极的位于发光区域中的部分；有机发光层，位于发光区域中的阳极电极上；阴极电极，位于有机发光层上。
半导体材料可以包括非晶硅或多晶硅。
下电极可以包括注入到下电极中的掺杂剂离子。
第一导电层图案可以包含非晶ITO、多晶ITO和IZO中的至少一种。
第二半导体层图案可以包含钨(W)、钛(Ti)、钼(Mo)、银(Ag)、钽(Ta)、铝(Al)、铜(Cu)、金(Au)、铬(Cr)、铌(Nb)和它们的合金中的至少一种。
与上电极对应的第二半导体层图案可以置于对应的第一半导体层图案的边缘和所述对应的第一半导体层图案上的第二绝缘层的边缘之间。
基底可以包含透明玻璃或塑料。
上述和其他特征及优点中的至少一种也可以通过提供一种平板显示装置来实现，所述平板显示装置包括：基底，所述基底包括第一区域、第二区域和第三区域；有源层，位于基底的第一区域上，所述有源层包含半导体材料；下电极，位于基底的第二区域上，所述下电极包含所述半导体材料；第一绝缘层，位于设置有有源层和下电极的基底上；栅电极，位于第一绝缘层上，所述栅电极位于有源层的上方并且包括第一导电层图案和第二导电层图案；上电极，位于第一绝缘层上，所述上电极位于下电极的上方并且包括所述第一导电层图案和所述第二导电层图案；第二绝缘层，位于栅电极和上电极上，所述第二绝缘层暴露有源层的部分和上电极的部分；源电极和漏电极，连接到有源层的暴露部分；第三绝缘层，位于设置有源电极和漏电极的基底上，所述第三绝缘层暴露源电极的部分或漏电极的部分；阳极电极，连接到源电极或漏电极的暴露部分；像素限定层，位于阳极电极上，所述像素限定层暴露阳极电极的部分；有机发光层，位于发光区域中的阳极电极上；阴极电极，位于有机发光层上。
半导体材料可以包括非晶硅或多晶硅。
下电极可以包括注入到下电极中的掺杂剂离子。
第一导电层图案可以包含非晶ITO、多晶ITO和IZO中的至少一种。
第二半导体层图案可以包含钨(W)、钛(Ti)、钼(Mo)、银(Ag)、钽(Ta)、铝(Al)、铜(Cu)、金(Au)、铬(Cr)、铌(Nb)和它们的合金中的至少一种。
与上电极对应的第二半导体层图案可以置于对应的第一半导体层图案的边缘和所述对应的第一半导体层图案上的第二绝缘层的边缘之间。
基底可以包含透明玻璃或塑料。
上述和其他特征及优点中的至少一种也可以通过提供一种制造平板显示装置的方法来实现，所述方法包括以下步骤：提供基底，使得基底包括第一区域和第二区域；在基底上形成半导体材料层并将半导体材料层图案化，以在第一区域中形成有源层并在第二区域中形成下电极；在设置有有源层和下电极的基底上形成第一绝缘层；在第一绝缘层上形成第一导电层和第二导电层；将第一导电层和第二导电层图案化，以在第一绝缘层上形成栅电极使得栅电极位于有源层的上方并包括第一导电层图案和第二导电层图案，并在第一绝缘层上形成上电极使得上电极位于下电极的上方并包括所述第一导电层图案和所述第二导电层图案；在设置有栅电极和上电极的第一绝缘层上形成第二绝缘层；将第二绝缘层图案化，以形成开口图案，使得开口图案暴露有源层的部分和上电极的部分；在第二绝缘层上形成第三导电层，使得第三导电导填充开口图案；将第三导电层图案化，以形成源电极和漏电极，使得源电极和漏电极连接到有源层的暴露部分；去除第二区域中的上电极的第二导电层图案的被开口图案暴露的部分；通过开口图案、第一导电层图案和与开口图案对应的第一绝缘层将离子注入到下电极中。
半导体材料可以包括非晶硅或多晶硅。
下电极可以包括注入到下电极中的掺杂剂离子。
第一导电层图案可以包含非晶ITO、多晶ITO和IZO中的至少一种。
第二半导体层图案可以包含钨(W)、钛(Ti)、钼(Mo)、银(Ag)、钽(Ta)、铝(Al)、铜(Cu)、金(Au)、铬(Cr)、铌(Nb)和它们的合金中的至少一种。
附图说明
通过参照附图详细地描述示例性实施例，对于本领域普通技术人员而言上述和其他特征及优点将变得更加清楚，在附图中：
图1示出了根据实施例的平板显示装置的剖视图；
图2示出了根据另一实施例的平板显示装置的剖视图；
图3A至图3I示出了根据实施例的在制造平板显示装置的方法中多个阶段的剖视图；
图4示出了根据又一实施例的平板显示装置的剖视图；
图5A至图5H示出了根据另一实施例的在制造平板显示装置的方法中多个阶段的剖视图。
具体实施方式
在韩国知识产权局于2009年12月10日提交的、名称为“Flat PanelDisplay Device and Method of Manufacturing the Same(平板显示装置及其制造方法)”的韩国专利申请通过引用全部包含于此。
现在将在下文中参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式来实施，而不应被解释为局限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完全的，并且这些实施例将向本领域技术人员充分地传达本发明的范围。
在附图中，为了示出的清晰，会夸大层和区域的尺寸。还应该理解的是，当层或元件被称作“在”另一层或基底“上”时，该层或元件可以直接在另一层或基底上，或者也可存在中间层。此外，还应该理解的是，当层被称作“在”两层“之间”时，该层可以是这两层之间唯一的层，或者也可以存在一个或多个中间层。相同的标号始终表示相同的元件。
当元件被称作“连接到”另一元件时，该元件可以直接连接到另一元件，或者可以利用置于该元件和另一元件之间的一个或多个中间元件而间接连接到另一元件。
图1示出了根据实施例的平板显示装置的剖视图。在图1中，示意性地示出了形成有薄膜晶体管和电容器的区域。
由例如绝缘材料制成的基底10可以包括薄膜晶体管形成区域T和电容器形成区域C。缓冲层12可以设置在基底10的薄膜晶体管形成区域T和电容器形成区域C上。包括沟道区与源区和漏区的有源层14a可以在薄膜晶体管形成区域T中设置在缓冲层12上。下电极14b可以在电容器形成区域C中设置在缓冲层12上。有源层14a和下电极14b可以包含由例如非晶硅或多晶硅制成的半导体材料。可以在下电极14b中注入掺杂剂离子用于导电。在一个实施方案中，下电极14b和有源层14a可以在缓冲层12上设置在同一平面内。
第一绝缘层16可以设置在包括有源层14a和下电极14b的缓冲层12上。第一绝缘层16可以用作薄膜晶体管的栅极绝缘层和电容器的电介质。
包括第一导电层图案18和第二导电层图案20的栅电极20a可以设置在有源层14a上方的第一绝缘层16上，也即可以位于有源层14a的上方。包括第一导电层图案18和第二导电层图案20的上电极20b可以设置在下电极14b上方的第一绝缘层16上，也即可以位于下电极14b的上方。在一个实施方案中，栅电极20a的第一导电层图案18和上电极20b的第一导电层图案18可以在第一绝缘层16上设置在同一平面内，栅电极20a的第二导电层图案20和上电极20b的第二导电层图案20可以在第一绝缘层16上设置在同一平面内。
第二绝缘层22可以设置在包括栅电极20a和上电极20b的第一绝缘层16上。开口图案(即，多个孔)可以形成在第二绝缘层22上，以暴露有源层14a的源区和漏区的部分以及上电极20b的部分。上电极20b的第二导电层图案20可以置于对应的第一导电层图案18的边缘和该对应的第一导电层图案18上的第二绝缘层图案22的边缘之间。第一导电层图案18可以包含例如透明导电材料，第二导电层图案20可以包含例如金属或合金。
源电极24a可以设置在第二绝缘层22上，并且可以通过开口图案连接到有源层14a的源区。漏电极24b可以设置在第二绝缘层22上，并且可以通过开口图案连接到有源层14a的漏区。
图2示出了根据另一实施例的平板显示装置的剖视图。具体地讲，图2中示出的平板显示装置可以是底部发射型的有机发光显示装置。
由绝缘材料(例如透明玻璃和/或塑料)制成的基底10可以包括薄膜晶体管形成区域T、电容器形成区域C和像素形成区域P。缓冲层12可以设置在基底10的薄膜晶体管形成区域T、电容器形成区域C和像素形成区域P上。包括沟道区、源区和漏区的有源层14a可以在薄膜晶体管形成区域T中设置在缓冲层12上。下电极14b可以在电容器形成区域C中设置在缓冲层12上。有源层14a和下电极14b可以包含半导体材料，例如，非晶硅或多晶硅。可以在下电极14b中注入掺杂剂离子用于导电。在一个实施方案中，下电极14b和有源层14a可以在缓冲层12上设置在同一平面内。
第一绝缘层16可以设置在包括有源层14a和下电极14b的缓冲层12上。第一绝缘层16可以用作薄膜晶体管的栅极绝缘层和电容器的电介质。
包括第一导电层图案18和第二导电层图案20的栅电极20a可以设置在有源层14a上方的第一绝缘层16上，也即可以位于有源层14a的上方。包括第一导电层图案18和第二导电层图案20的上电极20b可以设置在下电极14b上方的第一绝缘层16上，也即可以位于下电极14b的上方。包括第一导电层图案18和第二导电层图案20的阳极电极20c可以在像素形成区域P中设置在第一绝缘层16上。在一个实施方案中，栅电极20a的第一导电层图案18和上电极20b的第一导电层图案18可以在第一绝缘层16上设置在同一平面内，栅电极20a的第二导电层图案20和上电极20b的第二导电层图案20可以在第一绝缘层16上设置在同一平面内。
第二绝缘层22可以设置在包括栅电极20a、上电极20b和阳极电极20c的第一绝缘层16上。开口图案(即，多个孔)可以形成在第二绝缘层22上，以暴露有源层14a的源区和漏区的部分、上电极20b的部分及阳极电极20c的位于发光区域中的部分。上电极20b的第二导电层图案20可以置于对应的第一导电层图案18的边缘和该对应的第一导电层图案18上的第二绝缘层图案22的边缘之间。此外，阳极电极20c的第二导电层图案20可以置于对应的第一导电层图案18的边缘和该对应的第一导电层图案18上的第二绝缘层22的边缘之间。第一导电层图案18可以包含例如透明导电材料，第二导电层图案20可以包含例如金属或合金。
源电极24a可以设置在第二绝缘层22上，并且可以通过开口图案连接到有源层14a的源区和发光区域中的阳极电极20c。漏电极24b可以设置在第二绝缘层22上，并且可以通过开口图案连接到有源层14a的漏区。
像素限定层26可以设置在其上包括源电极24a和漏电极24b的第二绝缘层22上。开口图案可以形成在像素限定层26中，以暴露阳极电极20c的位于发光区域中的部分。有机发光层28可以设置在阳极电极20c的位于发光区域中的暴露部分上。阴极电极30可以设置在其上包括有机发光层28的像素限定层26上。
在根据本实施例的平板显示装置中，可以将外部提供的信号存储在电容器中。此外，可以通过薄膜晶体管将信号提供给阳极电极20c。因此，当向阳极电极20c和阴极电极30施加预定的电压时，从阳极电极20c注入的空穴和从阴极电极30注入的电子可以在有机发光层28中复合。因此，可以通过有机发光层28发出的光穿过基底10向外部显示字符和/或图像。
现在将通过具有上述构造的平板显示装置的制造工艺来更详细地描述实施例。
图3A至图3I示出了根据实施例的在制造平板显示装置的方法中多个阶段的剖视图。具体地讲，在以下的描述中以制造图2的平板显示装置的结构的方法作为例子。
参照图3A，可以提供包括薄膜晶体管形成区域T、电容器形成区域C和像素形成区域P的基底10。可以在包括薄膜晶体管形成区域T、电容器形成区域C和像素形成区域P的基底10上顺序地形成缓冲层12和半导体层(未示出)。可以将半导体层图案化，以在薄膜晶体管形成区域T中的缓冲层12上形成包括沟道区、源区和漏区的有源层14a，并在电容器形成区域C中的缓冲层12上形成下电极14b。因此，可以同时形成有源层14a和下电极14b。可以利用第一掩模通过例如光刻或蚀刻来执行图案化。半导体层可以包含例如非晶硅或多晶硅，如果需要的话，可以对半导体层进行结晶化。
参照图3B，可以在其上包括有源层14a和下电极14b的缓冲层12上顺序地形成第一绝缘层16、第一导电层18’和第二导电层20’。第一绝缘层16可以包含例如氧化硅SiO2膜。第一导电层18’可以包含例如具有足以用作电极的导电率的透明导电材料。在一个实施方案中，透明导电材料可以包括例如非晶ITO(氧化铟锡)、多晶ITO和/或IZO(氧化铟锌)。第二导电层20’可以包含例如金属或其合金。在一个实施方案中，第二导电层20’可以包含例如钨(W)、钛(Ti)、钼(Mo)、银(Ag)、钽(Ta)、铝(Al)、铜(Cu)、金(Au)、铬(Cr)、铌(Nb)和它们的合金中的至少一种。
参照图3C，可以分别在有源层14a、下电极14b和像素形成区域P上将第一导电层18’和第二导电层20’图案化来形成栅电极20a、上电极20b和阳极电极20c。因此，栅电极20a、上电极20b和阳极电极20c均可以包括第一导电层图案18和第二导电层图案20，并且可以同时形成。可以利用第二掩模通过例如光刻或蚀刻来执行图案化。在一个实施方案中，可以利用栅电极20a作为掩模将高浓度掺杂剂离子注入到有源层14a的源区和漏区中。
然后，可以在其上包括栅电极20a、上电极20b和阳极电极20c的第一绝缘层16上形成第二绝缘层22。
参照图3D，可以利用第三掩模通过例如光刻或蚀刻将第二绝缘层22和第一绝缘层16图案化来形成包括开口22a、22b和22c的开口图案(即，多个孔)。开口22a、22b和22c可以暴露有源层14a的源区和漏区的部分、上电极20b的部分及阳极电极20c的位于发光区域中的部分。
参照图3E，可以在第二绝缘层22上形成导电层24，以填充开口22a、22b和22c。
参照图3F，可以将导电层24图案化，以形成通过开口22a连接到有源层14a的源区和发光区域中的阳极电极20c的源电极24a以及通过开口22a连接到有源层14a的漏区的漏电极24b。可以利用第四掩模通过例如光刻或蚀刻来执行图案化。在图案化工艺中，可以利用第四掩模去除第二导电层图案20的被电容器形成区域C中(即，上电极20b中)的开口22b和像素形成区域P中(即，阳极电极中)的开口22c暴露的部分。
参照图3G，可以通过电容器形成区域C中的开口22b将掺杂剂离子注入到下电极14b中。在注入工艺中，由于可以通过第一绝缘层16和第一导电层图案18的暴露部分将掺杂剂离子注入到下电极14b中，所以可以调整离子注入能，使得包括半导体层的下电极14b具有足够的导电率。
参照图3H，可以在其上包括源电极24a和漏电极24b的第二绝缘层22上形成像素限定层26。可以利用第五掩模通过例如光刻或蚀刻将像素限定层26图案化来暴露阳极电极20c的位于发光区域中的部分。
参照图3I，可以在阳极电极20c的位于发光区域26a中的暴露部分上形成有机发光层28。然后，可以在其上包括有机发光层28的像素限定层26上形成阴极电极30。
通过去除第二导电层图案20的被电容器形成区域C中的开口22b暴露的部分，根据本实施例的方法可以有助于确保理想的离子注入。可以利用第四掩模(即，用来形成源电极24a和漏电极24b的同一掩模)来去除第二导电层图案20的被开口22b暴露的部分。因此，注入步骤可以为下电极14b提供足够的导电率，而无需使用单独的掩模(见图3F和图3G)。因此，仅仅利用五个掩模(第一掩模至第五掩模)就能够制造平板显示装置，从而通过减少掩模的数量和工艺的数量而降低了制造成本。
此外，由于通过薄膜晶体管的制造工艺来实现具有MOS(金属-氧化物-半导体)结构(包括下电极14b-绝缘层16-上电极20b)的电容器，所以通过使用相对薄的绝缘层(SiO2)16作为电介质就能够实现高静电容量。此外，由于可以从相对小的区域实现高静电容量，所以能够相对地增大发光区域的尺寸(开口率)。
图4示出了根据又一实施例的平板显示装置的剖视图。具体地讲，图4示出了顶部发射型有机发光显示装置。
包含绝缘材料(例如透明玻璃和/或塑料)的基底40可以包括薄膜晶体管形成区域T、电容器形成区域C和像素形成区域P。缓冲层42可以在薄膜晶体管形成区域T、电容器形成区域C和像素形成区域P中设置在基底40上。包括沟道区、源区和漏区的有源层44a可以在薄膜晶体管形成区域T中设置在缓冲层42上。下电极44b可以在电容器形成区域C中设置在缓冲层42上。有源层44a和下电极44b可以包含半导体材料，例如，非晶硅或多晶硅。可以在下电极44b中注入掺杂剂离子用于导电。在一个实施方案中，下电极44b和有源层44a可以在缓冲层42上设置在同一平面内。
第一绝缘层46可以设置在其上包括有源层44a和下电极44b的缓冲层42上。第一绝缘层46可以用作薄膜晶体管的栅极绝缘层和电容器的电介质。
包括第一导电层图案48和第二导电层图案50的栅电极50a可以设置在有源层44a上方的第一绝缘层46上，也即可以位于有源层44a的上方。包括第一导电层图案48和第二导电层图案50的上电极50b可以设置在下电极44b上方的第一绝缘层46上，也即可以位于下电极44b的上方。在一个实施方案中，栅电极50a的第一导电层图案48和上电极50b的第一导电层图案48可以在第一绝缘层46上设置在同一平面内，栅电极50a的第二导电层图案50和上电极50b的第二导电层图案50可以在第一绝缘层46上设置在同一平面内。
第二绝缘层52可以设置在其上包括栅电极50a和上电极50b的第一绝缘层46上。开口图案(即，多个孔)可以形成在第二绝缘层52上，以暴露有源层44a的源区和漏区的部分以及上电极50b的部分。上电极50b的第二导电层图案50可以置于对应的第一导电层图案48的边缘和该对应的第一导电层图案48上的第二绝缘层52的边缘之间。第一导电层图案48可以包含例如透明导电材料；第二导电层图案50可以包含例如金属和/或合金。
源电极54a和漏电极54b可以设置在第二绝缘层52上，并且可以通过开口图案分别连接到有源层44a的源区和漏区。第三绝缘层56可以设置在其上包括源电极54a和漏电极54b的第二绝缘层52上。通孔可以形成在第三绝缘层56中，以暴露源电极54a或漏电极54b的部分。
阳极电极58可以设置在第三绝缘层56上，并且可以通过通孔连接到源电极54a或漏电极54b的暴露部分。像素限定层60可以设置在其上包括阳极电极58的第三绝缘层56上。开口图案可以形成在像素限定层60中，以暴露阳极电极58的位于发光区域中的部分。有机发光层62可以设置在阳极电极58的位于发光区域中的暴露部分上。阴极电极64可以设置在其上包括有机发光层62的像素限定层60上。
在根据本实施例的平板显示装置中，可以将外部提供的信号存储在电容器中。此外，可以通过薄膜晶体管将信号提供给阳极电极58。因此，当向阳极电极58和阴极电极64施加预定的电压时，从阳极电极58注入的空穴和从阴极电极64注入的电子可以在有机发光层62中复合。因此，可以通过有机发光层62发出的光向外部显示字符和/或图像。
图5A至图5H示出了根据另一实施例的在制造平板显示装置的方法中多个阶段的剖视图。具体地讲，本实施例的方法可以形成具有图4的结构的平板显示装置。
参照图5A，可以提供包括薄膜晶体管形成区域T、电容器形成区域C和像素形成区域P的基底40。可以在包括薄膜晶体管形成区域T、电容器形成区域C和像素形成区域P的基底40上顺序地形成缓冲层42和半导体层(未示出)。可以将半导体层图案化，从而在薄膜晶体管形成区域T中的缓冲层42上形成包括沟道区、源区和漏区的有源层44a，并在电容器形成区域C中的缓冲层42上形成下电极44b。因此，可以同时形成有源层44a和下电极44b。可以利用第一掩模通过例如光刻或蚀刻来执行图案化。半导体层可以包含例如非晶硅或多晶硅，如果需要的话，可以对半导体层进行结晶化。
参照图5B，可以在其上包括有源层44a和下电极44b的缓冲层42上顺序地形成第一绝缘层46、第一导电层48’和第二导电层50’。第一绝缘层46可以包含例如氧化硅SiO2膜。第一导电层48’可以包含例如具有足以用作电极的导电率的透明导电材料。在一个实施方案中，透明导电材料可以包括例如非晶ITO(氧化铟锡)、多晶ITO和/或IZO(氧化铟锌)。第二导电层50’可以包含例如金属或其合金。在一个实施方案中，第二导电层50’可以包含例如钨(W)、钛(Ti)、钼(Mo)、银(Ag)、钽(Ta)、铝(Al)、铜(Cu)、金(Au)、铬(Cr)、铌(Nb)和它们的合金中的至少一种。
参照图5C，可以利用第二掩模通过例如光刻或蚀刻将第二导电层50’和第一导电层48’图案化，在有源层44a和下电极44b上形成栅电极50a和上电极50b。因此，栅电极50a和上电极50b均可以包括第一导电层图案48和第二导电层图案50，并且可以同时形成。在一个实施方案中，可以利用栅电极50a作为掩模将高浓度掺杂剂离子注入到有源层44a的源区和漏区中。
然后，可以在其上包括栅电极50a和上电极50b的第一绝缘层46上形成第二绝缘层52。
参照图5D，可以利用第三掩模通过例如光刻或蚀刻将第二绝缘层52和第一绝缘层46图案化来形成包括开口52a和52b的开口图案(即，多个孔)。开口52a和52b可以分别暴露有源层44a的源区和漏区的部分与上电极50b的部分。
参照图5E，可以在第二绝缘层52上形成导电层54，以填充开口52a和52b。
参照图5F，可以将导电层54图案化，以形成通过开口52a连接到有源层44a的源区的源电极54a和通过开口52a连接到有源层44a的漏区的漏电极54b。可以利用第四掩模通过例如光刻或蚀刻来执行图案化。在图案化工艺中，可以利用第四掩模去除第二导电层图案50的被电容器形成区域C中的开口52b暴露的部分。
参照图5G，可以通过电容器形成区域C中的开口52b将掺杂剂离子注入到下电极44b中。在注入工艺中，由于可以通过第一绝缘层46和第一导电层图案48的暴露部分将掺杂剂离子注入到下电极44b中，所以可以调整离子注入能，使得包含半导体材料的下电极44b具有足够的导电率。
参照图5H，可以在其上包括源电极54a和漏电极54b的第二绝缘层52上形成第三绝缘层56。可以利用第五掩模通过例如光刻或蚀刻将第三绝缘层56图案化来形成通孔，以暴露源电极54a或漏电极54b的部分。
可以在第三绝缘层56上形成导电层(未示出)，以填充通孔。可以利用第六掩模通过例如光刻或蚀刻将导电层图案化来形成通过通孔连接到源电极54a或漏电极54b的暴露部分的阳极电极58。
可以在其上包括阳极电极58的第三绝缘层56上形成像素限定层60。可以利用第七掩模通过例如光刻或蚀刻将像素限定层60图案化来形成开口，以暴露阳极电极58的位于发光区域中的部分。此外，可以在阳极电极58的位于发光区域中的暴露部分上形成有机发光层62。可以在其上包括有机发光层62的像素限定层60上形成阴极电极64。
通过去除第二导电层图案50的被电容器形成区域C中的开口52b暴露的部分，根据本实施例的方法可以有助于确保适合的离子注入条件。可以利用第四掩模(即，用来形成源电极54a和漏电极54b的同一掩模)来去除第二导电层图案50的被开口52b暴露的部分。因此，注入步骤可以为下电极44b提供足够的导电率，而无需使用单独的掩模(见图5F和图5G)。因此，能够利用更少的掩模来制造平板显示装置，从而通过减少掩模的数量和工艺的数量而降低了制造成本。
此外，由于可以通过实施例的制造工艺来形成具有MOS(金属-氧化物-半导体)结构(包括下电极44b-绝缘层46-上电极50b)的电容器，所以通过使用相对薄的绝缘层(SiO2)46作为电介质就能够实现高静电容量。由于可以从相对小的区域实现高静电容量，所以能够相对地增大发光区域的尺寸(开口率)。
由于可以将掺杂剂离子注入在由半导体材料形成的下电极中，而无需使用单独的掩模来提供导电率，所以能够利用五个掩模(第一掩模至第五掩模)来制造平板显示装置。因此，与现有技术相比，能够通过减少掩模的数量和工艺的数量来降低制造成本。因此，由于少数的掩模而不会在制造装置时花费很多；由于工艺步骤减少使得可以提高产率，从而可以降低总的制造成本。
已经在此公开了示例性实施例，虽然采用了特定的术语，但是仅仅以通常的和描述性的意义而不是以限制的目的来使用和解释这些特定的术语。因此，本领域普通技术人员应该明白，在不脱离由权利要求书所阐述的本发明的精神和范围的情况下，可以做出各种形式和细节上的改变。

Claims (21)

1.一种平板显示装置，所述平板显示装置包括：
基底，所述基底包括第一区域和第二区域；
有源层，位于基底的第一区域上，所述有源层包含半导体材料；
下电极，位于基底的第二区域上，所述下电极包含所述半导体材料；
第一绝缘层，位于设置有有源层和下电极的基底上；
栅电极，位于第一绝缘层上，所述栅电极位于有源层的上方并且包括第一导电层图案和第二导电层图案；
上电极，位于第一绝缘层上，所述上电极位于下电极的上方并且包括第一导电层图案和第二导电层图案；
第二绝缘层，位于栅电极和上电极上，所述第二绝缘层暴露有源层的部分和上电极的部分；
源电极和漏电极，连接到有源层的暴露部分，
其中，与上电极对应的第二导电层图案置于对应的第一导电层图案的边缘和所述对应的第一导电层图案上的第二绝缘层的边缘之间。
2.如权利要求1所述的平板显示装置，其中，半导体材料包括非晶硅或多晶硅。
3.如权利要求1所述的平板显示装置，其中，下电极包括注入到下电极中的掺杂剂离子。
4.如权利要求1所述的平板显示装置，其中，栅电极的第一导电层图案和上电极的第一导电层图案包含非晶氧化铟锡、多晶氧化铟锡和氧化铟锌中的至少一种。
5.如权利要求1所述的平板显示装置，其中，栅电极的第二导电层图案和上电极的第二导电层图案包含钨、钛、钼、银、钽、铝、铜、金、铬、铌和它们的合金中的至少一种。
6.一种平板显示装置，所述平板显示装置包括：
基底，所述基底包括第一区域、第二区域和第三区域；
有源层，位于基底的第一区域上，所述有源层包含半导体材料；
下电极，位于基底的第二区域上，所述下电极包含所述半导体材料；
第一绝缘层，位于设置有有源层和下电极的基底上；
栅电极，位于第一绝缘层上，所述栅电极位于有源层的上方并且包括第一导电层图案和第二导电层图案；
上电极，位于第一绝缘层上，所述上电极位于下电极的上方并且包括第一导电层图案和第二导电层图案；
阳极电极，位于第三区域中的第一绝缘层上，所述阳极电极包括第一导电层图案和第二导电层图案；
第二绝缘层，位于栅电极、上电极和阳极电极上，所述第二绝缘层暴露有源层的部分、阳极电极的部分和上电极的部分；
源电极，连接到有源层的暴露部分和阳极电极的暴露部分；
漏电极，连接到有源层的暴露部分；
像素限定层，位于设置有源电极和漏电极的基底上，所述像素限定层暴露阳极电极的位于发光区域中的部分；
有机发光层，位于发光区域中的阳极电极上；
阴极电极，位于有机发光层上，
其中，与上电极对应的第二导电层图案置于对应的第一导电层图案的边缘和所述对应的第一导电层图案上的第二绝缘层的边缘之间。
7.如权利要求6所述的平板显示装置，其中，半导体材料包括非晶硅或多晶硅。
8.如权利要求6所述的平板显示装置，其中，下电极包括注入到下电极中的掺杂剂离子。
9.如权利要求6所述的平板显示装置，其中，栅电极的第一导电层图案、上电极的第一导电层图案和阳极电极的第一导电层图案包含非晶氧化铟锡、多晶氧化铟锡和氧化铟锌中的至少一种。
10.如权利要求6所述的平板显示装置，其中，栅电极的第二导电层图案、上电极的第二导电层图案和阳极电极的第二导电层图案包含钨、钛、钼、银、钽、铝、铜、金、铬、铌和它们的合金中的至少一种。
11.如权利要求6所述的平板显示装置，其中，基底包含透明玻璃或塑料。
12.一种平板显示装置，所述平板显示装置包括：
基底，所述基底包括第一区域、第二区域和第三区域；
有源层，位于基底的第一区域上，所述有源层包含半导体材料；
下电极，位于基底的第二区域上，所述下电极包含所述半导体材料；
第一绝缘层，位于设置有有源层和下电极的基底上；
栅电极，位于第一绝缘层上，所述栅电极位于有源层的上方并且包括第一导电层图案和第二导电层图案；
上电极，位于第一绝缘层上，所述上电极位于下电极的上方并且包括第一导电层图案和第二导电层图案；
第二绝缘层，位于栅电极和上电极上，所述第二绝缘层暴露有源层的部分和上电极的部分；
源电极和漏电极，连接到有源层的暴露部分；
第三绝缘层，位于设置有源电极和漏电极的基底上，所述第三绝缘层暴露源电极的部分或漏电极的部分；
阳极电极，连接到源电极或漏电极的暴露部分；
像素限定层，位于阳极电极上，所述像素限定层暴露阳极电极的部分；
有机发光层，位于发光区域中的阳极电极上；
阴极电极，位于有机发光层上，
其中，与上电极对应的第二导电层图案置于对应的第一导电层图案的边缘和所述对应的第一导电层图案上的第二绝缘层的边缘之间。
13.如权利要求12所述的平板显示装置，其中，半导体材料包括非晶硅或多晶硅。
14.如权利要求12所述的平板显示装置，其中，下电极包括注入到下电极中的掺杂剂离子。
15.如权利要求12所述的平板显示装置，其中，栅电极的第一导电层图案和上电极的第一导电层图案包含非晶氧化铟锡、多晶氧化铟锡和氧化铟锌中的至少一种。
16.如权利要求12所述的平板显示装置，其中，栅电极的第二导电层图案和上电极的第二导电层图案包含钨、钛、钼、银、钽、铝、铜、金、铬、铌和它们的合金中的至少一种。
17.如权利要求12所述的平板显示装置，其中，基底包含透明玻璃或塑料。
18.一种制造平板显示装置的方法，所述方法包括以下步骤：
提供基底，使得基底包括第一区域和第二区域；
在基底上形成半导体材料层并将半导体材料层图案化，以在第一区域中形成有源层并在第二区域中形成下电极；
在设置有有源层和下电极的基底上形成第一绝缘层；
在第一绝缘层上形成第一导电层和第二导电层；
将第一导电层和第二导电层图案化，以在第一绝缘层上形成栅电极使得栅电极位于有源层的上方并包括第一导电层图案和第二导电层图案，并在第一绝缘层上形成上电极使得上电极位于下电极的上方并包括第一导电层图案和第二导电层图案；
在设置有栅电极和上电极的第一绝缘层上形成第二绝缘层；
将第二绝缘层图案化，以形成开口图案，使得开口图案暴露有源层的部分和上电极的部分；
在第二绝缘层上形成第三导电层，使得第三导电导填充开口图案；
将第三导电层图案化，以形成源电极和漏电极，使得源电极和漏电极连接到有源层的暴露部分；
去除第二区域中的上电极的第二导电层图案的被开口图案暴露的部分；
通过开口图案、第一导电层图案和与开口图案对应的第一绝缘层将离子注入到下电极中，
其中，与上电极对应的第二导电层图案置于对应的第一导电层图案的边缘和所述对应的第一导电层图案上的第二绝缘层的边缘之间。
19.如权利要求18所述的制造平板显示装置的方法，其中，半导体材料包括非晶硅或多晶硅。
20.如权利要求18所述的制造平板显示装置的方法，其中，第一导电层包含非晶氧化铟锡、多晶氧化铟锡和氧化铟锌中的至少一种。
21.如权利要求18所述的制造平板显示装置的方法，其中，第二导电层包含钨、钛、钼、银、钽、铝、铜、金、铬、铌和它们的合金中的至少一种。
CN201010269565.1A 2009-12-10 2010-08-31 平板显示装置及其制造方法 Active CN102097438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0122492 2009-12-10
KR1020090122492A KR101048987B1 (ko) 2009-12-10 2009-12-10 평판 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN102097438A CN102097438A (zh) 2011-06-15
CN102097438B true CN102097438B (zh) 2015-07-15

Family

ID=44130430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010269565.1A Active CN102097438B (zh) 2009-12-10 2010-08-31 平板显示装置及其制造方法

Country Status (5)

Country Link
US (2) US8629448B2 (zh)
JP (1) JP5309076B2 (zh)
KR (1) KR101048987B1 (zh)
CN (1) CN102097438B (zh)
TW (1) TWI478127B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101210146B1 (ko) * 2010-04-05 2012-12-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR101736319B1 (ko) * 2010-12-14 2017-05-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2012163651A (ja) * 2011-02-04 2012-08-30 Sony Corp 有機ｅｌ表示装置及び電子機器
KR101962850B1 (ko) 2011-04-22 2019-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치와 그 제조방법
KR20130013515A (ko) * 2011-07-28 2013-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101925540B1 (ko) * 2011-08-04 2019-02-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20130024029A (ko) * 2011-08-30 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20130025717A (ko) * 2011-09-02 2013-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101881895B1 (ko) * 2011-11-30 2018-07-26 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR101996438B1 (ko) * 2012-12-13 2019-07-05 삼성디스플레이 주식회사 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법
JP2014145857A (ja) * 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器
KR102077144B1 (ko) * 2013-05-30 2020-02-14 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
KR102100880B1 (ko) * 2013-06-26 2020-04-14 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR20150111005A (ko) * 2014-03-24 2015-10-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
US10714633B2 (en) * 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN105977164A (zh) * 2016-06-28 2016-09-28 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板
KR102512439B1 (ko) * 2016-09-19 2023-03-22 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
CN108389878B (zh) * 2017-09-30 2022-01-25 昆山国显光电有限公司 显示屏及显示装置
JP6999899B2 (ja) * 2017-11-24 2022-01-19 日本電気硝子株式会社 透明導電膜付きガラスロール及び透明導電膜付きガラスシートの製造方法
KR102457208B1 (ko) * 2017-12-26 2022-10-20 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
CN108428730B (zh) 2018-05-16 2021-01-26 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
TWI691104B (zh) * 2018-07-18 2020-04-11 友達光電股份有限公司 發光裝置及其製造方法
KR20200103905A (ko) * 2019-02-20 2020-09-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110190132A (zh) * 2019-05-17 2019-08-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法
US11515309B2 (en) * 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
CN111524859B (zh) * 2020-04-23 2022-04-26 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示装置
CN114551758A (zh) * 2022-02-14 2022-05-27 深圳市华星光电半导体显示技术有限公司 Oled显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083261A (zh) * 2006-06-02 2007-12-05 三星Sdi株式会社 有机发光显示器以及制造方法
US7619286B2 (en) * 2004-11-12 2009-11-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1234567A (en) * 1915-09-14 1917-07-24 Edward J Quigley Soft collar.
KR100491143B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
KR100892945B1 (ko) 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
KR100579182B1 (ko) * 2002-10-30 2006-05-11 삼성에스디아이 주식회사 유기 전계 발광 표시 장치의 제조 방법
KR100669709B1 (ko) 2004-02-14 2007-01-16 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
KR100579192B1 (ko) 2004-03-11 2006-05-11 삼성에스디아이 주식회사 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법
US7427783B2 (en) * 2004-04-07 2008-09-23 Samsung Sdi Co., Ltd. Top emission organic light emitting diode display using auxiliary electrode to prevent voltage drop of upper electrode
KR100685803B1 (ko) 2004-12-14 2007-02-22 삼성에스디아이 주식회사 유기전계발광소자의 제조 방법
KR101108369B1 (ko) 2004-12-31 2012-01-30 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR101103374B1 (ko) * 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
KR100810643B1 (ko) * 2007-03-13 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100847661B1 (ko) * 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
JP5292591B2 (ja) * 2007-10-19 2013-09-18 株式会社ジャパンディスプレイ Ｔｆｔ基板の製造方法
JP5498662B2 (ja) * 2008-03-26 2014-05-21 国立大学法人 東京大学 半導体装置および半導体装置の製造方法
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619286B2 (en) * 2004-11-12 2009-11-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
CN101083261A (zh) * 2006-06-02 2007-12-05 三星Sdi株式会社 有机发光显示器以及制造方法

Also Published As

Publication number Publication date
CN102097438A (zh) 2011-06-15
TWI478127B (zh) 2015-03-21
TW201120840A (en) 2011-06-16
JP2011123467A (ja) 2011-06-23
US20110140107A1 (en) 2011-06-16
US8629448B2 (en) 2014-01-14
KR20110065820A (ko) 2011-06-16
JP5309076B2 (ja) 2013-10-09
KR101048987B1 (ko) 2011-07-12
US20140124769A1 (en) 2014-05-08
US8987725B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
CN102097438B (zh) 平板显示装置及其制造方法
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
US20200219770A1 (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR101107252B1 (ko) 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
US8174012B2 (en) Organic light emitting diode display device and method of manufacturing the same
CN105280137A (zh) 有机发光显示器及其制造方法
US8698251B2 (en) Organic light emitting diode display and method of manufacturing the same
US20060044232A1 (en) Organic light emitting diode display and manufacturing method thereof
US20070012926A1 (en) Display device with reduced number of wires and manufacturing method thereof
CN108493216B (zh) 一种tft阵列基板、显示装置及tft阵列基板的制备方法
KR20130046913A (ko) 유기 전계 발광소자 및 그 제조방법
US7129524B2 (en) Organic electroluminescent device and method for fabricating the same
US20140087494A1 (en) Display device and method of manufacturing the same
KR20100123327A (ko) 어레이 기판의 제조방법
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
WO2024093199A1 (zh) 阵列基板及其制备方法、显示装置
US9117781B2 (en) Organic light emitting diode display and method for manufacturing the same
KR102355605B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR102294170B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
US20090184323A1 (en) Thin film transistor array panel and method for manufacturing the same
CN111769138A (zh) 阵列基板及其制造方法
CN116456756A (zh) 显示面板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121105

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121105

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Address before: South Korea Gyeonggi Do Yongin

Applicant before: Samsung Mobile Display Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant