KR20130046913A

KR20130046913A - 유기 전계 발광소자 및 그 제조방법

Info

Publication number: KR20130046913A
Application number: KR1020110111589A
Authority: KR
Inventors: 서현식; 김흥식; 김봉철
Original assignee: 엘지디스플레이 주식회사
Priority date: 2011-10-28
Filing date: 2011-10-28
Publication date: 2013-05-08
Also published as: KR101818471B1

Abstract

본 발명은 유기전계 발광소자 및 그 제조방법에 관한 것으로, 개시된 발명은 발광부와 비발광부가 정의된 제1 기판과 제2 기판; 상기 제1기판의 발광부에 형성되고 게이트전극과 액티브패턴, 소스전극 및 드레인전극으로 구성된 박막트랜지스터; 상기 박막트랜지스터를 포함한 제1 기판 전면에 형성되고, 상기 박막트랜지스터를 노출시키는 패시베이션층; 상기 패시베이션층 상부에 형성되고, 상기 박막트랜지스터와 전기적으로 접속된 애노드전극; 상기 애노드전극과 패시베이션층 상부에 형성되어 각 서브 픽셀을 독립적으로 분리시켜 주는 뱅크패턴; 상기 제1 기판의 비발광부에 위치하는 패시베이션층 상부에 형성된 더미 뱅크패턴; 상기 제1 기판의 발광부에 위치하는 상기 뱅크패턴, 애노드전극 및 패시베이션층 상부에 형성된 유기발광층; 상기 유기발광층 상부에 형성된 캐소드전극; 상기 제2 기판에 형성된 블랙매트릭스; 상기 블랙매트릭스 사이의 제2 기판상에 형성된 칼라필터층; 및 상기 제1 기판과 제2 기판을 합착시키는 씰패턴;을 포함하여 구성된다.

Description

유기 전계 발광소자 및 그 제조방법{ORGANIC LIGHT EMITTING DIODE DEVICE AND MEHTOD FOR FABRICATING THE SAME}

본 발명은 유기전계 발광장치{OLED: Organic Emitting Diode Device}에 관한 것으로서, 보다 상세하게는 유기전계 발광소자 제조시 유기 발광층 증착 공정시에 사용되는 메탈 트레이(metal tray)가 접촉되는 비발광부에 더미뱅크(dummy bank)를 추가하여 기판의 백플랜(back plane)의 긁힘에 의한 쇼트(short)를 방지하여 패널의 수율을 향상시킬 수 있는 유기전계 발광소자 및 그 제조방법에 관한 것이다.

일반적으로, 유기전계 발광소자{OLED: Organic Emitting Diode}는 애노드(양극)와 캐소드(음극) 사이에 기능성 박막 형태의 유기 발광층이 삽입되어 있는 구조로, 양극에서 정공이 주입되고, 음극에서 전자가 주입되어 유기 발광층 내애서 전자와 정공이 재결합하면서 빛을 내는 소자이다.

유기전계 발광소자는 그 구동방식에 따라, 수동 구동방식의패시브 매트릭스 (PM: Passive Matrix)형과, 능동 구동방식의 액티브 매트릭스(AM: Active Matrix)형으로 구분된다.

패시브 매트릭스형 OLED(PM-OLED)는 단순히 양극과 음극이 각각 컬럼 (column)과 로우(low)로 배열되어 음극에는 로우 구동회로로부터 스캐닝 신호가 공급되고, 이때 복수의 로우 중 하나의 로우만이 선택된다.

또한, 컬럼 구동회로에는 각 화소로 데이터 신호가 입력된다. 한편, 액티브 매트릭스형 OLED(AM-OLED)는 박막트랜지스터(Thin Film Transistor)를 이용해 각 화소 당 입력되는 신호를 제어하는 것으로, 방대한 양의 신호를 처리하기에 적합하여 동영상을 구현하기 위한 디스플레이 장치로서 많이 사용되고 있다.

현재 저 소비전력과 높은 명실 CR(Bright Room Contrast Ratio) 특성을 갖는 AM-OLED 구현을 위해서 전면 발광 방식의 RGB 독립 증착법이 많이 이용되고 있다. RGB 독립 증착 방식은 제작에 있어서 미세 금속 마스크를 사용하여 각 발광색 별로 패터닝을 하여야 하는데, 금속 마스크를 정렬할 시의 정밀도나, 마스크 크기가 커짐으로 인해 발생하는 처짐 현상 등으로 인해 대형 크기로의 응용이 어렵다.

다른 RGB 독립 발광층을 형성하는 방식 중 하나인 잉크젯 방식은 대형 크기의 기판을 사용할 수 있는 장점은 있으나, 현재 가용성(soluble) 재료의 특성이 증착용 재료 특성보다 나빠서 물질 특성이 먼저 확보되어야 한다.

그 외에 레이저를 이용해서 도너 필름에 형성된 발광층을 독립적으로 전사하는 레이저 전사법이 있으나, OLED 소자의 수명에 약점을 가지고 있다.

공정성, 수율 등을 고려할 때 백색 OLED(White OLED)에 컬러필터를 채용하는 WOLED-CF 방식은 많은 각광을 받고 있다. 백색 유기 전계 발광소자는 유기 발광층 내에 적색, 녹색 및 청색을 각각 방출하는 복수의 유기발광 재료를 모두 형성하거나, 또는 서로 보색 관계에 있는 적색, 녹색 및 청색을 각각 방출하는 복수의 유기 발광 재료를 모두 형성하거나, 또는 서로 보색 관계에 있는 두 유기 발광재료들의 쌍들을 형성함으로써 구현될 수 있다.

이러한 백색 OLED를 포함한 기존의 유기전계 발광소자를 제작하기 위해서는, 각 화소 당 입력되는 신호를 제어하는 박막트랜지스터와, 애노드(양극), 유기 발광층, 캐소드(음극) 과 같은 구성요소들을 형성해야 한다.

상기 구성 요소들 중에서, 유기 발광층과 캐소드를 형성할 때 기판을 반전시킨 상태에서 하부 쪽에서 유기물층과 금속층을 증착하게 된다. 이때, 기판의 발광부에 상기 유기물층과 금속층을 증착하기 위해서는, 기판의 비발광부, 예를 들어 기판의 백플랜(backplane)을 지지할 수 있는 메탈 트레이(metal tray; 미도시)가 필수적으로 필요하게 된다.

그러나, 유기물층과 금속층을 증착하기 위해 메탈 트레이를 기판의 백플랜을 지지하는 경우에, 기판의 비발광부에는 별도의 뱅크(bank)가 없기 때문에 자칫 부주위로 인해 기판의 가장자리부와 접촉하게 됨으로 인해, 기판의 비발광부에 구비된 Vdd 배선에 손상을 입히게 되고, Vss배선과 쇼트 (short)가 발생할 가능성이 많기 때문에 수율의 확보가 어렵게 된다.

이에 본 발명은 종래기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 유기전계 발광소자 제조시 유기 발광층 증착 공정시에 사용되는 메탈 트레이 (metal tray)가 접촉되는 비발광부에 더미뱅크(dummy bank)를 추가하여 기판의 백플랜(back plane)의 긁힘에 의해 비발광부에 구비된 배선들 간의 쇼트(short)를 방지하여 패널의 수율을 향상시킬 수 있는 유기전계 발광소자 및 그 제조방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자는 발광부와 비발광부가 정의된 제1 기판과 제2 기판; 상기 제1기판의 발광부에 형성되고 게이트전극과 액티브패턴, 소스전극 및 드레인전극으로 구성된 박막트랜지스터; 상기 박막트랜지스터를 포함한 제1 기판 전면에 형성되고, 상기 박막트랜지스터를 노출시키는 패시베이션층; 상기 패시베이션층 상부에 형성되고, 상기 박막트랜지스터와 전기적으로 접속된 애노드전극; 상기 애노드전극과 패시베이션층 상부에 형성되어 각 서브 픽셀을 독립적으로 분리시켜 주는 뱅크패턴; 상기 제1 기판의 비발광부에 위치하는 패시베이션층 상부에 형성된 더미 뱅크패턴; 상기 제1 기판의 발광부에 위치하는 상기 뱅크패턴, 애노드전극 및 패시베이션층 상부에 형성된 유기발광층; 상기 유기발광층 상부에 형성된 캐소드전극; 상기 제2 기판에 형성된 블랙매트릭스; 상기 블랙매트릭스 사이의 제2 기판상에 형성된 칼라필터층; 및 상기 제1 기판과 제2 기판을 합착시키는 씰패턴;을 포함하여 구성된다.

상기 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자 제조방법은, 발광부와 비발광부가 정의된 제1 기판과 제2 기판을 제공하는 단계; 상기 제1기판의 발광부에 게이트전극과 액티브패턴, 소스전극 및 드레인전극으로 구성된 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터를 포함한 제1 기판 전면에 상기 박막트랜지스터를 노출시키는 패시베이션층을 형성하는 단계; 상기 패시베이션층 상부에 상기 박막트랜지스터와 전기적으로 접속되는 애노드전극을 형성하는 단계; 상기 애노드전극과 패시베이션층 상부에 각 서브 픽셀을 독립적으로 분리시켜 주는 뱅크패턴과 함께, 상기 제1 기판의 비발광부에 위치하는 패시베이션층 상부에 더미 뱅크패턴을 형성하는 단계; 메탈 트레인 상부에 상기 제1 기판을 반전시킨 상태에서 상기 더미 뱅크패턴이 접촉되어 지지되도록 하는 단계; 상기 메탈 트레이를 마스크로, 상기 제1 기판의 발광부에 위치하는 상기 뱅크패턴, 애노드전극 및 패시베이션층 상부에 유기발광층을 형성하는 단계; 상기 유기발광층 상부에 캐소드전극을 형성하는 단계; 상기 제2 기판에 블랙매트릭스를 형성하는 단계; 상기 블랙매트릭스 사이의 제2 기판상에 칼라필터층을 형성하는 단계; 및 상기 제1 기판과 제2 기판을 합착시키는 씰패턴을 형성하는 단계;를 포함하는 구성되는 것을 특징으로 한다.

본 발명에 따른 유기전계 발광소자 및 그 제조방법에 따르면 다음과 같은 효과가 있다.

본 발명에 따른 유기전계 발광소자 및 그 제조방법에 따르면, 유기전계 발광소자 제조시 유기 발광층 증착 공정시에 마스크로 사용되는 메탈 트레이(metal tray)가 접촉되는 기판의 비발광부에 더미뱅크(dummy bank) 구조를 형성함으로써 기판의 백플랜(back plane)의 긁힘에 의한 배선들, 예를 들어 Vdd배선과 Vss배선 간의 쇼트(short)를 방지하여 패널의 수율을 향상시킬 수 있다.

본 발명에 따르면, 기판의 비발광부에 구비된 더미 뱅크패턴과 접촉되어 기판을 지지하는 메탈 트레이 상면에 뾰족한 형태의 접촉 돌기가 형성되거나, 또는 편평한 형태의 접촉 돌기가 이격되게 구비되어 있어, 더미 뱅크패턴과 접촉하는 표면적이 그만큼 감소하게 됨으로써, 기존과 같이 메탈 트레이가 기판과 접촉함으로 인해 발생하였던 문제, 예를 들어 Vdd 배선라인과 Vss 배선 간의 쇼트와 같은 문제가 발생하지 않게 된다.

도 1은 본 발명에 따른 유기전계 발광소자의 픽셀 회로를 나타내는 회로도이다.
도 2는 본 발명에 따른 유기전계 발광소자의 평면 구성을 개략적으로 도시한 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ선에 따른 유기전계 발광소자의 개략적인 단면도이다.
도 4a 내지 4i는 본 발명에 따른 유기전계 발광소자의 제조공정을 나타내는 공정 단면도들이다.
도 5는 본 발명에 따른 유기전계 발광소자 제조시에 유기발광층 및 금속층 증착시의 기판과 메탈 트레이(metal tray) 및 증착 장비를 개략적으로 도시한 사시도이다.
도 6은 본 발명에 따른 유기전계 발광소자 제조시에 마스크로 사용되는 메탈 트레이(metal tray)의 다른 실시 예로서, 뽀족한 형태의 접촉돌기가 구비된 메탈 트레이의 개략적인 단면도이다.
도 7은 본 발명에 따른 유기전계 발광소자 제조시에 마스크로 사용되는 메탈 트레이(metal tray)의 또다른 실시 예로서, 편평한 형태의 평면 돌기가 이격되어 구비된 메탈 트레이의 개략적인 단면도이다.

이하, 본 발명의 바람직한 실시 예에 따른 유기전계 발광소자에 대해 첨부된 도면을 참조하여 상세히 설명한다.

도면상의 동일한 부호는 동일한 요소를 지칭한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

도 1은 본 발명에 따른 유기전계 발광소자의 픽셀 회로를 나타내는 회로도이다.

도 1을 참조하면, 본 발명에 따른 유기전계 발광소자는, 복수의 신호선에 연결되어 있으며, 대략 행렬(matrix)의 형태로 배열된 복수의 픽셀들이 포함되어 있고, 각 픽셀들은 픽셀 회로를 갖는다.

각 픽셀에는 데이터라인(DL), 스캔라인(즉, 게이트라인; GL) 및 유기 발광소자 (OLED; Organic Light Emitted Diode)의 일 구동전원이 되는 Vdd 전원라인(Vdd)이 구비된다.

픽셀 회로는 이들 데이터라인(DL), 스캔라인(GL), 및 Vdd 전원라인(Vdd)에 전기적으로 연결되어 있으며, 상기 유기전계 발광소자(OLED)의 발광을 제어하게 된다.

각 픽셀은 스위칭소자(Ts)와, 구동소자(Td)의 적어도 2개의 박막트랜지스터 (T)와, 커패시터 유닛(Cst) 및 유기전계 발광소자(OLED)를 구비한다.

상기 스위칭소자(Ts)는 스캔라인(GL)에 인가되는 스캔 신호에 의해 온/오프 (On/Off)되어 데이터라인(DL)에 인가되는 데이터 신호를 스토리지 커패시터(Cst) 및 구동소자(Td)에 전달한다. 이때, 상기 스위칭소자로는 반드시 도 3과 같은 스위칭 소자만에 한정되는 것은 아니며, 복수 개의 박막트랜지스터와 커패시터를 구비한 스위칭 회로가 구비될 수도 있고, 구동소자(Td)의 Vth 값을 보상해 주는 회로나, Vdd 전원라인(Vdd)의 전압강하를 보상해 주는 회로가 더 구비될 수도 있다.

상기 구동소자(Td)는 스위칭소자(Ts)를 통해 전달되는 데이터 신호에 따라, 유기발광소자(OLED)로 유입되는 전류량을 결정한다.

상기 커패시터 유닛(Cst)은 스위칭소자(Ts)를 통해 전달되는 데이터 신호를 한 프레임 동안 저장한다.

도 1에 따른 회로도에서 구동소자(Td) 및 스위칭소자(Ts)는 PMOS TFT로 도시되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 상기 구동소자(Td) 및 스위칭소자(Ts) 중 적어도 하나를 NMOS TFT로 형성할 수도 있음은 물론이다. 그리고, 상기와 같은 박막트랜지스터 및 커패시터의 개수는 반드시 이에 한정되는 것은 아니며, 이보다 더 많은 수의 박막트랜지스터 및 커패시터를 구비할 수 있음은 물론이다.

도 2는 본 발명에 따른 유기전계 발광소자의 평면 구성을 개략적으로 도시한 평면도이다.

도 2를 참조하면, 기판(101)의 일 측에는 게이트구동부(GD)가 구성되고, 상기 게이트구동부(GD)와 평행하지 않은 기판의 양측에는 데이터구동부(DD)가 각각 구성된다.

상기 게이트구동부(GD)와 평행한 기판(101)의 타 측에는 공통전극(139)이 구성된다. 이때, 상기 공통전극(139)은 캐소드전극(음극전극; 127)에 공통전압을 인가하여 상기 캐소드전극(127)의 전위를 유지하도록 하는 역할을 한다.

이하, 본 발명에 따른 유기전계 발광장치에 대해 도 3을 참조하여 설명하면 다음과 같다.

도 3은 도 2의 Ⅲ-Ⅲ선에 따른 유기전계 발광소자의 개략적인 단면도이다.

도 3을 참조하면, 본 발명에 따른 유기전계 발광소자는, 발광부(P)와 비발광부(NP)로 정의된 제1기판(101)과 제2 기판(151)이 서로 대향되게 배치되어 상기 제1, 2 기판(101, 151)의 테두리부에 형성된 씰패턴(미도시)에 의해 합착되어 있다.

여기서, 상기 제1 기판(101)의 상부에는 각 서브 픽셀별로 다수의 박막트랜지스터(T), 예를 들어 스위칭소자(Ts)와 구동소자(Td)가 형성되어 있다.

상기 제1기판(101)상에 각 서브 픽셀별로 형성된 박막트랜지스터(T)는 게이트전극(103)과 상기 게이트전극(103) 상에 형성된 게이트절연막(105), 액티브패턴 (107a) 및 소스전극(113a), 드레인전극(113b)으로 구성되어 있으며, 상기 드레인전극(113b)은 서브 픽셀별로 독립적으로 형성된 애노드전극(121a)과 전기적으로 연결되어 있다.

또한, 상기 각 서브 픽셀별로 마련된 드레인전극(113b)과 전기적으로 연결된 애노드전극(121a) 상부에는 각 서브 픽셀들을 독립적으로 분리시켜 주는 뱅크패턴 (123a)들이 형성되어 있다.

그리고, 상기 제1 기판(101)의 비발광부(NP)에는 더미 뱅크패턴(123b)이 형성되어 있는데, 이는 유기전계 발광소자 제조시 유기 발광층 증착 공정시에 마스크로 사용되는 메탈 트레이(metal tray)가 접촉되는 기판의 비발광부에 기판의 백플랜(back plane)의 긁힘에 의한 배선들, 예를 들어 Vdd배선과 Vss배선 간의 쇼트 (short)를 방지하기 위해 형성된다. 이때, 상기 더미 뱅크패턴(123b)은 상기 발광부(P)의 외곽에 위치하는 비발광부(NP) 지역에 상기 발광부(P)의 외곽을 따라 형성된다.

더욱이, 상기 뱅크패턴(123a)을 포함한 제1 기판(101)의 발광부(P) 전면에 유기발광층(125)과 캐소드전극(127)이 형성된다.

이때, 상기 유기발광층(125)은, 상기 애노드전극(121a)으로부터 순차적으로 적층된 정공주입층(미도시), 정공수송층(미도시), 전자수송층(미도시) 및 전자주입층(미도시)으로 구성된다.

또한, 상기 캐소드전극(127)은 알루미늄(Al), 은(Ag) 또는 그 합금을 반투과가 가능한 얇은 두께로 구성된다.

한편, 제2 기판(151) 상의 발광부 사이에는 블랙매트릭스(153)가 형성되고, 상기 발광영역에는 적색, 청색 및 녹색 컬러필터층(155)들이 형성된다.

또한, 상기 제2 기판(151)의 블랙매트릭스(153)는 상기 제1 기판(101)의 뱅크패턴(123a) 상부에 위치하는 캐소드전극(127) 부위와 접착됨으로써 상기 제1 기판(101)과 제2 기판(151)이 결합된다.

한편, 본 발명에 따른 유기전계발광장치 제조방법에 대해 도 4를 참조하여 설명하면 다음과 같다.

도 4a 내지 4i는 본 발명에 따른 유기전계 발광소자의 제조공정을 나타내는 공정 단면도들이다.

도 5는 본 발명에 따른 유기전계 발광소자 제조시에 유기발광층 및 금속층 증착시의 기판과 메탈 트레이(metal tray) 및 증착 장비를 개략적으로 도시한 사시도이다.

도 4a에 도시된 바와 같이, 발광부(P)와 비발광부(NP)로 정의된 투명한 유리기판(101) 상에 알루미늄(Al), 알루미늄 네오듐(AlNd), 몰리브덴(Mo) 중에서 어느 한 금속 또는 2 이상의 금속이나 합금을 스퍼터링(Sputtering) 공정으로 증착한 후에 포토리소그라피 (Photolitho- graphy) 공정과 식각 공정으로 패터닝하여, 박막트랜지스터(T)의 게이트전극(103)과 이 게이트전극(103)에 연결된 게이트라인(미도시), 게이트라인의 끝단에 연결된 게이트패드(미도시) 등을 형성한다.

그 다음, 상기 게이트전극(103)을 포함한 기판 전면에 CVD(chemical vapor deposition) 공정으로 산화 실리콘(SiO₂) 또는 질화 실리콘(SiNx)을 증착하여 게이트절연막(105)을 형성한 후에, 상기 게이트절연막(105) 상에 CVD(chemical vapor deposition) 공정으로 비정질 실리콘을 증착하여 비정질실리콘층(107)을 형성한다. 이때, 상기 비정질실리콘 대신에, 산화물 반도체, 예를 들어 AxByCzO(A, B, C = Zn, Cd, Ga, In, Sn, Hf, Zr; x, y, z ≥ 0)의 조합으로 이루어진 삼성분계 또는 사성분계 산화물 반도체로 형성할 수도 있다.

이어서, 도 4b에 도시된 바와 같이, 상기 비정질실리콘층(107)을 포토리소그라피 (Photolitho- graphy) 공정과 식각 공정으로 패터닝하여, 상기 게이트전극 (103) 상부에 박막트랜지스터(T)의 액티브패턴(107a)을 형성한다.

그 다음, 상기 액티브패턴(107a)을 포함한 게이트절연막(105) 상부에 CVD 공정으로 산화 실리콘(SiO₂) 또는 질화 실리콘(SiNx)을 증착하여 버퍼층(109)을 형성한 후에, 이를 포토리소그라피 (Photolitho- graphy) 공정과 식각 공정으로 패터닝하여, 박막트랜지스터의 소스전극(미도시)과 드레인전극(미도시) 위치에서 상기 액티브패턴(107a)을 노출시키는 제1 콘택홀(111)들을 형성한다.

이어서, 도 4c에 도시된 바와 같이, 상기 제1 콘택홀(111)들을 포함한 상기 버퍼층(109) 상부에 몰리브덴(Mo), 알루미늄 네오듐(AlNd), 크롬(Cr), 구리(Cu) 등에서 선택된 금속, 이들의 적층 또는 합금으로 이루어진 금속을 스퍼터링 방법으로 증착한 후에, 이를 포토리소그라피 (Photolitho- graphy) 공정과 식각 공정으로 패터닝하여, 상기 액티브패턴(107a)에 접속되는 박막트랜지스터의 소스전극(113a), 드레인전극(113b), 상기 게이트라인(미도시)과 직교하는 데이터라인(미도시), 상기 데이터라인(미도시) 각각의 끝단에 연결된 데이터 패드(113c) 등을 형성한다. 상기 액티브패턴(107a)에 접속되는 박막트랜지스터의 소스전극(113a) 및 드레인전극 (113b) 형성시에, 기판의 비발광부(NP) 지역에 데이터패드(113c)도 함께 형성된다. 여기서, 상기 공통전극(113c)은 상기 게이트전극(103) 형성시에 형성할 수도 있다.

이때, 상기 박막트랜지스터의 소스전극(113a)과 드레인전극(113b) 각각은 상기 버퍼층(109)에 형성된 제1 콘택홀(111)들을 통해 상기 액티브패턴(107a)에 접속된다.

그 다음, 도 4c에 도시된 바와 같이, 상기 상기 박막트랜지스터의 소스전극 (113a)과 드레인전극(113b)을 포함한 상기 버퍼층(109) 상부에 아크릴(arcyl)계 유기 화합물, BCB(benzo-cyclo-butene) 또는 PFCB(perfluorocyclobutane)와 같은 유기 절연재료를 전면 도포하거나, 산화 실리콘(SiO₂) 또는 질화 실리콘(SiNx)과 같은 무기 절연재료를 전면 증착하여, 패시베이션층(115)을 형성한다.

이어서, 도 4d에 도시된 바와 같이, 상기 패시베이션층(115)을 포토리소그라피 (Photolitho- graphy) 공정과 식각 공정으로 패터닝하여, 상기 박막트랜지스터의 드레인전극(113b)을 노출시키는 제2 콘택홀(117)들을 형성한다.

그 다음, 상기 제2 콘택홀(117)을 포함한 패시베이션층(115) 상부에 몰리브덴(Mo), 알루미늄 네오듐(AlNd), 크롬(Cr), 구리(Cu) 등에서 선택된 금속, 이들의 적층 또는 합금으로 이루어진 금속을 스퍼터링 방법으로 증착하여 금속층(121)을 형성한다.

이어서, 도 4e에 도시된 바와 같이, 상기 금속층(121)을 포토리소그라피 (Photolitho- graphy) 공정과 식각 공정으로 패터닝하여, 상기 제2 콘택홀(117)을 통해 상기 드레인전극(113b)과 접속되는 애노드전극(121a)을 형성한다.

그 다음, 상기 애노드전극(121a)을 포함한 패시베이션층(115) 상부에 산화 실리콘(SiO₂) 또는 질화 실리콘(SiNx)과 같은 무기 절연재료를 전면 증착하여, 뱅크층(123)을 형성한다.

이어서, 도 4f에 도시된 바와 같이, 상기 뱅크층(123)을 포토리소그라피 (Photolitho- graphy) 공정과 식각 공정으로 패터닝하여, 상기 제2 콘택홀(117) 상부의 애노드전극(121a)과 인접하는 애노드전극(121a) 상부에 뱅크패턴(123a)을 형성하고, 상기 기판의 비발광부(NP)에는 더미 뱅크패턴(123b)을 형성한다. 이때, 상기 더미 뱅크패턴(123b)는 유기발광소자의 발광부(P)를 제외한 기판의 비발광부 (NP) 주변을 따라 형성된다.

그 다음, 도 4g에 도시된 바와 같이, 상기 기판(101)을 뒤집은 상태에서 유기발광층 및 캐소드전극을 형성하기 위해 유기물층 및 금속층을 증착하게 되는데, 이때 상기 기판(101)의 비발광부(NP)에 형성된 더미 뱅크패턴(123b)을 메탈 트레이 (metal tray)(131)로 덮은 상태에서 개구부(131a)를 통해 유기물 및 금속물질을 차례로 증착하여 상기 기판(101)의 발광부(P)에 유기물층(125) 및 금속층(127)을 증착하게 된다.

상기 메탈 트레이(131)를 마스크로 이용하여 기판(101) 전면에 유기물층 (125) 및 금속층(127)을 형성하는 공정에 대해 도 5를 참조하여 설명하면 다음과 같다.

도 5를 참조하면, 기판(101)을 뒤집은 상태에서 발광부(P) 상에 유기물층 및 금속층을 증착하기 위해, 개구부(131a)가 마련된 메탈 트레이(131)를 상기 기판 (101)에 위치시켜 기판(101)을 지지한다. 이때, 상기 메탈 트레이(131)의 개구부 (131a)는 상기 기판(101)의 발광부(P), 즉 픽셀 형성지역에 대응하며, 상기 메탈 트레이(131)의 외곽부는 상기 기판(101)의 비발광부(NP) 상에 형성된 더미 뱅크패턴(123b) 상면과 접촉한 상태로 기판(101)을 지지하게 된다. 이때, 상기 메탈 트레이(131)가 상기 더미 뱅크패턴(123b)과 접촉한 상태로 기판을 지지해 주기 때문에, 기존에 기판의 비발광부에 더미 뱅크패턴이 구비되어 있지 않아 메탈 트레이가 부주위로 인해 기판의 가장자리부와 접촉하면서 기판의 비발광부 하부에 형성된 구동회로부, 예를 들어 Vdd 전원라인 또는 Vss 배선 등을 파손시키거나 이들 간의 쇼트(short)를 발생시켰던 문제가 발생하지 않게 된다. 상기 메탈 트레이(131)는 더미 뱅크패턴(123b)이 닿는 부분의 평면 구조를 갖으면서 연성이 있는 재질로 형성하는 것이 바람직하다.

이렇게, 상기 메탈 트레이(131)가 더미 뱅크패턴(123b)와 접촉하여 상기 기판(101)을 지지한 상태에서, 증착장비(160)로부터 유기물층 및 금속층을 증착하기 위한 공정을 수행하게 된다.

한편, 도 6은 본 발명에 따른 유기전계 발광소자 제조시에 마스크로 사용되는 메탈 트레이(metal tray)의 다른 실시 예로서, 뽀족한 형태의 접촉돌기가 구비된 메탈 트레이의 개략적인 단면도이다.

도 6을 참조하면, 기판(101)의 비발광부(NP)에 구비된 더미 뱅크패턴(123b)과 접촉되어 기판(101)을 지지하는 메탈 트레이(231) 상면에 뾰족한 형태의 접촉 돌기(231a)가 구비되어 있어, 더미 뱅크패턴(123b)과 접촉하는 표면적이 그만큼 감소하게 됨으로써, 기존과 같이 메탈 트레이가 기판과 접촉함으로 인해 발생하였던 문제, 예를 들어 Vdd 배선라인과 Vss 배선 간의 쇼트와 같은 문제가 발생하지 않게 된다.

또한, 도 7은 본 발명에 따른 유기전계 발광소자 제조시에 마스크로 사용되는 메탈 트레이(metal tray)의 또다른 실시 예로서, 편평한 형태의 평면 돌기가 이격되어 구비된 메탈 트레이의 개략적인 단면도이다.

도 7을 참조하면, 상기 기판(101)의 비발광부(NP)에 구비된 더미 뱅크패턴 (123b)과 접촉되어 기판(101)을 지지하는 메탈 트레이(331) 상면에 편평한 형태의 접촉 돌기(331a)가 이격되게 구비되어 있어, 더미 뱅크패턴(123b)과 접촉하는 표면적이 그만큼 감소하게 됨으로써, 기존과 같이 메탈 트레이가 기판과 접촉함으로 인해 발생하였던 문제, 예를 들어 Vdd 배선라인과 Vss 배선 간의 쇼트와 같은 문제가 발생하지 않게 된다.

한편, 상기 메탈 트레이(231, 331)의 재질로는 연성이 있는 재료, 예를 들어 고온 및 내화학성의 테프론 재질, PI 계열의 내열 재료 또는 PVP 등의 플라스틱 재료로 형성할 수 있다.

그 다음, 도 4h에 도시된 바와 같이, 상기 메탈 트레이(131)가 더미 뱅크패턴 (123b)과 접촉하여 상기 기판(101)을 지지한 상태에서, 상기 뱅크패턴(123a)을 포함한 기판 전면에 상기 메탈 트레이(131)의 개구부(131a)를 통해 유기물 재료 및 금속 물질을 차례로 증착하여 유기발광층(125)과 캐소드전극(127)을 형성한다. 이때, 상기 메탈 트레이(131)에 의해 덮여진 기판(101)의 비발광부(NP)에는 유기물 및 금속물질이 증착되지 않게 된다.

이때, 도면에는 도시하지 않았지만, 상기 유기발광층(125)은 증착방법, 예를 들어 열 증착(thermal evaporation)방법으로 정공 주입층 재료, 정공수송층 재료, 화이트 발광층 재료, 전자수송층 재료, 전자주입층 재료를 연속해서 증착하여 상기 에노드전극(121a)으로부터 순차적으로 적층된 정공주입층(미도시), 정공수송층(미도시), 전자수송층(미도시) 및 전자주입층(미도시)을 형성한다. 이렇게 형성된 화이트 유기발광층(125; OLED)의 구조 및 두께는 모든 발광셀들에서 동일하다.

또한, 상기 유기발광층(125) 형성 이후에, 스퍼터링 방법으로 알루미늄(Al), 은(Ag) 또는 그 합금을 반투과가 가능한 얇은 두께로 전자주입층(미도시) 상에 증착하여 캐소드전극(127)을 형성함으로써, 기판(101) 상에 박막트랜지스터 어레이기판을 제조하는 공정을 완료한다.

이어서, 도 4i에 도시된 바와 같이, 칼라필터기판(151) 상의 발광영역(미도시)들 사이에 블랙매트릭스(153)을 형성한 후, 상기 발광영역에 적색, 청색 및 녹색 컬러필터층(155)들을 형성하여, 컬러필터 어레이기판을 제조하는 공정을 완료한다.

그 다음, 상기 컬러필터기판(151)과 상기 기판(101)의 외곽 지역을 실런(미도시)로 합착시킴으로써 본 발명에 따른 유기전계발광장치를 제조하는 공정을 완료한다. 이때, 상기 컬러필터기판(151)과 기판(101)의 합착시에, 상기 컬러필터 기판 (151) 상에 형성된 블랙매트릭스(153)가 상기 기판(101)의 뱅크패턴(123a) 상부에 위치하는 상기 캐소드전극(127) 부위와 접착하게 된다.

상기한 바와 같이, 본 발명에 따른 유기전계 발광장치 및 그 제조방법에 따르면, 유기전계 발광소자 제조시 유기 발광층 증착 공정시에 마스크로 사용되는 메탈 트레이(metal tray)가 접촉되는 기판의 비발광부에 더미뱅크(dummy bank) 구조를 형성함으로써 기판의 백플랜(back plane)의 긁힘에 의한 배선들, 예를 들어 Vdd배선과 Vss배선 간의 쇼트(short)를 방지하여 패널의 수율을 향상시킬 수 있다.

또한, 본 발명에 따르면, 기판의 비발광부에 구비된 더미 뱅크패턴과 접촉되어 기판을 지지하는 메탈 트레이 상면에 뾰족한 형태의 접촉 돌기가 형성되거나, 또는 편평한 형태의 접촉 돌기가 이격되게 구비되어 있어, 더미 뱅크패턴과 접촉하는 표면적이 그만큼 감소하게 됨으로써, 기존과 같이 메탈 트레이가 기판과 접촉함으로 인해 발생하였던 문제, 예를 들어 Vdd 배선라인과 Vss 배선 간의 쇼트와 같은 문제가 발생하지 않게 된다.

이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.

따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량형태 또한 본 발명의 권리범위에 속하는 것이다.

101 : 제1 기판 103 : 게이트전극
105 : 게이트절연막 107a: 액티브패턴
109 : 버퍼층 111 : 제1 콘택홀
113a : 소스전극 113b : 드레인전극
113c : 데이터패드 115 : 패시베이션층
117 : 제2 콘택홀 121a : 애노드전극
123a : 뱅크패턴 123b : 더미 뱅크패턴
125 : 유기발광층 127 : 캐소드전극
131 : 메탈 트레인(metal tray) 131a : 개구부
151 : 제2 기판 153: 블랙매트릭스
155: 칼라필터층 160: 증착 장비

Claims

발광부와 비발광부가 정의된 제1 기판과 제2 기판;
상기 제1기판의 발광부에 형성되고 게이트전극과 액티브패턴, 소스전극 및 드레인전극으로 구성된 박막트랜지스터;
상기 박막트랜지스터를 포함한 제1 기판 전면에 형성되고, 상기 박막트랜지스터를 노출시키는 패시베이션층;
상기 패시베이션층 상부에 형성되고, 상기 박막트랜지스터와 전기적으로 접속된 애노드전극;
상기 애노드전극과 패시베이션층 상부에 형성되어 각 서브 픽셀을 독립적으로 분리시켜 주는 뱅크패턴;
상기 제1 기판의 비발광부에 위치하는 패시베이션층 상부에 형성된 더미 뱅크패턴;
상기 제1 기판의 발광부에 위치하는 상기 뱅크패턴, 애노드전극 및 패시베이션층 상부에 형성된 유기발광층;
상기 유기발광층 상부에 형성된 캐소드전극;
상기 제2 기판에 형성된 블랙매트릭스;
상기 블랙매트릭스 사이의 제2 기판상에 형성된 칼라필터층; 및
상기 제1 기판과 제2 기판을 합착시키는 씰패턴;을 포함하여 구성되는 유기전계발광소자.
제1 항에 있어서, 상기 유기발광층 및 캐소드전극은 상기 더미 뱅크패턴이 구비된 비발광부를 제외한 나머지 발광부 지역에 형성되는 것을 특징으로 하는 유기전계발광소자.
제1 항에 있어서, 상기 더미 뱅크패턴은 상기 발광부의 외곽에 위치하는 비발광부 지역에 상기 발광부의 외곽을 따라 형성된 것을 특징으로 하는 유기전계발광소자.
발광부와 비발광부가 정의된 제1 기판과 제2 기판을 제공하는 단계;
상기 제1기판의 발광부에 게이트전극과 액티브패턴, 소스전극 및 드레인전극으로 구성된 박막트랜지스터를 형성하는 단계;
상기 박막트랜지스터를 포함한 제1 기판 전면에 상기 박막트랜지스터를 노출시키는 패시베이션층을 형성하는 단계;
상기 패시베이션층 상부에 상기 박막트랜지스터와 전기적으로 접속되는 애노드전극을 형성하는 단계;
상기 애노드전극과 패시베이션층 상부에 각 서브 픽셀을 독립적으로 분리시켜 주는 뱅크패턴과 함께, 상기 제1 기판의 비발광부에 위치하는 패시베이션층 상부에 더미 뱅크패턴을 형성하는 단계;
메탈 트레인 상부에 상기 제1 기판을 반전시킨 상태에서 상기 더미 뱅크패턴이 접촉되어 지지되도록 하는 단계;
상기 메탈 트레이를 마스크로, 상기 제1 기판의 발광부에 위치하는 상기 뱅크패턴, 애노드전극 및 패시베이션층 상부에 유기발광층을 형성하는 단계;
상기 유기발광층 상부에 캐소드전극을 형성하는 단계;
상기 제2 기판에 블랙매트릭스를 형성하는 단계;
상기 블랙매트릭스 사이의 제2 기판상에 칼라필터층을 형성하는 단계; 및
상기 제1 기판과 제2 기판을 합착시키는 씰패턴을 형성하는 단계;를 포함하여 구성되는 유기전계 발광소자 제조방법.
제4 항에 있어서, 상기 유기발광층 및 캐소드전극은 상기 더미 뱅크패턴이 구비된 비발광부를 제외한 나머지 발광부 지역에 형성되는 것을 특징으로 하는 유기전계발광소자 제조방법.
제4 항에 있어서, 상기 더미 뱅크패턴은 상기 발광부의 외곽에 위치하는 상기 제1 기판의 비발광부 지역에 상기 발광부의 외곽을 따라 형성된 것을 특징으로 하는 유기전계발광소자 제조방법.
제4 항에 있어서, 상기 더미 뱅크패턴에 접촉하여 지지하는 상기 메탈 트레이에 뾰족한 접촉 돌기가 형성되거나 또는 편평한 접촉 돌기가 서로 이격되게 구비된 것을 특징으로 하는 유기전계발광소자 제조방법.
제4 항에 있어서, 상기 메탈 트레이는 연성이 있는 재료인 고온 및 내화학성의 테프론 재질, PI 계열의 내열 재료 또는 PVP 의 플라스틱 재료로 형성되는 것을 특징으로 하는 유기전계발광소자 제조방법.