CN101022093B

CN101022093B - 像素结构的制作方法

Info

Publication number: CN101022093B
Application number: CN2007100883442A
Authority: CN
Inventors: 石志鸿; 黄明远; 杨智钧; 林汉涂; 廖达文; 方国龙; 蔡佳琪
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2007-03-16
Filing date: 2007-03-16
Publication date: 2012-03-21
Anticipated expiration: 2027-03-16
Also published as: CN101022093A

Abstract

本发明提供一种像素结构的制作方法，该方法包括下列步骤：首先，提供一已形成有一主动组件的基板。接着，形成一图案化保护层于基板与主动组件上，图案化保护层暴露出部分的主动组件。继之，形成一导电层覆盖该图案化保护层，且导电层电性连接至主动组件。接着，提供一掩膜于导电层上方，且掩膜暴露出部分的导电层，再使用激光经由掩膜照射导电层，以移除掩膜所暴露的部分导电层，而剩余的导电层构成一像素电极且电性连接至该主动组件。此制作方法较为简单因而降低制作成本。

Description

像素结构的制作方法

技术领域

本发明是有关于一种像素结构的制作方法，且特别是有关于一种使用激光剥除工艺(laser ablation process)来制作像素电极的像素结构的制作方法。

背景技术

显示器为人与信息的沟通界面，目前以平面显示器为主要发展的趋势。平面显示器主要有以下几种：有机电激发光显示器(organicelectroluminescence display)、等离子显示器(plasma display panel)以及薄膜晶体管液晶显示器等(thin film transistor liquid crystaldisplay)。其中，又以薄膜晶体管液晶显示器的应用最为广泛。一般而言，薄膜晶体管液晶显示器主要由薄膜晶体管数组基板(thin film transistorarray substrate)、彩色滤光数组基板(color filter substrate)和液晶层(liquid crystal layer)所构成。其中，薄膜晶体管数组基板包括多条扫描线(scan lines)、多条数据线(data lines)以及多个数组排列的像素结构(pixel unit)，且各个像素结构分别与对应的扫描线及数据线电性连接。

图1A至图1G为现有像素结构的制造流程图。首先，请参照图1A，提供一基板10，并通过第一道掩膜工艺于基板10上形成一栅极20。接着，请参照图1B，在基板10上形成一栅极绝缘层30以覆盖住栅极20。然后，请参照图1C，通过第二道掩膜工艺于栅极绝缘层30上形成一位于栅极20上方的沟道层40。一般而言，沟道层40的材质为非晶硅(amorphous silicon)。之后，请参照图1D，通过第三道掩膜工艺于沟道层40的部分区域以与栅极绝缘层30的部分区域上形成一源极50以及一漏极60。由图1D可知，源极50与漏极60分别由沟道层40的两侧延伸至栅极绝缘层30上，并将沟道层40的部分区域暴露。接着，请参照图1E，于基板10上形成一保护层70以覆盖栅绝缘层30、沟道层40、源极50以及漏极60。然后，请参照图1F，通过第四道掩膜工艺将保护层70图案化，以于保护层70中形成一接触孔H。由图1F可知，保护层70中的的接触孔H会将漏极60的部分区暴露。之后，请参照图1G，通过第四道掩膜工艺于保护层70上形成一像素电极80，由图1G可知，像素电极80会通过接触孔H与漏极60电性连接。在像素电极80制作完成之后，便完成了像素结构90的制作。

承上述，现有的像素结构90主要是通过五道掩膜工艺来进行制作，或者说，像素结构90需采用五个具有不同图案的掩膜(mask)来进行制作。由于掩膜的造价十分昂贵，且每道掩膜工艺皆须使用到具有不同图案的掩膜，因此，若无法缩减掩膜工艺的数目，像素结构90的制造成本将无法降低。

此外，随着薄膜晶体管液晶显示面板的尺寸日益增加，用来制作薄膜晶体管数组基板的掩膜尺寸也会随之增加，而大尺寸的掩膜在造价上将更为昂贵，使得像素结构90的制造成本无法有效地降低。

发明内容

本发明关于一种像素结构的制作方法，其适于降低制作成本。

为具体描述本发明的内容，在此提出一种像素结构的制作方法，其先提供一基板，且基板上已形成有一主动组件。接着，形成一图案化保护层于基板与该主动组件上，其中该图案化保护层暴露出部分的主动组件。再来，形成一导电层，覆盖图案化保护层。接着，提供一掩膜于导电层上方，且掩膜暴露出部分的导电层，再使用激光经由掩膜照射导电层，以移除掩膜所暴露的部分导电层，而剩余的导电层构成一像素电极，其中像素电极连接至主动组件。

在本发明的像素结构制作方法中，上述所提供基板上的主动组件例如是一薄膜晶体管，而形成薄膜晶体管的方法例如为先形成一栅极于基板上。接着，形成一栅绝缘层于基板上，使其覆盖栅极。然后，形成一沟道层、一源极以及一漏极于栅极上方的栅绝缘层上，其中源极与漏极配置于沟道层的部分区域上。更详细地说，上述的形成栅极的方法例如为先形成一第一金属层于基板上，接着图案化第一金属层，以形成栅极。

另外，上述的沟道层、源极与漏极的制作方法例如是由同一道掩膜工艺所形成。更具体而言，形成沟道层、源极与漏极的方法例如为先形成一半导体层于栅绝缘层上，接着，形成一第二金属层于半导体层上。然后，形成一光刻胶层于栅极上方的第二金属层上，其中光刻胶层可分为一第一光刻胶区块与位于第一区块两侧的第二光刻胶区块，且第一光刻胶区块的厚度小于第二光刻胶区块的厚度。接着，以光刻胶层为掩膜对第二金属层与半导体层进行一第一刻蚀工艺。然后，减少光刻胶层的厚度，直到第一光刻胶区块被完全移除。最后，以剩余的第二光刻胶区块为掩膜对第二金属层进行一第二刻蚀工艺，以使剩余的第二金属层构成源极与漏极，而半导体层构成沟道层。在其它实施例中，沟道层、源极与漏极的制作方法还包括先在形成半导体层之后，形成一欧姆接触层于半导体层表面。接着，经由第一刻蚀工艺与第二刻蚀工艺，移除对应于第二光刻胶区块之外的欧姆接触层。上述的减少光刻胶层厚度的方法包括进行一灰化(ashing)工艺。

在本发明的像素结构制作方法中形成图案化保护层的方法，在一实施例中例如是形成一介电层于栅绝缘层以及剩余的第二光刻胶区块上，接着，移除剩余的该第二光刻胶区块，以使该第二光刻胶区块上的该介电层一并被移除以成一图案化保护层，其中移除剩余的该第二光刻胶区块的方法包括掀离工艺。在另一实施例中，例如是通过光刻刻蚀工艺所形成，更具体而言，在进行完第一及第二刻蚀工艺并去除剩余的第二光刻胶区块后，先形成一介电层于栅绝缘层上，且介电层覆盖住薄膜晶体管，接着，在介电层中形成一接触窗，以暴露出部分的漏极。

在本发明的像素结构制作方法中，形成导电层的方法例如是通过溅射形成一铟锡氧化物层或一铟锌氧化物层。

在本发明的像素结构制作方法中，照射于导电层的激光能量例如是介于10至500mJ/cm²之间。另外，激光的波长例如是介于100nm至400nm之间。

本发明利用激光剥离(laser ablation)的方式来制作像素电极，相较于现有的像素结构制作方法，可以减少工艺步骤及掩膜制作成本。此外，在制作像素电极时，激光剥离所使用的掩膜较小，故此工艺步骤中所使用的掩膜的造价较为低廉。

附图说明

图1A～图1G为现有像素结构的制造流程图。

图2为本发明像素结构的制造流程图。

图3A～图3I为本发明的第一实施例中像素结构的制作方法的示意图。

图4为使用激光L的波长与导电层吸收率的关系图。

图5A～图5H为本发明的第二实施例中像素结构的制作方法的示意图。

附图标号：

10、200：基板 20、222：栅极

30：第一介电层 40、226’：沟道层

50、228a：源极 60、228b：漏极

70：第二介电层 80、260’：像素电极

90：像素结构 220：主动组件

224：栅绝缘层 226：半导体层

228：第二金属层 230：光刻胶层

230a：第一光刻胶区块230b：第二光刻胶区块

240：介电层 250：接触窗

260：导电层 L：激光

M：掩膜

具体实施方式

为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

图2为本发明像素结构的制造流程图。请参照图2，本发明的像素结构的制作方法包括下列步骤：首先，提供一基板，且基板上已形成有一主动组件(S110)。接着，形成一图案化保护层于基板上，其中图案化保护层覆盖主动组件，并暴露出部分的主动组件(S120)。之后，形成一导电层于图案化保护层上(S130)，并提供一掩膜于导电层上方，且掩膜暴露出部分的导电层(S140)。接着，使用激光经由掩膜照射导电层，以移除掩膜所暴露的部分导电层，而剩余的导电层构成一像素电极，其中像素电极连接至主动组件(S150)。为使本发明能够绕熟习此项技术者够容易理解，以下将举出多个实施例进行详细的说明。

第一实施例

图3A～图3I为本发明的第一实施例中像素结构的制作方法的示意图。请参照图3A，首先提供一基板200，基板200的材质例如为玻璃、塑料等硬质或软质材料。接着，在基板200上形成一栅极222。本实施例可先形成一第一金属层于基板200上，之后再将第一金属层图案化，以形成栅极222。其中，第一金属层例如是通过溅射(sputtering)、蒸发(evaporation)或是其它薄膜沉积技术所形成，而第一金属层的图案化例如是通过通过光刻刻蚀工艺来进行。

接着请参照图3B，于基板200上形成一覆盖住栅极222的栅绝缘层224。在本实施例中，栅绝缘层224例如是通过化学气相沉积法(chemical vapordeposition，CVD)或其它合适的薄膜沉积技术所形成，而栅绝缘层224的材质例如是氧化硅、氮化硅或氮氧化硅等介电材料。接着，于栅绝缘层224上依序形成一半导体层226以及一第二金属层228。在本实施例中，半导体层226的材质例如是非晶硅(amorphous silicon)或其它半导体材料，而第二金属层228的材质例如为铝(Al)、钼(Mo)、钛(Ti)、钕(Nd)、上述的氮化物如氮化钼(MoN)、氮化钛(TiN)、其叠层、上述的合金或是其它导电材料。

接着请参照图3C，在形成第二金属层228之后，接着于栅极222上方的第二金属层228上形成一光刻胶层230。由图3C可知，光刻胶层230可分为一第一光刻胶区块230a与位于第一区块两侧的第二光刻胶区块230b，且第一光刻胶区块230a的厚度小于第二光刻胶区块230b的厚度。之后，以光刻胶层230为掩膜对第二金属层228与半导体层226进行一第一刻蚀工艺。在第一刻蚀工艺进行完之后，未被光刻胶层230覆盖的第二金属层228与半导体层226便被移除。接着，继续减少光刻胶层230的厚度，直到第一光刻胶区块230a被完全移除，在本实施例中，减少光刻胶层230厚度的方法例如是采用灰化(ashing)的方式。在第一光刻胶区块230a被完全移除之后，再以剩余的第二光刻胶区块230b为掩膜对第二金属层228进行一第二刻蚀工艺。在第二刻蚀工艺进行完成之后，未被第二光刻胶区块230b所覆盖的部分第二金属层228被移除，以同步形成源极228a、漏极228b以及沟道层226’(如图3D所绘示)。

在本实施例中，第一刻蚀工艺、第二刻蚀工艺例如为进行一湿式刻蚀，在其它实施例中，刻蚀工艺也可以是干式刻蚀。另外，去除光刻胶层230的工艺例如是湿式刻蚀工艺。

请参照图3D，在进行完第一及第二刻蚀工艺并去除剩余光刻胶层230之后，主动组件220便大致上制作完成。在本实施例中，主动组件220例如是一薄膜晶体管，然而，本发明并不限定主动组件220的型态。由图3C与图3D可知，主动组件220中的沟道层226’、源极228a与漏极228b例如是通过同一道半调式掩膜(half-tone mask)或灰调掩膜(gray-tone mask)工艺所形成。而在其它实施例中，在形成第二金属层228以及光刻胶层230(绘示于图3C)之前，可先在半导体层226的表面形成一欧姆接触层(未绘示)，接着，再通过第一刻蚀工艺与第二刻蚀工艺移除部分的欧姆接触层(未绘示)。举例而言，可利用离子掺杂(ion doping)的方式于半导体层226的表面形成N型掺杂区，以减少半导体层226与第二金属层228之间的接触阻抗。

接着请参照图3E，于基板200上形成一覆盖主动组件220的介电层240。在本实施例中，介电层240的材质例如为氮化硅或氧化硅，而其形成的方法例如是以物理气相沉积法或化学气相沉积法全面性地沉积在基板200上。

接着请参考图3F，将介电层240图案化，以形成图案化保护层240’。由图3F可知，于图案化保护层240’具有一接触窗250，以暴露出部分的主动组件220的漏极228b。在本实施例中，例如可采用光刻刻蚀工艺来制作接触窗250。

请继续参考图3G，在图案化保护层240’上全面性地形成一导电层260，且导电层260会经由接触窗250连接至主动组件220的漏极228b。在本实施例中，形成导电层260的方法例如是通过溅射工艺形成一铟锡氧化物层(ITOlayer)或一铟锌氧化物层(IZO layer)。

接着请参照图3H，提供一掩膜M于导电层260上方，且掩膜M暴露出部分的导电层260，接着，使用激光L经由掩膜M照射导电层260，以移除掩膜M所暴露的部分导电层260。在本实施例中，用来剥离部分导电层260的激光L的能量例如是介于10至500mJ/cm²之间。另外，激光L的波长例如是介于100nm至400nm之间。

图4为实务上所使用激光L的波长与导电层260吸收率的关系图，在本实施例中，所使用的导电层260为一铟锡氧化物层(ITO)。

请参照图3I，经激光L照射后的导电层260会吸收激光L的能量而从图案化保护层240’表面剥离(lift-off)，而留下被掩膜M遮住的导电层260，进而构成一像素电极260’。由图3I可知，像素电极260’通过图案化保护层240’中的接触窗250与主动组件220的漏极228b连接。

第二实施例

图5A～图5H为本发明的第二实施例中像素结构的制作方法的示意图。由于图5A～图5C的步骤与第一实施例的图3A～图3C相似，故此处省略其描述。

请参照图5D，在第二刻蚀工艺进行完之后，未被第二光刻胶区块230b所覆盖的部分第二金属层228以及未被第二金属层228覆盖的部分半导体层226便会被移除，以同步形成源极228a、漏极228b以及沟道层226’。

接着请参照图5E，在形成源极228a、漏极228b以及沟道层226’之后，接着形成一介电层240，以覆盖住第二光刻胶区块230b、未被第二光刻胶区块230b覆盖住的沟道层226’以及未被沟道层226’覆盖住的栅绝缘层224。

接着请参照图5F，移除剩余的第二光刻胶区块230b，以使第二光刻胶区块230b上的介电层240一并被移除。在第二光刻胶区块230b被移除之后，介电层240便被图案化成为一图案化保护层240’，且源极228a、漏极228b会暴露于图案化保护层240’外。在本实施例中，将第二光刻胶区块230b移除的方式例如是掀离工艺(lift-off process)。值得注意的是，由于本实施例所使用的光刻胶层230可以用来形成源极228a、漏极228b、沟道层226’以及图案化保护层240’，因此可以有效地减少制造成本。

接着请参照图5G，在图案化保护层240’上全面性地形成一导电层260，且导电层260会直接连接至主动组件220的漏极228b。之后，提供一掩膜M于导电层260上方，且掩膜M暴露出部分的导电层260，接着，使用激光L经由掩膜M照射导电层260，以移除掩膜M所暴露的部分导电层260。在本实施例中，用来剥离部分导电层260的激光L的能量例如是介于10至500mJ/cm²之间。另外，激光L的波长例如是介于100nm至400nm之间。

接着请参照图5H，经激光L照射后的导电层260会吸收激光L的能量而从图案化保护层240’表面剥离(lift-off)，而留下被掩膜M遮住的导电层260，进而构成一像素电极260’。由图5H可知，像素电极260’会直接与主动组件220的漏极228b连接。

综上所述，由于本发明采用激光照射的方式形成像素电极，而非采用现有的光刻刻蚀工艺，因此本发明所提出的像素结构的制作方法至少具有下列优点：

1.本发明提出的像素结构的制作方法，其像素电极工艺不需使用光刻工艺，故相较于光刻工艺所使用的高精度掩膜工艺，能降低掩膜的制作成本。

2.由于制作像素结构的工艺较少，可以减少冗长的掩膜工艺(如光刻胶涂布、软烤、硬烤、曝光、显影、刻蚀、光刻胶剥除等)制作像素结构时所产生缺陷。

3.本发明所提出的激光剥离部份像素电极的方法可以应用于像素修补，以在像素结构工艺中，移除可能残留的像素电极(ITO residue)，解决像素电极之间的短路问题，进而增加生产良率。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims

1.一种像素结构的制作方法，其特征是，该像素结构的制作方法包括：

提供一基板，且该基板上已形成有一主动组件；

形成一图案化保护层于该基板与该主动组件上，其中该图案化保护层暴露出部分的主动组件；

形成一导电层于该图案化保护层上；

提供一掩膜于该导电层上方，且该掩膜暴露出部分的导电层；以及

使用激光经由该掩膜照射该导电层，以移除该掩膜所暴露的部分导电层，而剩余的该导电层构成一像素电极，其中该像素电极连接至所述的主动组件；

其中，所述的激光的能量介于10至500mJ/cm²之间，所述的激光的波长介于100nm至400nm之间。

2.如权利要求1所述的像素结构的制作方法，其特征是，所述的主动组件为一薄膜晶体管。

3.如权利要求2所述的像素结构的制作方法，其特征是，形成所述的薄膜晶体管的方法包括：

形成一栅极于所述的基板上；

形成一栅绝缘层于该基板上，使其覆盖所述的栅极；以及

形成一沟道层、一源极以及一漏极于所述的栅极上方的栅绝缘层上，其中该源极与该漏极配置于该沟道层的部分区域。

4.如权利要求3所述的像素结构的制作方法，其特征是，形成所述的栅极的方法包括：

形成一第一金属层于所述的基板上；以及

图案化该第一金属层，以形成所述的栅极。

5.如权利要求3所述的像素结构的制作方法，其特征是，所述的沟道层、源极以及漏极是由同一道掩膜工艺所形成。

6.如权利要求3所述的像素结构的制作方法，其特征是，形成所述的沟道层、源极以及漏极的方法包括：

形成一半导体层于所述的栅绝缘层上；

形成一第二金属层于该半导体层上；

形成一光刻胶层于所述的栅极上方的第二金属层上，其中该光刻胶层可分为一第一光刻胶区块与位于该第一区块两侧的一第二光刻胶区块，且该第一光刻胶区块的厚度小于该第二光刻胶区块的厚度；

以所述的光刻胶层为掩膜对所述的第二金属层与半导体层进行一第一刻蚀工艺；

减少所述的光刻胶层的厚度，直到所述的第一光刻胶区块被完全移除；以及

以剩余的所述的第二光刻胶区块为掩膜对所述的第二金属层进行一第二刻蚀工艺，以使剩余的第二金属层构成所述的源极以及漏极，而所述的半导体层构成所述的沟道层。

7.如权利要求6所述的像素结构的制作方法，其特征是，形成所述的沟道层、源极以及漏极的方法还包括：

在形成所述的半导体层之后，形成一欧姆接触层于该半导体层表面：以及

经由所述的第一刻蚀工艺与第二刻蚀工艺，移除对应于所述的第二光刻胶区块之外的欧姆接触层。

8.如权利要求6所述的像素结构的制作方法，其特征是，减少所述的光刻胶层厚度的方法包括进行一灰化工艺。

9.如权利要求1所述的像素结构的制作方法，其特征是，形成所述的导电层的方法包括通过溅射形成一铟锡氧化物层或一铟锌氧化物层。

10.一种像素结构的制作方法，其特征是，该像素结构的制作方法包括：

提供一基板；

形成一栅极于该基板上；

形成一栅绝缘层于该基板上，使其覆盖该栅极；

同时形成一沟道层、一源极以及一漏极于该栅极上方的栅绝缘层上，其中该源极与漏极配置于该沟道层的部分区域，且所述的栅极、沟道层、源极以及漏极构成一薄膜晶体管；

形成一图案化保护层于所述的栅绝缘层与薄膜晶体管上；

形成一导电层，以覆盖所述的图案化保护层；

提供一掩膜于所述的导电层上方，且该掩膜暴露出部分的导电层；以及

使用激光经由所述的掩膜照射所述的导电层，以移除该掩膜所暴露的部分导电层，而剩余的导电层构成一像素电极，其中该像素电极连接至所述的漏极；

11.如权利要求10所述的像素结构的制作方法，其特征是，形成所述的栅极的方法包括：

形成一第一金属层于所述的基板上；以及

图案化该第一金属层，以形成所述的栅极。

12.如权利要求10所述的像素结构的制作方法，其特征是，形成所述的沟道层、源极以及漏极的方法包括：

形成一半导体层于所述的栅绝缘层上；

形成一第二金属层于该半导体层上；

形成一光刻胶层于所述的栅极上方的第二金属层上，其中该光刻胶层可分为一第一光刻胶区块与位于该第一区块两侧的一第二光刻胶区块，且该第一光刻胶区块的厚度小于第二光刻胶区块的厚度；以及

以剩余的第二光刻胶区块为掩膜对所述的第二金属层进行一第二刻蚀工艺，以使剩余的第二金属层构成所述的源极以及漏极，而所述的半导体层构成沟道层。

13.如权利要求12所述的像素结构的制作方法，其特征是，形成所述的图案化保护层的方法包括：

形成一介电层于所述的栅绝缘层以及剩余的第二光刻胶区块上；以及

移除剩余的第二光刻胶区块，以使该第二光刻胶区块上的介电层一并被移除。

14.如权利要求13所述的像素结构的制作方法，其特征是，移除剩余的第二光刻胶区块的方法包括掀离工艺。

15.如权利要求12所述的像素结构的制作方法，其特征是，形成所述的沟道层、源极以及漏极的方法还包括：

16.如权利要求12所述的像素结构的制作方法，其特征是，减少所述的光刻胶层厚度的方法包括进行一灰化工艺。

17.如权利要求10所述的像素结构的制作方法，其特征是，形成所述的图案化保护层的方法包括：

形成一介电层于所述的栅绝缘层上，且该介电层覆盖所述的薄膜晶体管；以及

在所述的介电层中形成接触窗，以暴露出部分的漏极。

18.如权利要求10所述的像素结构的制作方法，其特征是，形成所述的导电层的方法包括通过溅射形成一铟锡氧化物层或一铟锌氧化物层。