CN102064262A - 发光器件和发光器件封装 - Google Patents

发光器件和发光器件封装 Download PDF

Info

Publication number
CN102064262A
CN102064262A CN201010547555XA CN201010547555A CN102064262A CN 102064262 A CN102064262 A CN 102064262A CN 201010547555X A CN201010547555X A CN 201010547555XA CN 201010547555 A CN201010547555 A CN 201010547555A CN 102064262 A CN102064262 A CN 102064262A
Authority
CN
China
Prior art keywords
electrode
luminescent device
semiconductor layer
layer
projections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010547555XA
Other languages
English (en)
Other versions
CN102064262B (zh
Inventor
金俊亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102064262A publication Critical patent/CN102064262A/zh
Application granted granted Critical
Publication of CN102064262B publication Critical patent/CN102064262B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及发光器件和发光器件封装。根据实施例的发光器件包括基板；基板上的缓冲层；缓冲层上的电极，该电极包括穿过电极的顶表面和底表面形成的贯通图案；电极上的第一半导体层；第一半导体层上的有源层；以及有源层上的第二半导体层。第一半导体层通过经过贯通图案延伸到贯通图案的顶表面上同时接触缓冲层。

Description

发光器件和发光器件封装
相关申请的交叉引用
本申请要求于2009年11月12日提交的韩国专利申请No.10-2009-0109053的优先权，通过引用将其整体合并在此。
技术领域
实施例涉及发光器件和发光器件封装。
背景技术
发光二极管(LED)是将电流转换为光的半导体发光器件。LED能够产生具有高亮度的光，使得LED已经被昂贵地用作用于显示装置、车辆、或者照明装置的光源。另外，LED能够通过采用磷光体或者组合具有各种颜色的LED来表现具有优异的光效率的白色。
为了提高LED的亮度和性能，已经进行了各种尝试以改进光提取结构、有源层结构、电流扩展、电极结构、以及发光二极管封装的结构。
发明内容
实施例提供能够提高光提取效率的发光器件。
实施例提供能够改进其质量和可靠性的发光器件。
实施例提供能够通过简单工艺制造的发光器件。
实施例提供具有优异的电流扩展效应的发光器件。
实施例提供包括这样的发光器件的发光器件封装。
根据实施例的发光器件包括：基板；基板上的缓冲层；缓冲层上的电极，该电极包括穿过电极的顶表面和底表面形成的贯通图案；电极上的第一半导体层；第一半导体层上的有源层；以及有源层上的第二半导体层，其中第一半导体层延伸到贯通图案的顶表面上同时与缓冲层接触。
根据实施例的发光器件包括：基板；基板上的缓冲层；缓冲层上的电极，该电极包括穿过电极的顶表面和底表面形成的贯通图案；电极上的第一半导体层；第一半导体层上的有源层；以及有源层上的第二半导体层，其中所述贯通图案包括：多个第一突起，所述多个第一突起从贯通图案的一侧延伸；和多个第二突起，所述多个第二突起与第一突起相反地从贯通图案的对侧延伸，并且其中在第一和第二突起之间的宽度对应于从有源层发射的光的波长的一半或者更少。
根据实施例的发光器件封装包括：主体；主体上方的第一和第二电极层；发光器件，该发光器件被电气地连接到主体上的第一和第二电极；以及成型构件，该成型构件包围主体上的发光器件，其中该发光器件包括：基板上的缓冲层；缓冲层上的电极，该电极包括穿过电极的顶表面和底表面形成的贯通图案；电极上的第一半导体层；第一半导体层上的有源层；以及有源层上的第二半导体层，并且其中第一半导体层通过经过贯通图案延伸到贯通图案的顶表面上同时与缓冲层接触。
附图说明
图1是示出根据第一实施例的发光器件的截面图；
图2是图1中所示的发光器件的透视图；
图3是示出形成在图1的基板上的缓冲层的截面图；
图4是示出形成在图1的缓冲层上的掩模层的截面图；
图5和图6是示出通过构图图1的掩模层形成的第一电极的视图；
图7是示出形成在图1的第一电极上的第一半导体层的截面图；
图8是示出形成在根据第一实施例的发光器件中的贯通图案的示例的视图；
图9是示出形成在根据第一实施例的发光器件中的贯通图案的另一示例的视图；
图10是示出形成在根据第一实施例的发光器件中的多条第二布线的截面图；
图11是示出根据第二实施例的发光器件的截面图；
图12是示出根据第三实施例的发光器件的截面图；
图13是示出根据第四实施例的发光器件的截面图；
图14是示出根据第五实施例的发光器件的截面图；
图15是示出根据第六实施例的发光器件的截面图；
图16是示出根据第七实施例的发光器件的截面图；
图17是示出包括根据实施例的发光器件的发光器件封装的截面图；
图18是根据实施例的显示装置的分解透视图；
图19是示出根据实施例的显示装置的截面图；以及
图20是示出根据实施例的照明装置的透视图。
具体实施方式
在实施例的描述中，将理解的是，当层(或膜)、区域、图案或结构被称为在另一基板、另一层(或膜)、另一区域、另一垫或另一图案“上”或“下”时，它能够“直接”或“间接”在另一基板、层(或膜)、区域、垫或图案上，或者也可以存在一个或多个中间层。已经参考附图描述了层的这样的位置。
在下文中，将会参考附图描述实施例。为了方便或清楚起见，附图中所示的每层的厚度和尺寸可以被夸大、省略或示意性绘制。另外，元件的尺寸没有完全反映真实尺寸。
图1是示出根据第一实施例的发光器件的截面图，并且图2是图1中所示的发光器件的透视图。
参考图1和图2，发光器件1包括基板110、缓冲层115、第一电极118、第一半导体层130、有源层140、第二半导体层150、以及第二电极170。
基板110可以包括从由Al2O3、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP、以及Ge组成的组中选择的至少一个。
缓冲层115能够形成在基板110上以减少基板110和第一半导体层130之间的晶格错配。
缓冲层115可以包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料。例如，缓冲层115可以包括InAlGaN、GaN、AlGaN、InGaN、AlInN、AlN、以及InN中的一个。它不限于这些材料。
第一电极118可以形成在缓冲层115上。
同时，在第一半导体层130的一部分已经形成在缓冲层115上之后，能够在第一半导体层130上形成第一电极118。另外，第一电极118能够在没有形成缓冲层115的情况下形成在基板110上，并且实施例不限于此。根据实施例，将会详细地描述第一电极118形成在缓冲层115上。
第一电极118包括具有导电性的材料。例如，第一电极118可以包括多晶硅、金属、或者合金。实施例不限制用于第一电极118的材料。
多晶硅具有导电性和高熔点(1400℃或者以上)、氧化稳定性、低温稳定性以及耐火性，从而多晶硅可以使第一电极118稳定地形成。
同时，多晶硅能够被掺杂有导电掺杂物以提高导电性，但是实施例不限于此。
优选地，具有高熔点的金属被用于第一电极118。例如，第一电极118可以包括Pt、Cr、Mo、Ti、Ta、以及W中的至少一个。
优选地，具有高熔点的合金被用于第一电极118。例如，第一电极118可以包括TiSi2或者WSi2。
第一电极118可以包括贯通图案119。通过选择性地移除第一电极118能够形成贯通图案119。穿过第一电极118的顶表面和底表面形成贯通图案119使得能够暴露缓冲层115的至少一部分。由于通过贯通图案119暴露缓冲层115，因此，例如，通过ELO(侧向外延生长)工艺能够在缓冲层115和第一电极118上生长第一半导体层130。详细地，当生长第一半导体层130时，通过第一电极118的贯通图案119暴露的缓冲层115可以用作晶种层。
根据用于第一半导体层130的制造工艺能够不同地调整通过贯通图案119暴露的缓冲层115的面积，并且实施例不限于此。
贯通图案119可以具有各种形状。由于通过第一电极118将电力提供到发光器件1，所以贯通图案119被设计为电流能够均匀地分布在第一电极118的整个面积上而没有集中在第一电极118的特定点上。在这样的情况下，能够改进发光器件1的电流扩展效应。
第一半导体层130通过贯通图案119延伸到第一电极118的顶表面上。详细地，第一半导体层130保持从缓冲层115生长使得能够穿过贯通图案119在第一电极118的顶表面上形成第一半导体层130。
参考图6，贯通图案119包括以梳子的形式突起使得它们相互交替地布置的多个第一和第二突起120a和120b。第一突起120a在第一水平方向上突起并且第二突起120b在与第一水平方向相反的第二水平方向上突起。
参考图8，贯通图案119可以包括网结构或者点矩阵结构。即，贯通图案119可以包括被排列成点矩阵的多个点列和多个点行。每个点是穿过第一电极118的顶表面和底表面形成的通孔并且多个点以点矩阵形成在第一电极118中。当从顶部看时，点包括矩形形状，但是实施例不限于此。例如，点可以包括圆形、椭圆形、菱形、钻石形或者星形。
参考图9，贯通图案119可以包括螺旋形。然而，实施例不限制贯通图案119的形状。贯通图案119从第一电极118的中心螺旋地延伸到第一电极118的***区域。即，贯通图案119包括第一电极118的中心和第一电极118的***区域118b之间的螺旋结构。
再次参考图6，第一和第二突起120a和120b中的每一个的宽度可以被定义为L(在下文中，称为第一宽度)，并且第一和第二突起120a和120b之间的间隔可以被定义为D(在下文中，称为第二宽度)。第一和第二突起120a和120b中的每一个可以被定义为没有暴露缓冲层115的非暴露区域，并且第一和第二突起120a和120b之间的间隙可以被定义为用于暴露缓冲层115的暴露区域。
贯通图案119具有分别被设计为从有源层140发射的光的波长的一半或者更少的第一和第二宽度L和D。即，第一和第二宽度L和D被设计为满足等式：L或者D≤λ/2。
例如，如果有源层140发射具有450nm至500nm的波长的蓝光，那么第一和第二宽度L和D中的每一个分别具有大约200nm至250nm的尺寸。
由于贯通图案119具有分别被设计为从有源层140发射的光的波长的一半或者更少的第一和第二宽度L和D，因此从有源层140入射到贯通图案119的光被反射而没有通过缓冲层115透射。因此，能够最小化光损耗并且能够最大化光反射效率，从而能够显著地提高发光器件1的光提取效率。
更加详细地，从有源层140发射的光可以具有在不同的方向(例如，第一方向(x)和第二方向(y))上导向的偏振分量。例如，在第二方向(y)上导向的偏振分量可以在沿着相互交替地布置的第一和第二突起120a和120b中的每一个的纵向方向上前进，并且在第一方向(x)上导向的偏振分量可以垂直于第一和第二突起120a和120b前进(proceed)。
因此，如果贯通图案119包括分别被设计为从有源层140发射的光的波长的一半或者更少的第一和第二宽度L和D，那么在第一方向(x)上导向的偏振分量可以从贯通图案118全反射，使得能够显著地改进光提取效率。
贯通图案119能够形成在除了具有从第一电极118的外端开始的第三宽度W的第一电极118的***区域118b之外的第一电极118的整个面积上。
参考图7，由于第一半导体层130必须没有形成在***区域118b的第二区域116b上，所以第三宽度W相对大于第一和第二宽度L和D。例如，第三宽度W是大约30μm至50μm。
形成在缓冲层115和第一电极118上的第一半导体层130可以形成在除了第一电极118的***区域118b的第二区域116b之外的第一电极118的整个面积上。
第一半导体层130的形成可以取决于贯通图案119的形成位置或者形状而变化，并且实施例不限于此。
详细地，例如，如果通过ELO工艺形成第一半导体层130，那么通过改变诸如温度或者压力的工艺条件可以垂直地和/或横向地生长第一半导体层130。
即，如果第一半导体层130生长在第一电极118的第一和第二突起120a和120b之间，那么温度和压力被适当地设置为用于垂直生长。另外，如果第一半导体层130生长在第一电极118上，那么温度和压力被适当地设置为用于横向生长。
然而，由于第一半导体层130不会横向生长超出具有第三宽度W的***区域118b，所以第一半导体层130可以仅形成在***区域118b的第一区域116a上而没有形成在***区域118b的整个面积上。
***区域118b的第一区域116a是指与贯通图案119相邻的区域，并且***区域118b的第二区域116b是指与第一电极118的侧端相邻的区域。
同时，具有第一和第二宽度L和D的贯通图案119定位在第一半导体层130的横向生长的范围内，第一半导体层130可以通过使用缓冲层115作为晶种层来垂直地生长在第一和第二突起120a和120b之间，并且然后横向地生长在第一和第二突起120a和120b上。
因此，第一半导体层130能够形成在第一和第二突起120a和120b之间、第一和第二突起120a和120b上、以及***区域118b的第一区域116a上。第一半导体层130能够形成在第一和第二突起120a和120b之间同时与缓冲层115接触。然而，第一半导体层130没有形成在***区域118b的第二区域116b上。
由于第一半导体层130形成在除了***区域118b的第二区域116b之外的第一电极118的整个面积上，所以第一电极118的***区域118b的第二区域116b被暴露到外部。因此，布线能够被容易地附接到第一电极118的***区域118b的第二区域116b，使得发光器件1可以通过第一电极118容易地接收电力。
第一半导体层130能够形成在缓冲层115和第一电极118上。这时，如上所述，第一半导体层130能够形成在除了形成在第一电极118的顶表面上的***区域118b的第二区域116b之外的第一电极118的整个面积上。
例如，通过ELO工艺能够形成第一半导体层130。更加详细地，第一半导体层130可以垂直地生长穿过第一电极118的贯通图案119并且然后在第一电极118上横向地生长。
第一半导体层130可以部分地接触缓冲层115。详细地，只有通过第一电极118的贯通图案119暴露的第一半导体层130的区域接触缓冲层115。
因此，当与没有形成第一电极118的情况相比较时，能够减少由第一半导体层130和缓冲层115之间的晶格错配引起的缺陷或者位错。
第一半导体层130可以专有地包括导电半导体层，或者可以进一步包括导电半导体层下面的非导电半导体层，但是实施例不限于此。
非导电半导体层没有被掺杂有导电掺杂物，因此非导电半导体层的导电性显著地低于导电半导体层和第二半导体层150的导电性。例如，非导电半导体层可以包括未掺杂的GaN层，但是实施例不限于此。
例如，第一半导体层可以包括n型半导体层。n型半导体层可以包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料。例如，n型半导体层可以包括从由InAlGaN、GaN、AlGaN、InGaN、AlInN、AlN、以及InN组成的组中选择的一个。另外，n型半导体层可以包括诸如Si、Ge、或者Sn的n型掺杂物。
有源层140形成在第一半导体层130上。
在有源层140处，通过第一半导体层130注入的电子(或者空穴)与通过第二半导体层150注入的空穴(或者电子)复合，使得有源层140发射具有与根据有源层140的本征材料的能带的带隙相对应的波长的光。
有源层140可以具有MQW(多量子阱)结构或者单量子阱结构，但是实施例不限于此。
通过使用包括GaN、InGaN、或者AlGaN的III-V族化合物半导体材料能够将有源层140制备为阱/阻挡层的堆叠结构。例如，有源层114可以具有InGaN阱/GaN阻挡层、InGaN阱/AlGaN阻挡层、或者InGaN阱/InGaN阻挡层的堆叠结构。阻挡层的带隙大于阱层的带隙。
掺杂有n型或者p型掺杂物的包覆层(未示出)能够形成在有源层140上和/或下。包覆层可以包括AlGaN层或者InAlGaN层。
第二半导体层150形成在有源层140上。例如，第二半导体层150包括掺杂有p型掺杂物的p型半导体层。p型半导体层可以包括诸如InAlGaN、GaN、AlGaN、InGaN、AlInN、AlN、或者InN的具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料。另外，p型半导体层可以包括诸如Mg、Zn、Ca、Sr、或者Ba的p型掺杂物。
第一半导体层130、有源层140以及第二半导体层150可以组成发光结构。
第二电极170形成在第二半导体层150上。第二电极170和第一电极118一起将电力提供到发光器件1。第二电极170可以垂直地与部分贯通图案119重叠。
透明电极层(未示出)或者反射层(未示出)能够形成在第二半导体层150和第二电极170之间。
透明电极层可以包括从由ITO、IZO(In-ZnO)、GZO(Ga-ZnO)、AZO(Al-ZnO)、AGZO(Al-Ga ZnO)、IGZO(In-Ga ZnO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、以及Ni/IrOx/Au/ITO组成的组中选择的至少一个，但是实施例不限于此。通过使用从由Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf以及其合金组成的组中选择的一个能够将反射层制备为单层或者多层。
第一布线171连接到第二电极170并且第二布线181连接到第一电极118的***区域118b的第二区域116b。第一和第二布线171和181连接到外部电源以将电力提供到第一和第二电极118和170。
第一电极118的***区域118b的第二区域116可以具有足够的宽度和足够的面积使得第二布线181能够被容易地连接到第二区域116b。
参考图10，在根据另一实施例的发光器件1B中，多个第二布线181a和181b能够被连接到第一电极118的***区域118b的第二区域116b，但是实施例不限于此。因此，电力能够被容易地传输到第一电极118的整个面积，使得能够改进发光器件1的电流特性和亮度。
发光器件1能够通过第一电极118接收电力而没有形成单独的电极，使得能够通过简单工艺有效地制造发光器件1。
另外，发光器件1具有垂直型电极结构，其中第一电极118的至少一部分可以垂直地与第二电极170重叠，因此电流可以在第一电极118和第二电极170之间容易地流动，从而提高了发光器件1的亮度。
在下文中，将会参考图2至图7详细地描述制造发光器件的方法。在下面的描述中，将会省略先前已经描述的元件或者结构的详情以避免重复。
参考图3，缓冲层115形成在基板110上。缓冲层115可以减少基板110和第一半导体层130之间的晶格错配。
如果基板110包括减少与第一半导体层130有关的晶格错配的材料，那么能够省略缓冲层115。在这样的情况下，能够减少制造成本并且缩短工艺时间。
参考图4，掩模层118a形成在缓冲层115上。
在第一半导体层130已经形成在缓冲层115上之后，掩模层118a能够形成在第一半导体层130上，或者掩模层118a能够在没有形成缓冲层115的情况下形成在基板110上，并且实施例不限于此。根据实施例，掩模层118a形成在缓冲层115上。
掩模层118a包括具有导电性的材料。例如，掩模层118a可以包括多晶硅、金属或者合金，但是实施例不限制用于掩模层118a的材料。
通过溅射、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、或者等离子体增强化学气相沉积(PECVD)方案能够形成掩模层118a，但是实施例不限于此。
参考图5和图6，通过选择性地移除掩模层118a来形成包括贯通图案119的第一电极118。
例如，执行光刻工艺和蚀刻工艺以选择性地移除掩模层118a从而形成包括贯通图案119的第一电极118。
光刻工艺可以包括光学光刻工艺、电子束光刻工艺、激光全息工艺或者深UV步进式(stepper)工艺，但是实施例不限于此。
蚀刻工艺可以包括干蚀刻工艺或者湿蚀刻工艺。能够通过诸如RIE(反应离子刻蚀)工艺或者ICP(电感耦合等离子体)工艺的使用离子束或气体执行干蚀刻工艺。通过使用诸如HF、KOH、H2SO4、H2O2、HCl、NaOH、NH4OH、或者HNO3的蚀刻剂能够执行湿蚀刻，但是实施例不限于此。
贯通图案119可以具有各种形状。由于电力通过第一电极118被提供到发光器件1，所以贯通图案119被设计为电流能够均匀地分布在第一电极118的整个面积上同时被集中在第一电极118的特定点。在这样的情况下，能够改进发光器件1的电流扩展效应。
贯通图案119具有被设置为是从有源层140发射的光的波长的一半或者更少的第一和第二宽度L和D。
例如，如果有源层140发射具有450nm至500nm的蓝光，那么第一和第二宽度L和D分别具有大约200nm至250nm的尺寸。
由于贯通图案119具有被设计为从有源层140发射的光的波长的一半或者更少的第一和第二宽度L和D，因此从有源层140入射到贯通图案119的光被反射而没有透射通过缓冲层115。因此，能够最小化光损耗并且能够最大化光反射率，使得能够显著地提高发光器件1的光提取效率。
因此，如果贯通图案119的第一和第二宽度L和D被设计为具有与从有源层140发射的光的波长的一半或者更少相对应的尺寸，那么在第一方向(x)上导向的偏振分量可以被从贯通图案118全反射，使得能够显著地提高光提取效率。
贯通图案119能够形成在除了具有从第一电极118的外端开始的第三宽度W的第一电极118的***区域118b之外的第一电极118的整个面积上。
由于第一半导体层130必须没有形成在***区域118b的第二区域116b上，所以第三宽度W相对大于第一和第二宽度L和D。例如，第三宽度W的尺寸大约为30μm至50μm。
参考图7，形成在缓冲层115和第一电极118上的第一半导体层130可以在除了第一电极118的***区域118b的第二区域116b之外的第一电极118的整个面积上延伸。
第一半导体层130的形成可以取决于贯通图案119的形成位置或者形状而变化，并且实施例不限于此。
由于第一半导体层130不会横向生长超出具有第三宽度W的***区域118b，所以第一半导体层130可以仅形成在***区域118b的第一区域116a上而没有形成在***区域118b的整个面积上。
同时，具有第一和第二宽度L和D的贯通图案119位于第一半导体层130的横向生长的范围内，第一半导体层130可以通过使用缓冲层115作为晶种层来垂直地生长在第一和第二突起120a和120b之间，并且然后横向地生长在第一和第二突起120a和120b上。
因此，第一半导体层130能够形成在第一和第二突起120a和120b之间、第一和第二突起120a和120b上、以及***区域118b的第一区域116a上。第一半导体层130能够形成在第一和第二突起120a和120b之间同时与缓冲层115接触。然而，第一半导体层130没有形成在***区域118b的第二区域116b上。
由于第一半导体层130形成在除了***区域118b的第二区域116b之外的第一电极118的整个面积上，所以第一电极118的***区域118b的第二区域116b被暴露到外部。因此，布线能够容易地附接到第一电极118的***区域118b的第二区域116b，使得发光器件1可以通过第一电极118容易地接收电力。
因此，当与没有第一电极118的情况相比较时，能够减少由第一半导体层130和缓冲层115之间的晶格错配引起的缺陷或者位错。
同时，能够采用沉积掩模以防止第一半导体层130延伸到第一电极118的***区域118b的第二区域116b上。详细地，在沉积掩模已经被放置在第一电极118的***区域118b的第二区域116b上之后，生长第一半导体层130并且然后移除沉积掩模。因此，第一半导体层130不会形成在第一电极118的***区域118b的第二区域116b上，使得能够提高发光器件1的可靠性。
参考图2，有源层140可以形成在第一半导体层130上。
在有源层140处，通过第一半导体层注入的电子(或者空穴)与通过第二半导体层150注入的空穴(或者电子)复合，使得有源层140发射具有与根据有源层140的本征材料的能带的带隙相对应的波长的光。
有源层140可以具有MQW(多量子阱)结构或者单量子阱结构，但是实施例不限于此。
掺杂有n型或者p型掺杂物的包覆层(未示出)能够形成在有源层140上和/或下。包覆层可以包括AlGaN层或者InAlGaN层。
第二半导体层150形成在有源层140上。例如，第二半导体层150包括p型半导体层。p型半导体层可以包括诸如InAlGaN、GaN、AlGaN、InGaN、AlInN、AlN、或者InN的具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料。另外，p型半导体层可以包括诸如Mg、Zn、Ca、Sr、或者Ba的p型掺杂物。
第一半导体层130、有源层140以及第二半导体层150可以组成发光结构。
第二电极170形成在第二半导体层150上。第二电极170和第一电极118一起将电力提供到发光器件1。
透明电极层(未示出)或者反射层(未示出)能够形成在第二半导体层150和第二电极170之间。
第一布线171被连接到第二电极170并且第二布线181被连接到第一电极118的***区域118b的第二区域116b。第一和第二布线171和181被连接到外部电源以将电力提供到第一和第二电极118和170。
第一电极118的***区域118b的第二区域116可以具有足够的宽度和足够的面积使得第二布线181能够被容易地连接到第二区域116b。
发光器件1能够通过第一电极118接收电力而没有形成单独的电极，使得能够通过简单工艺高效率地制造发光器件1。
另外，发光器件1具有垂直型电极结构，其中第一电极118的至少一部分可以垂直地与第二电极170重叠，因此电流可以在第一电极118和第二电极170之间容易地流动，因此提高发光器件1的亮度。
此外，由于第一和第二电极118和170可以具有垂直型电极结构而没有执行激光剥离工艺以移除基板110，所以没有出现由激光剥离工艺引起的缺陷或者裂纹，使得能够提高发光器件1的可靠性。
在下文中，将会描述根据第二实施例的发光器件和制造发光器件的方法。在下面的描述中，将会省略先前已经描述的元件或者结构的详情以避免重复。
图11是示出根据第二实施例的发光器件的截面图。当与第一实施例的发光器件1相比较时，根据第二实施例的发光器件2进一步包括形成在被暴露到外部的第一电极118的***区域118b的部分上的氧化层205。
参考图11，根据第二实施例的发光器件2包括基板110、缓冲层115、第一电极118、氧化层205、第一半导体层130、有源层140、第二半导体层150、以及第二电极170。
除了第二布线181之外，氧化层205形成在被暴露到外部的第一电极118的***区域118b的第二区域116b上。
通过CVD、PECVD或者溅射工艺沉积SiO2、Si3N4、SiOx、SiN2、SiNx或者SiOxNy，并且然后通过光刻工艺选择性地移除沉积层能够形成氧化层205，但是实施例不限于此。
氧化层205能够防止第一半导体层130生长到暴露到外部的***区域118b上。即，氧化层205阻止第一半导体层130在水平方向上的成长使得第二布线181能够被容易地连接到暴露到外部的***区域118b。
更加详细地，在贯通图案119已经形成在第一电极118上之后，沿着第一电极118的***区域118b形成氧化层205。然后，通过光学光刻工艺选择性地移除氧化层205使得能够沿着第一电极118的***区域118b形成氧化层图案。
因此，氧化层205可以用作用于防止第一半导体层130侵入第一电极118的***区域118b的阻挡层(stopper)。
由于氧化层205，第二布线118不会直接地连接到第一电极118。为了将第二布线181连接到第一电极118，可以通过光学光刻工艺可以选择性地构图氧化层205，使得能够暴露第一电极118的***区域118b。因此，通过引线键合工艺，通过经过氧化层205，第二布线181能够被电气地连接到第一电极118的***区域118b。
在已经形成发光结构13、14以及150和第二电极170之后可以执行用于氧化层205的构图工艺，该构图工艺被执行以将第二布线181电气地连接到第一电极118。然后，通过引线键合工艺将第一布线171电气地连接到第二电极170，并且通过经过氧化层205将第二布线181电气地连接到第一电极118的***区域118b。
在下文中，将会描述根据第三实施例的发光器件和制造发光器件的方法。在第三实施例的下述描述中，将会省略先前已经在第一实施例中描述的元件或者结构的详情以避免重复。
图12是示出根据第三实施例的发光器件的截面图。当与第一实施例的发光器件1相比较时，根据第三实施例的发光器件3进一步包括反射层210，该反射层210被***在第一电极118和第一半导体层130之间。
参考图12，根据第三实施例的发光器件3包括基板110、缓冲层115、第一电极118、反射层210、第一半导体层130、有源层140、第二半导体层150、以及第二电极170。
反射层210形成在第一电极118上以提高从有源层140入射到反射层210的光的反射率，从而与第一实施例相比较，增强了发光器件3的光提取效率。能够通过使用从由Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf以及其合金组成的组中选择的一个将反射层210制备为单层或者多层。
在下文中，将会描述制造反射层210的方法。
首先，在已经形成第一实施例中描述的掩模层(未示出)之后，反射膜(未示出)形成在掩模层上。
然后，通过光刻工艺或者蚀刻工艺选择性地移除反射膜和掩模层，从而形成反射层210和第一电极118。详细地，在反射膜已经被构图之后，通过使用构图的反射膜作为掩模来构图掩模层，从而形成包括贯通图案119b的反射层210和第一电极118。反射层210和第一电极118可以包括具有相同尺寸的贯通图案119b。另外，实施例不限制制造反射层210的方法。
根据第二实施例能够容易地理解形成第二布线181的方法，因此将会省略其详细描述。
在下文中，将会描述根据第四实施例的发光器件和制造发光器件的方法。在第四实施例的下述描述中，将会省略先前已经在第一实施例中描述的元件或者结构的详情以避免重复。
图13是示出根据第四实施例的发光器件的截面图。当与第一实施例的发光器件1相比较时，根据第四实施例的发光器件4进一步包括形成在第一电极118的顶表面上的粗糙或者凹凸结构190。
参考图13，根据第四实施例的发光器件4包括基板110、缓冲层115、第一电极118、第一半导体层130、有源层140、第二半导体层150、以及第二电极170。
粗糙或者凹凸结构190以规则的形状或者不规则的形状形成在第一电极118的顶表面上。从有源层140产生的光可以部分地入射到第一电极118上。在这样的情况下，由于贯通图案119的第一和第二突起120a和120b之间的宽度是从有源层140发射的光的波长的一半或者更少，因此可以反射入射在第一和第二突起120a和120b之间的光。另外，还从粗糙或者凹凸结构190反射入射到粗糙或者凹凸结构190的光。粗糙或者凹凸结构190可以具有适合于全反射光的大部分的形状。
因此，可以向上反射来自于有源层140的发光器件4的向下行进的光的大部分，使得能够显著地提高发光器件4的光提取效率。
在下文中，将会描述根据第五实施例的发光器件和制造发光器件的方法。在第五实施例的下面的描述中，将会省略先前已经在第一实施例中描述的元件或者结构的详情以避免重复。
图14是示出根据第五实施例的发光器件的截面图。当与第一实施例的发光器件1相比较时，根据第五实施例的发光器件5进一步包括形成在缓冲层115的顶表面上的粗糙或者凹凸结构192。
参考图14，根据第五实施例的发光器件5包括基板110、缓冲层115、第一电极118、第一半导体层130、有源层140、第二半导体层150、以及第二电极170。
粗糙或者凹凸结构192能够以规则的形状或者不规则的形状形成在缓冲层115的顶表面上。从有源层140产生的光部分地入射到第一电极118。在这样的情况下，由于贯通图案119的第一和第二突起之间的宽度是从有源层140发射的光的波长的一半或者更少，因此可以反射入射在第一和第二突起120a和120b之间并且在与第一和第二突起120a和120b的长度方向垂直的第一方向(x)上导向的光的偏振分量。
不管(Nevertheless of)贯通图案119如何，在平行于第一和第二突起120a和120b的长度方向的第二方向(y)上导向的光的偏振分量可以通过形成在第一和第二突起120a和120b之间的间隙前进至缓冲层115。
在这样的情况下，可以从形成在缓冲层115的顶表面上的粗糙或者凹凸结构192反射在第二方向(y)上导向的光的偏振分量。
因此，可以从第一和第二突起120a和120b反射从有源层120发射并且在第一方向(x)上导向的光的偏振分量，并且可以从粗糙或者凹凸结构192反射在第二方向(y)上导向的光的偏振分量，使得能够显著地提高发光器件5的光提取效率。
另外，粗糙或者凹凸结构192被稳固地固定到缓冲层115以协助第一半导体层130的生长。
在下文中，将会描述根据第六实施例的发光器件和制造发光器件的方法。在第六实施例的下面的描述中，将会省略先前已经在第一实施例中描述的元件或者结构的详情以避免重复。
图15是示出根据第六实施例的发光器件的截面图。当与第一实施例的发光器件1相比较时，根据第六实施例的发光器件6进一步包括形成在基板110的顶表面上的多个凸突起194。
参考图15，根据第六实施例的发光器件6包括基板110、缓冲层115、第一电极118、第一半导体层130、有源层140、第二半导体层150、以及第二电极170。
凸突起194能够以规则的形状或者不规则的形状形成在基板110的顶表面上。尽管在图15中未示出，但是凸突起能够以规则的形状或者不规则的形状形成在基板110上。实施例可以不限制突起或者凹陷的形状。
通过对基板110执行干蚀刻工艺或者湿蚀刻工艺能够形成凸突起194。另外，在已经形成包括不同于基板110的材料的基层之后，能够对基层执行干蚀刻工艺或者湿蚀刻工艺以在基板110上形成凸突起194。
凸突起194可以被圆化地形成或者形成为有角，但是实施例不限于此。
从有源层140产生的光可以部分地入射到第一电极118。在这样的情况下，由于贯通图案119的第一和第二突起之间的宽度是从有源层140发射的光的波长的一半或者更少，所以可以反射在第一和第二突起之间入射并且在垂直于第一和第二突起的长度方向的第一方向(x)上导向的光。
不管贯通图案119如何，在平行于第一和第二突起的长度方向的第二方向(y)上导向的光的偏振分量可以通过形成在第一和第二突起120a和120b之间的间隙前进到缓冲层115或者基板110。
在这样的情况下，可以从形成在缓冲层基板110的顶表面上的凸突起194任意地反射在第二方向(y)上导向的光的偏振分量。
因此，可以从第一和第二突起120a和120b反射从有源层140发射并且在第一方向(x)上导向的光的偏振分量，并且可以从形成在基板110上的凸突起194反射在第二方向(y)上导向的光的偏振分量，使得能够显著地提高发光器件6的光提取效率。
在下文中，将会描述根据第七实施例的发光器件和制造发光器件的方法。在第七实施例的下面的描述中，将会省略先前已经在第一实施例中描述的元件或者结构的详情以避免重复。
图16是示出根据第七实施例的发光器件的截面图。当与第三实施例的发光器件3相比较时，根据第七实施例的发光器件7进一步包括形成在反射层210上的欧姆接触层300和形成在欧姆接触层300上的粗糙或者凹凸结构303。
参考图16，根据第七实施例的发光器件7包括基板110、缓冲层115、第一电极118、反射层210、欧姆接触层300、第一半导体层130、有源层140、第二半导体层150、以及第二电极170。
粗糙或者凹凸结构303可以以规则的形状或者不规则的形状形成在欧姆接触层300的顶表面上。
欧姆接触层300可以具有与反射层210和第一电极118的贯通图案119c相同的贯通图案119c。换言之，第一电极118、反射层210、以及欧姆接触层300可以共同地共享类似的贯通图案119c。至此，反射层210和欧姆接触层顺序地形成在第一电极118上。然后，通过湿蚀刻工艺或者干蚀刻工艺移除欧姆接触层300、反射层210、以及第一电极118使得能够暴露缓冲层115，从而形成具有类似的贯通图案119c的第一电极118、反射层210、以及欧姆接触层300。
粗糙或者凹凸结构303能够形成在欧姆接触层300上。在贯通图案119c已经形成之前或者之后能够形成凹凸结构303。实施例没有限制用于粗糙或者凹凸结构303的形成顺序。
欧姆接触层303可以包括从由ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(铝锡氧化物)以及GZO(镓锌氧化物)组成的组中选择的至少一个。
形成欧姆接触层300以最小化第一电极118和第一半导体层130之间以及反射层210和第一半导体层130之间的欧姆接触电阻。
当粗糙或者凹凸结构303形成在欧姆接触层300上时，从有源层140产生的光的一部分可以入射到贯通图案119c。在这样的情况下，由于贯通图案119c的第一和第二突起120a和120b之间的宽度是从有源层140发射的光的波长的一半或者更少，所以可以反射在第一和第二突起之间入射的光。另外，还从粗糙或者凹凸结构303反射入射到粗糙或者凹凸结构303的光。粗糙或者凹凸结构303可以具有适合于全反射光的大部分的形状。
因此，可以向上反射来自于有源层140的发光器件7的向下行进的光的大部分，使得能够显著地提高发光器件7的光提取效率。
同时，由于形成在欧姆接触层300上的粗糙或者凹凸结构303使得能够提高发光器件7的电流扩展效应。
图17是示出根据实施例的包括发光器件的发光器件封装的截面图。
参考图17，发光器件封装30包括主体20、形成在主体20上的第一和第二电极层31和32、提供在主体20上并且电气地连接到第一和第二电极层31和32的发光器件1以及包围发光器件1的成型构件40。
主体20可以包括硅、合成树脂或者金属材料。当从顶部看时，主体20具有形成有倾斜内壁53的腔体50。
第一和第二电极层31和32相互电气地隔开并且通过经过主体20来形成。
详细地，第一和第二电极层31和32的一端被布置在腔体50中并且第一和第二电极31和32的另一端被附接到主体20的外表面并且被暴露到外部。
第一和第二电极层31和32将电力提供给发光器件并且通过反射从发光器件1发射的光来提高光效率。此外，第一和第二电极层31和32将从发光器件1产生的热散发到外部。
发光器件1能够被安装在主体20上或者第一或者第二电极层31或者32上。
发光器件1的布线171和181能够被电气地连接到第一和第二电极层31和32中的一个，但是实施例不限于此。
成型构件40包围发光器件1以保护发光器件1。另外，成型构件40可以包括磷光体以改变从发光器件1发射的光的波长。
根据实施例的发光器件或者发光器件封装能够被应用于灯单元。灯单元包括多个发光器件或者多个发光器件封装。灯单元可以包括如图18和图19中所示的显示装置和如图20中所示的照明装置。另外，灯单元可以包括照明灯、信号灯、车辆的头灯、以及电子标识牌。
图18是示出根据实施例的显示装置的分解透视图。
参考图18，显示装置1000包括导光板1041；发光模块1031，该发光模块1031用于将光提供给导光板1041；反射构件1022，该反射构件1022被提供在导光板1041的下方；光学片1051，该光学片1051被提供在导光板1041上方；显示面板1061，该显示面板1061被提供在光学片1051上方；以及底盖1011，该底盖1011用于容纳导光板1041、发光模块1031、以及反射构件1022。然而，实施例不限于上述结构。
底盖1011、反射片1022、导光板1041以及光学片1051可以组成灯单元1050。
导光板1041漫射光以提供表面光。导光板1041可以包括透明材料。例如，导光板1041可以包括诸如PMMA(聚甲基丙烯酸甲酯)的丙烯基树脂、PET(聚对苯二甲酸乙二酯)、PC(聚碳酸酯)、COC(环烯烃共聚合物)以及PEN(聚邻苯二甲酸酯)树脂中的一个。
发光模块1031被布置在导光板1041的一侧处以将光提供给导光板1041的至少一侧。发光模块1031用作显示装置的光源。
提供至少一个发光模块1031以直接或间接地从导光板1041的一侧提供光。发光模块1031可以包括根据实施例的发光器件封装30和基板1033。发光器件封装30被布置在基板1033上同时以预定的间隔相互隔开。基板1033可以包括印制电路板(PCB)，但是实施例不限于此。另外，基板1033还可以包括金属核PCB(MCPCB)或者柔性PCB(FPCB)，但是实施例不限于此。如果发光器件封装30被安装在底盖1011的侧面上或者散热板上，那么基板1033可以被省略。散热板部分地接触底盖1011的顶表面。因此，从发光器件封装30产生的热能够通过散热板发射到底盖1011。
另外，发光器件封装30被布置为发光器件封装30的出光表面与导光板1041隔开预定的距离，但是实施例不限于此。发光器件封装30可以将光直接地或者间接地提供给是导光板1041的一侧的光入射表面，但是实施例不限于此。
反射构件1022被布置在导光板1041的下方。反射构件1022朝着显示面板1061反射通过导光板1041的底表面向下行进的光，从而提高显示面板1061的亮度。例如，反射构件1022可以包括PET、PC或者PVC树脂，但是实施例不限于此。反射构件1022可以用作底盖1011的顶表面，但是实施例不限于此。
底盖1011可以在其中容纳导光板1041、发光模块1031、以及反射构件1022。至此，底盖1011具有容纳部件1012，其具有带有开口的顶表面的盒形状，但是实施例不限于此。底盖1011能够与顶盖(未示出)耦接，但是实施例不限于此。
能够通过使用金属材料或者树脂材料通过按压工艺或者挤压工艺制造底盖1011。另外，底盖1011可以包括金属或者具有优异的导热性的非金属材料，但是实施例不限于此。
例如，显示面板1061是包括彼此相对的第一和第二透明基板以及被***在第一和第二基板之间的液晶层的LCD面板。偏振板能够被附着到显示面板1061的至少一个表面，但是实施例不限于此。显示面板1061通过阻挡从发光模块1031产生的光或者允许光从其通过来显示信息。显示装置1000能够被应用于各种便携式终端、笔记本计算机的监视器、膝上计算机的监视器、以及电视。
光学片1051能够被布置在显示面板1061和导光板1041之间并且包括至少一个透射片。例如，光学片1051包括漫射片、水平和垂直棱镜片以及亮度增强片中的至少一个。漫射片漫射入射光，水平和垂直棱镜片将入射光集中在显示面板1061上，并且亮度增强片通过重新使用丢失的光来提高亮度。另外，保护片能够被提供在显示面板1061上，但是实施例不限于此。
导光板1041和光学片1051能够被提供在发光模块1031的光路径中作为光学构件，但是实施例不限于此。
图19是示出根据实施例的显示装置的截面图。
参考图19，显示装置1100包括底盖1152、其上布置发光器件封装30的基板1120、光学构件1154、以及显示面板1155。
基板1120和发光器件封装30可以组成发光模块1060。另外，底盖1152、至少一个发光模块1060、以及光学构件1154可以组成灯单元。
底盖1151能够被提供有容纳部件1153，但是实施例不限于此。
光学构件1154可以包括透镜、导光板、漫射片、水平和垂直棱镜片、以及亮度增强片中的至少一个。导光板可以包括PC或者PMMA(甲基丙烯酸甲酯)。导光板能够被省略。漫射片漫射入射光，水平和垂直棱镜片将入射光集中在显示面板1155上，并且亮度增强片通过重新使用丢失的光来提高亮度。
光学构件1154被布置在发光模块1060的上方以将从发光模块1060发射的光转换为表面光。另外，光学构件1154可以漫射或者收集光。
图20是示出根据实施例的照明装置的透视图。
参考图20，照明装置1500包括外壳1510；发光模块1530，该发光模块1530被安装在外壳1510中；以及连接端子1520，该连接端子1520被安装在外壳1510中以从外部电源接收电力。
优选地，外壳1510包括具有优异的散热性能的材料。例如，外壳1510包括金属材料或者树脂材料。
发光模块1530可以包括基板1532，和被安装在基板1532上的发光器件封装30。发光器件封装30被相互隔开或者以矩阵的形式布置。
基板1532包括印制有电路图案的绝缘构件。例如，基板1532包括PCB、MCPCB、FPCB、陶瓷PCB、FR-4基板。
另外，基板1532可以包括有效地反射光的材料。涂层能够形成在基板1532的表面上。这时，涂层具有有效地反射光的白色或者银色。
至少一个发光器件封装30被安装在基板1532上。每个发光器件封装30可以包括至少一个LED(发光二极管)芯片。LED芯片可以包括发射具有红、绿、蓝或者白色的可见光的LED，和发射UV光的UV(紫外)LED。
发光模块1530的发光器件封装30能够不同地布置以提供各种颜色和亮度。例如，能够布置白色LED、红色LED以及绿色LED以实现高显色指数(CRI)。
连接端子1520被电气地连接到发光模块1530以将电力提供给发光模块1530。连接端子1520具有与外部电源插座螺纹耦合的形状，但是实施例不限于此。例如，能够以被***到外部电源的插脚的形式制备连接端子1520或者通过布线将连接端子1520连接到外部电源。
根据实施例，穿过第一电极的顶和底表面形成的贯通图案形成在第一基板上，因此能够最小化第一半导体层和缓冲层之间的晶格错配引起的缺陷或者位错。
根据实施例，贯通图案包括相互交替地布置的第一和第二突起，并且第一和第二突起的宽度被设置为与从有源层发射的光的波长的一半或者更少相对应并且第一和第二突起之间的间隔被设置为与从有源层发射的光的波长的一半或者更少相对应，使得从贯通图案全反射光，从而显著地提高光效率。
根据实施例，第一半导体层形成在贯通图案上和第一电极的***区域的一部分上而没有形成在第一电极的***区域的剩余部分上，因此布线能够被容易地连接到没有形成第一半导体层的第一电极的***区域的剩余部分。
根据实施例，多个布线被连接到没有形成第一半导体层的第一电极的***区域的剩余部分，因此能够容易地将电力提供到第一电极。
根据实施例，氧化层形成在第一电极的***区域的剩余部分上，因此第一半导体层不会延伸到第一电极的***区域的剩余部分。
根据实施例，贯通图案具有各种形状，使得能够最小化由晶格错配引起的缺陷并且能够最大化光效率。
根据实施例，第一电极包括多晶硅，其具有高导电性、高熔点(1400℃或者以上)、氧化稳定性、低温稳定性以及耐火性的优点，因此能够在工艺中最佳地利用多晶硅的优点。
根据实施例，反射层形成在第一电极和第一半导体层之间，使得通过反射层以及贯通图案能够显著地提高光提取效率。
根据实施例，反射层具有与第一电极相类似的贯通图案，使得能够简化工艺。
根据实施例，采用发光器件的发光器件封装能够被用于显示装置或者照明装置，使得产品可以具有高亮度和低电流消耗。
同时，制造发光器件的方法包括下述步骤，在基板上形成掩模层、通过选择性地移除掩模层形成电极，电极包括穿过电极的顶表面和底表面形成的贯通图案、在电极的***区域的一部分和贯通图案上形成第一半导体层、在第一半导体层上形成有源层、以及在有源层上形成第二半导体层。
在本说明书中对于“一个实施例”、“实施例”、“示例性实施例”等的引用意味着结合实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在说明书中，在各处出现的这类短语不必都表示相同的实施例。此外，当结合任何实施例描述特定特征、结构或特性时，都认为结合实施例中的其它实施例实现这样的特征、结构或特性也是本领域技术人员所能够想到的。
虽然已经参照本发明的多个示例性实施例描述了实施例，但是应该理解，本领域的技术人员可以想到多个其它修改和实施例，这将落入本发明原理的精神和范围内。更加具体地，在本说明书、附图和所附权利要求的范围内的主要内容组合布置的组成部件和/或布置中，各种变化和修改都是可能的。除了组成部件和/或布置中的变化和修改之外，对于本领域的技术人员来说，替代使用也将是显而易见的。

Claims (20)

1.一种发光器件，包括：
基板；
所述基板上的缓冲层；
所述缓冲层上的电极，所述电极包括穿过所述电极的顶表面和底表面的贯通图案；
所述电极上的第一半导体层；
所述第一半导体层上的有源层；以及
所述有源层上的第二半导体层，
其中所述第一半导体层延伸到所述贯通图案的顶表面上同时与所述缓冲层接触。
2.根据权利要求1所述的发光器件，其中所述贯通图案包括：
多个第一突起，所述多个第一突起从所述贯通图案的一侧延伸；和
多个第二突起，所述多个第二突起与所述第一突起相反地从所述贯通图案的对侧延伸。
3.根据权利要求1所述的发光器件，其中所述电极进一步包括具有与所述贯通图案相邻的第一区域和与所述电极的侧端相邻的第二区域的***区域，并且所述第一半导体层处于所述第一和第二突起之间、所述第一和第二突起上、以及所述***区域的第一区域上。
4.根据权利要求3所述的发光器件，进一步包括：
所述***区域的第二区域上的氧化层。
5.根据权利要求4所述的发光器件，进一步包括至少一条布线，所述至少一条布线通过经过所述氧化层接触所述电极的第二区域。
6.根据权利要求2所述的发光器件，其中在所述第一和第二突起之间的宽度是来自于所述有源层的光的波长的一半或者更少。
7.根据权利要求3所述的发光器件，其中在所述第一和第二突起之间的宽度是所述***区域的宽度的0.4％至0.9％。
8.根据权利要求1所述的发光器件，其中贯通图案包括被排列成点矩阵的多个点，并且每个点穿过所述电极的顶表面和底表面。
9.根据权利要求1所述的发光器件，其中贯通图案是在所述电极的中心和所述电极的***区域之间的螺旋图案。
10.根据权利要求1所述的发光器件，其中所述电极包括多晶硅、金属以及合金中的一个。
11.根据权利要求10所述的发光器件，其中所述合金包括TiSi2和WSi2中的一个。
12.根据权利要求1所述的发光器件，进一步包括在所述第一半导体层和所述电极之间的反射层。
13.根据权利要求12所述的发光器件，其中所述反射层包括与所述电极的贯通图案相类似的贯通图案。
14.根据权利要求12所述的发光器件，其中所述反射层的顶表面包括凹凸结构。
15.根据权利要求12所述的发光器件，进一步包括在所述反射层和所述第一半导体层之间的欧姆接触层，其中所述欧姆接触层的顶部包括凹凸结构。
16.根据权利要求1所述的发光器件，其中所述缓冲层的顶部包括凹凸结构。
17.根据权利要求1所述的发光器件，其中所述基板的顶表面包括多个突起。
18.根据权利要求3所述的发光器件，进一步包括接触所述***区域的第二区域的至少一条布线。
19.一种发光器件，包括：
基板；
所述基板上的缓冲层；
所述缓冲层上的电极，所述电极包括穿过所述电极的顶表面和底表面的贯通图案；
所述电极上的第一半导体层；
所述第一半导体层上的有源层；以及
所述有源层上的第二半导体层，
其中所述贯通图案包括：
多个第一突起，所述多个第一突起从所述贯通图案的一侧延伸；和
多个第二突起，所述多个第二突起与所述第一突起相反地从所述贯通图案的对侧延伸，以及
其中在所述第一和第二突起之间的宽度是来自于所述有源层的光的波长的一半或者更少。
20.一种发光器件封装，包括：
主体；
所述主体上的第一和第二电极层；
发光器件，所述发光器件被电气地连接到所述主体上的第一和第二电极；以及
成型构件，所述成型构件包围所述主体上的所述发光器件，
其中所述发光器件包括：
基板上的缓冲层；
所述缓冲层上的电极，所述电极包括穿过所述电极的顶表面和底表面的贯通图案；
所述电极上的第一半导体层；
所述第一半导体层上的有源层；以及
所述有源层上的第二半导体层，并且
其中所述第一半导体层通过经过所述贯通图案延伸到所述贯通图案的顶表面同时与所述缓冲层接触。
CN201010547555XA 2009-11-12 2010-11-12 发光器件和发光器件封装 Expired - Fee Related CN102064262B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090109053A KR20110052131A (ko) 2009-11-12 2009-11-12 발광소자 및 그 제조방법
KR10-2009-0109053 2009-11-12

Publications (2)

Publication Number Publication Date
CN102064262A true CN102064262A (zh) 2011-05-18
CN102064262B CN102064262B (zh) 2013-06-19

Family

ID=43416364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010547555XA Expired - Fee Related CN102064262B (zh) 2009-11-12 2010-11-12 发光器件和发光器件封装

Country Status (4)

Country Link
US (1) US8598613B2 (zh)
EP (1) EP2323181B1 (zh)
KR (1) KR20110052131A (zh)
CN (1) CN102064262B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094426A (zh) * 2012-11-05 2013-05-08 江苏威纳德照明科技有限公司 半导体器件的制造方法
CN103094433A (zh) * 2012-11-05 2013-05-08 江苏威纳德照明科技有限公司 半导体器件的制造方法
CN105355743A (zh) * 2015-12-14 2016-02-24 厦门市三安光电科技有限公司 发光二极管及其制作方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010036180A1 (de) * 2010-09-02 2012-03-08 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US8546831B1 (en) * 2012-05-17 2013-10-01 High Power Opto Inc. Reflection convex mirror structure of a vertical light-emitting diode
US8748928B2 (en) 2012-05-17 2014-06-10 High Power Opto, Inc. Continuous reflection curved mirror structure of a vertical light-emitting diode
US8816379B2 (en) 2012-05-17 2014-08-26 High Power Opto, Inc. Reflection curved mirror structure of a vertical light-emitting diode
KR101936267B1 (ko) * 2012-06-08 2019-01-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
TWI449974B (zh) * 2012-06-29 2014-08-21 Briview Corp 導光板及其製造方法
KR102205699B1 (ko) 2014-04-11 2021-01-21 삼성전자주식회사 양자점을 갖는 전자소자 및 그 제조방법
WO2016044847A1 (en) * 2014-09-19 2016-03-24 Pentair Thermal Management Llc Snow and ice melting system and sensors therefor
US9679996B2 (en) * 2015-04-02 2017-06-13 Sumitomo Electric Industries, Ltd. Semiconductor device having buried region beneath electrode and method to form the same
US10069037B2 (en) * 2015-04-20 2018-09-04 Epistar Corporation Light-emitting device and manufacturing method thereof
US10236413B2 (en) * 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
TWI565098B (zh) * 2015-06-10 2017-01-01 隆達電子股份有限公司 發光元件
CN107134517B (zh) * 2017-05-03 2018-11-13 湘能华磊光电股份有限公司 一种led外延生长方法
KR20210000351A (ko) 2019-06-24 2021-01-05 삼성전자주식회사 반도체 발광소자 및 디스플레이 장치
KR20210086805A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194241B1 (en) * 1997-03-04 2001-02-27 Rohm Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
US20030006422A1 (en) * 1997-05-08 2003-01-09 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
EP1667241A1 (en) * 2003-08-19 2006-06-07 Nichia Corporation Semiconductor device
CN1898357A (zh) * 2004-10-18 2007-01-17 Lg伊诺特有限公司 磷光体及利用该磷光体的发光器件
US20070096116A1 (en) * 2005-10-28 2007-05-03 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of manufacturing same and semiconductor light emitting apparatus
CN101197409A (zh) * 2006-11-07 2008-06-11 斯尔瑞恩公司 复合半导体基板及其制造方法及使用其的复合半导体器件
US20080230791A1 (en) * 2007-03-19 2008-09-25 Epistar Corporation Optoelectronic device
US20080315236A1 (en) * 2005-01-18 2008-12-25 Epistar Corporation Optoelectronic semiconductor device and manufacturing method thereof
US20090272994A1 (en) * 2008-04-30 2009-11-05 Lim Woo Sik Semiconductor light emitting device
US20100062554A1 (en) * 2008-09-10 2010-03-11 Samsung Electronics Co., Ltd. Light-emitting device, light-emitting element and method of manufacturing same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161188B2 (en) 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
WO2008064068A2 (en) * 2006-11-17 2008-05-29 3M Innovative Properties Company Planarized led with optical extractor
KR20090076164A (ko) 2008-01-07 2009-07-13 삼성전기주식회사 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194241B1 (en) * 1997-03-04 2001-02-27 Rohm Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
US20030006422A1 (en) * 1997-05-08 2003-01-09 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
EP1667241A1 (en) * 2003-08-19 2006-06-07 Nichia Corporation Semiconductor device
CN1898357A (zh) * 2004-10-18 2007-01-17 Lg伊诺特有限公司 磷光体及利用该磷光体的发光器件
US20080315236A1 (en) * 2005-01-18 2008-12-25 Epistar Corporation Optoelectronic semiconductor device and manufacturing method thereof
US20070096116A1 (en) * 2005-10-28 2007-05-03 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of manufacturing same and semiconductor light emitting apparatus
CN101197409A (zh) * 2006-11-07 2008-06-11 斯尔瑞恩公司 复合半导体基板及其制造方法及使用其的复合半导体器件
US20080230791A1 (en) * 2007-03-19 2008-09-25 Epistar Corporation Optoelectronic device
US20090272994A1 (en) * 2008-04-30 2009-11-05 Lim Woo Sik Semiconductor light emitting device
US20100062554A1 (en) * 2008-09-10 2010-03-11 Samsung Electronics Co., Ltd. Light-emitting device, light-emitting element and method of manufacturing same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094426A (zh) * 2012-11-05 2013-05-08 江苏威纳德照明科技有限公司 半导体器件的制造方法
CN103094433A (zh) * 2012-11-05 2013-05-08 江苏威纳德照明科技有限公司 半导体器件的制造方法
CN105355743A (zh) * 2015-12-14 2016-02-24 厦门市三安光电科技有限公司 发光二极管及其制作方法
CN105355743B (zh) * 2015-12-14 2018-04-17 厦门市三安光电科技有限公司 发光二极管及其制作方法
US10199538B2 (en) 2015-12-14 2019-02-05 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light emitting diode and fabrication method thereof

Also Published As

Publication number Publication date
US8598613B2 (en) 2013-12-03
KR20110052131A (ko) 2011-05-18
EP2323181B1 (en) 2017-07-05
EP2323181A3 (en) 2012-01-18
US20110108872A1 (en) 2011-05-12
EP2323181A2 (en) 2011-05-18
CN102064262B (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
CN102064262B (zh) 发光器件和发光器件封装
CN102097569B (zh) 发光器件、发光器件制造方法、发光器件封装和照明***
CN102194958B (zh) 发光器件和发光器件封装
CN102163669B (zh) 发光器件及其制造方法、发光器件封装以及照明***
CN102222741B (zh) 发光器件和发光器件封装
KR101762787B1 (ko) 발광소자, 발광소자 패키지 및 조명 시스템
CN102163653B (zh) 发光器件、发光器件封装、制造发光器件的方法和照明***
CN102214757A (zh) 发光器件、发光器件封装以及照明***
CN102412355A (zh) 发光器件
CN102263182A (zh) 发光器件及其制造方法、发光器件封装以及照明***
CN102237460A (zh) 发光器件
CN103996776A (zh) 发光器件和发光器件封装
CN103035803A (zh) 发光器件、发光器件封装件以及包括其的照明装置
CN102074625A (zh) 发光器件、发光器件封装以及照明***
CN102117874B (zh) 发光器件
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
CN102214759B (zh) 发光器件、发光器件封装以及照明***
CN102280816A (zh) 发光器件、发光器件封装以及照明***
CN102097563A (zh) 发光器件和发光器件封装
CN102969415A (zh) 发光器件
CN102194959A (zh) 发光器件及其制造方法、发光器件封装以及照明***
CN102263170A (zh) 发光器件和发光器件封装
CN102315349A (zh) 发光器件及其制造方法
KR20120048413A (ko) 발광 소자 및 발광 소자 패키지
CN102208509B (zh) 发光器件、用于制造发光器件的方法以及发光器件封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130619

Termination date: 20191112