CN102054702A - 沟槽功率mosfet器件制造方法 - Google Patents

Abstract

本发明公开了一种沟槽功率MOSFET器件制造方法，包括：首先形成带有硬掩模的沟槽；在沟槽侧壁及底部制作介质层；利用各向异性刻蚀方法去除所述沟槽底部介质层，保留所述沟槽侧壁介质层；利用离子注入在所述沟槽底部进行硅离子注入；去除所述沟槽侧壁介质层以及所述氧化硅硬掩模；采用高温氧化形成沟槽侧壁栅氧层以及沟槽底部氧化层；形成栅极、源极以及漏极。本发明能形成比沟槽侧壁栅氧层要厚的沟槽底部氧化层，减少器件的栅极和漏极间的寄生电容，从而提高器件的开关速度以及减少动态功耗。同时本发明工艺比较简单，易于集成，能用于批量生产。

Description

沟槽功率MOSFET器件制造方法

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽功率MOSFET器件制造方法。

背景技术

沟槽结构，被广泛用于功率电子器件，如金属-氧化物-半导体场效应管(MOSFET)和绝缘栅双极晶体管(IGBT)。由于其将导通通道从硅片的表面转移到了硅片的垂直方向，沟槽型器件比平面型器件能在单位面积上集成更多的单元，从而使导通电阻大大得到减低，减小了功耗。因此在功率器件中，沟槽型MOSFET器件和沟槽型IGBT器件已经被越来越广泛的采用。如图1所示，为现有的沟槽功率MOSFET器件的单元示意图，N型外延层生长在重掺杂N型衬底上，外延层中注入P型离子并退火形成P阱，利用刻蚀工艺在P阱中形成沟槽，利用高温氧化形成沟槽侧壁栅氧层，同时也形成沟槽底部氧化层，沟槽中填充多晶硅作为栅极，在沟槽上部附近的P阱中进行N型重掺杂形成源极，重掺杂N型衬底接电极作为漏极。栅极加上一定正电压时，将会在沟槽两侧的源极和漏极之间形成导电沟道。在上述结构中，沟槽底部氧化层厚度和沟槽侧壁栅氧层厚度基本一致，即沟槽底部氧化层为一薄氧化层，栅极和漏极通过所述沟槽底部氧化层进行隔离，由于栅极与漏极有很大的叠加面积，再加上沟槽底部氧化层为一薄氧化层，这就使得器件栅极和漏极的寄生电容很大，影响器件的开关速度和动态功耗。

有一种改进工艺方法是使用氮化硅作掩模对沟槽底部进行局部氧化，形成一较厚的沟槽底部氧化层，但该工艺中氮化硅应力导致的缺陷和局部氧化时氮化硅的白色会标效应(白色会标效应是由氮化硅与周围高温高湿环境相互作用引起的，两者相互作用的结果是生成氨气并扩散到硅和二氧化硅的界面并形成白色的条带状，白色会标会引起二氧化硅氧化层的击穿电压下降)会导致沟槽侧壁栅氧层的击穿电压下降，甚至漏电，使该工艺有很大的风险。

发明内容

本发明所要解决的技术问题是提供一种沟槽功率MOSFET器件制造方法，能形成比沟槽侧壁栅氧层要厚的沟槽底部氧化层，减少器件的栅极和漏极间的寄生电容，从而提高器件的开关速度以及减少动态功耗。

为解决上述技术问题，本发明提供的沟槽功率MOSFET器件制造方法，首先是在第一导电类型的重掺杂衬底上生长第一导电类型的外延层、制作第二导电类型的阱区、生长氧化硅硬掩模、光刻形成沟槽图形、刻蚀形成沟槽；其次是制作比沟槽侧壁栅氧层要厚的沟槽底部氧化层，包括如下步骤：

步骤一、在沟槽侧壁及底部制作介质层；

步骤二、利用各向异性刻蚀方法去除所述沟槽底部介质层，保留所述沟槽侧壁介质层；

步骤三、利用离子注入在所述沟槽底部进行硅离子注入；

步骤四、去除所述沟槽侧壁介质层以及所述氧化硅硬掩模；

步骤五、采用高温氧化形成沟槽侧壁栅氧层以及沟槽底部氧化层；

步骤六、形成栅极、源极以及漏极。

本发明的沟槽功率MOSFET器件由于在沟槽底部注入了硅离子，增加了沟槽底部硅密度同时使沟槽底部表面非晶化，在高温氧化时提高了沟槽底部硅的氧化速率，从而能形成比沟槽侧壁栅氧层要厚的沟槽底部氧化层，减少器件的栅极和漏极间的寄生电容，从而提高器件的开关速度以及减少动态功耗。同时本发明工艺比较简单，易于集成，能用于批量生产。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有的沟槽功率MOSFET器件的单元示意图；

图2是本发明沟槽功率MOSFET器件制造方法的流程图；

图3是本发明沟槽功率MOSFET器件制造方法的在各步骤中的沟槽示意图；

图4是使用本发明实施例制作的沟槽功率MOSFET器件的单元示意图。

具体实施方式

如图2所示，为本发明沟槽功率MOSFET器件制造方法的流程图。

首先是形成带有硬掩模的沟槽。如图3A所示，所述沟槽是形成在一硅基板上，硅基板是在第一导电类型的重掺杂衬底上生长了第一导电类型的外延层并在外延层上制作了第二导电类型的阱区的结构，其中所述第一导电类型可以为N型或P型，第二导电类型则对应为P型或N型；在本发明实施例中所述第一导电类型可以为N型，第二导电类型则对应为P型。所述硬掩模是氧化硅硬掩模；形成氧化硅硬掩模后利用光刻工艺形成沟槽图形即在需要制作沟槽的地方形成氧化硅硬掩模开口；再以所述氧化硅硬掩模为刻蚀掩模刻蚀形成沟槽。

接着制作比沟槽侧壁栅氧层要厚的沟槽底部氧化层，包括如下步骤：

步骤一、在沟槽侧壁及底部制作介质层。所述介质层为氧化硅、氮化硅、氧化硅和氮化硅的组合；所述介质层的厚度为500-5000埃；氧化硅介质层采用热氧化或化学气相淀积方法制备，氮化硅介质层采用化学气相淀积制备。如图3B所示，是选用氧化硅介质层。

步骤二、如图3C所示，利用各向异性刻蚀方法去除所述沟槽底部氧化硅介质层，保留所述沟槽侧壁氧化硅介质层。

步骤三、如图3D所示，利用离子注入在所述沟槽底部进行硅离子注入；所述硅离子注入选择一次或两次注入完成，注入角度为0～15度，能量为30～300千电子伏，注入剂量为1×10¹¹～1×10¹⁶个/cm²。

步骤四、如图3E所示，去除所述沟槽侧壁氧化硅介质层以及所述氧化硅硬掩模。

步骤五、如图3F采用高温氧化同时形成沟槽侧壁栅氧层以及沟槽底部氧化层。由于经过硅离子注入后，所述沟槽底部具有高硅密度并且所述沟槽底部表面非晶化，这样就提高了所述沟槽底部硅的氧化速率，例如在离子注入能量为50千电子伏、剂量为4×10¹⁵个/cm²时，1000℃下高温氧化形成500埃氧化层时的氧化速率是非注入区的1.3倍。所以最后形成的所述沟槽底部氧化层要厚于所述沟槽侧壁栅氧层。

步骤六、形成栅极、源极以及漏极。在沟槽中填充多晶硅作为栅极，在沟槽上部附近的P阱中进行N型重掺杂形成源极，重掺杂N型衬底接电极作为漏极。最后形成如图4所示的沟槽功率MOSFET器件。

如图4所示，由于所述沟槽底部氧化层要厚于所述沟槽侧壁栅氧层，相对于现有技术中沟槽底部氧化层和沟槽侧壁栅氧层厚度一致的器件，本发明所制作的沟槽功率MOSFET器件能降低栅极与漏极间的寄生电容，从而提高器件的开关速度以及减少动态功耗。同时由于所述沟槽侧壁栅氧层是在所述沟槽底部氧化层形成的同时或随后制作，栅的制作流程紧跟在所述沟槽侧壁栅氧层制作完成后，从而得到高质量的栅氧层，保证器件的可靠性。另外本发明具有工艺简单，易于集成，能用于批量生产的优点。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种沟槽功率MOSFET器件制造方法，在第一导电类型的重掺杂衬底上生长第一导电类型的外延层、制作第二导电类型的阱区、生长氧化硅硬掩模、光刻形成沟槽图形、刻蚀形成沟槽；

其特征在于，还包括如下步骤：

步骤一、在沟槽侧壁及底部制作介质层；

步骤二、利用各向异性刻蚀方法去除所述沟槽底部介质层，保留所述沟槽侧壁介质层；

步骤三、利用离子注入在所述沟槽底部进行硅离子注入；

步骤四、去除所述沟槽侧壁介质层以及所述氧化硅硬掩模；

步骤五、采用高温氧化形成沟槽侧壁栅氧层以及沟槽底部氧化层；

步骤六、形成栅极、源极以及漏极。

2.如权利要求1所述的沟槽功率MOSFET器件制造方法，其特征在于：所述介质层为氧化硅、氮化硅、氧化硅和氮化硅的组合；所述介质层的厚度为500-5000埃；氧化硅介质层采用热氧化或化学气相淀积方法制备，氮化硅介质层采用化学气相淀积制备。

3.如权利要求1所述的沟槽功率MOSFET器件制造方法，其特征在于：步骤三中所述硅离子注入选择一次或两次注入完成，注入角度为0～15度，能量为30～300千电子伏，注入剂量为1×10¹¹～1×10¹⁶个/cm²。

4.如权利要求1所述的沟槽功率MOSFET器件制造方法，其特征在于：步骤五所述高温氧化的气氛为氧气氛围或使氧气加氢气点火形成的水蒸汽氛围，氧化温度为600～1300℃，退火时间为3～180分钟。

Images