CN102024814B - Mos-栅功率半导体器件 - Google Patents

Mos-栅功率半导体器件 Download PDF

Info

Publication number
CN102024814B
CN102024814B CN201010125227.0A CN201010125227A CN102024814B CN 102024814 B CN102024814 B CN 102024814B CN 201010125227 A CN201010125227 A CN 201010125227A CN 102024814 B CN102024814 B CN 102024814B
Authority
CN
China
Prior art keywords
conductive type
trap
semiconductor
mos
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010125227.0A
Other languages
English (en)
Other versions
CN102024814A (zh
Inventor
吴侊勋
秋秉镐
金秀圣
尹钟晚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TERENO TECHNOLOGY Co Ltd
Original Assignee
TERENO TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TERENO TECHNOLOGY Co Ltd filed Critical TERENO TECHNOLOGY Co Ltd
Publication of CN102024814A publication Critical patent/CN102024814A/zh
Application granted granted Critical
Publication of CN102024814B publication Critical patent/CN102024814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

一种MOS-栅功率半导体器件包括：包括有源区和边缘端接区的主器件区；以及水平地形成在所述主器件区外部以包括一个或多个二极管的辅助器件区。因此，能够保护电路免于出现过载电流，从而能够防止由所述过载电流造成的器件的劣化和/或毁坏。

Description

MOS-栅功率半导体器件
技术领域
本发明涉及一种半导体器件，更具体地说，涉及一种MOS-栅功率半导体器件。
背景技术
在电力电子应用的领域中，诸如IGBT(insulated gate bipolar transistor，绝缘栅双极晶体管)和MOSFET(metal-oxide semiconductor field effecttransistor，金属氧化物半导体场效应晶体管)等半导体器件主要被用作开关器件。就是说，在诸如H桥逆变器、半桥逆变器、三相逆变器器、多电平逆变器以及转换器等电力电子应用中，所述半导体器件被用作半导体开关器件。
然而，在包括所述半导体开关器件(即，用作半导体开关器件的半导体器件)的电力电子电路中，因驱动电路的故障而产生的过载电流可能会使所述半导体开关器件劣化或毁坏。因此，需要避免由过载电流造成的这种故障，从而进一步防止所述半导体开关器件的劣化和/或毁坏。
在下文中，将连同作为所述电路中的故障例子的直通(shoot through)现象一起描述使用所述半导体开关器件的H桥逆变器电路的操作。
图1A和1B分别示出了使用IGBT的H桥逆变器电路的电路图及其栅压和负载电压的特性图。
如图1A所示，H桥逆变器电路包括四个半导体开关器件M1到M4以及与这些半导体开关器件之间的输出节点110相连的负载120。在图1A中示出了IGBT作为所述半导体开关器件，但也可以使用诸如MOSFET等半导体开关器件。
H桥逆变电路中所包含的半导体开关器件M1至M4在开关序列中被交替地打开和关闭，以便将交流电提供给与所述半导体开关器件之间的输出节点110相连的负载120。这里，每对半导体开关器件被称为一个臂或支路。
当在所述半导体开关器件的驱动电路的控制下打开半导体开关器件M1和M3并且关闭半导体开关器件M2和M4时，电流沿A方向流动。相反，当打开半导体开关器件M2和M4并且关闭半导体开关器件M1和M3时，电流沿B方向流动。
因此，如图1B所示，当半导体开关器件M1和M3在开关周期T的一个半周期内保持在ON状态，而半导体开关器件M2和M4在开关周期T的另一半周期内保持在ON状态时，在负载120上的输出电压具有极性变化的交流电压的形状。这样，当所述半导体开关器件的开/关操作由所述驱动电路正常控制时，A或B方向的电流就流入负载。
因此，必需对位于同一臂上的半导体开关器件M1和M4(或M2和M3)进行控制，使其不能同时处于ON状态。如图1B所示，控制所述半导体开关器件以便在M1关闭和M4打开之间或在M4关闭和M1打开之间具有死区时间(这同样适用于M2和M3)。
否则，当位于同一臂上的所述半导体开关器件同时处于ON状态时，在位于同一臂上的半导体开关器件之间形成短路，从而造成所述直通现象。就是说，非常大的短路电流流经所形成的短接电路，这会造成所述半导体开关器件的劣化和/或毁坏。
图2示出了已知半导体开关器件的俯视图，而图3是沿图2中的a-b线所截取的剖视图。
参考图2和3，由硅形成的半导体衬底200具有彼此相对的上表面和下表面。在所述上表面中形成栅极焊盘电极210、包括多个允许电流流动的单体的有源区220，以及具有高耐压的边缘端接区230。在所述下表面形成集电极金属电极310。在所述有源区220中设置包括栅极多晶电极和发射极金属电极的单体(unit cells)。与栅极焊盘电连接以传递栅极信号的栅极总线240从栅极焊盘电极210处围绕有源区220延伸。例如，栅极总线240可以形成一个闭合回路，但图案不限于闭合回路。形成栅极焊盘电极210的区域被作为有源区220中的区域包括在本说明书中。
参看图3，图3示出了沿图2中的a-b线所截取的剖视图，当所述半导体开关器件为IGBT时，在N-型半导体衬底315中形成多个P-型阱320和322，并且在P-型阱322中选择性地形成N-型阱325。P-型阱322连同栅极氧化膜330和栅极多晶电极335形成有源单体。在P-型阱322中可以形成沟道，当预定大小的栅压被施加到栅极金属电极210上时，所述沟道通过将半导体衬底315与N-型阱325连接起来而允许电流流动。绝缘夹层340被形成，为在内部包括栅极多晶电极335，并在其上形成包括有源单体的发射极金属电极345。在N型半导体衬底315的下面形成集电极区350，并在集电极区350的下方通过下表面金属化过程形成集电极金属电极310。集电极区350在IGBT的情况下形成为P型，而在MOSFET情况下形成为N型，作为漏区。
当图3所示的半导体器件为图1A所示的半导体开关器件M4时，集电极金属电极310与输出节点110电连接，而发射极金属电极345与输入电压端电连接。因此，当所述半导体开关器件处于ON状态时，电流从输出节点110流向所述输入电压端。
在诸如上面所述的直通现象等异常状态下，过载电流通过发射极金属电极345流向外面，这可能导致所述半导体开关器件的退化和/或毁坏。
为防止直通现象发生，利用所述死区时间控制所述半导体器件。然而，在驱动电路的控制序列设计异常或半导体开关器件的驱动电路操作不正确的各种异常状态下，不能完全排除发生直通现象的可能性。
特别地，因为由于IGBT特性而存在尾电流，所以，为了防止发生直通现象，需要足够长的死区时间。然而，死区时间的延长导致由逆变器的输出波形失真而引起的谐波增加，从而降低逆变器的性能。
因此，需要开发一种半导体开关器件，该半导体开关器件能够在诸如直通现象等异常状态下保护电路和其自身。
上述背景技术是本发明人在做本发明前想出来的或在做本发明中学到的技术信息，因此，在提交本发明之前，这些信息还不能说是大众已知的技术信息。
发明内容
本发明的一些方面的优势在于，提供一种MOS-栅功率半导体器件，其能够保护处于异常状态中的电路和半导体开关器件。
本发明的一些方面的另一个优势在于，提供MOS-栅功率半导体器件，其能够基本上抑制在逆变器电路中发生直通现象。
本发明的一些方面的另一个优势在于，提供一种MOS-栅功率半导体器件，其能够通过在半导体开关器件中集成执行保护操作的二极管而使电力电子电路的重量、厚度和尺寸得以减小。
通过以下的描述容易理解本发明其他的优势。
根据本发明的一个方面，提供一种MOS-栅功率半导体器件，其包括：主器件区，该主器件区包括有源区和边缘端接区；以及辅助器件区，水平地形成在所述主器件区的外部以便包括一个或多个二极管。
所述二极管的正极和负极可以暴露在所述辅助器件区的表面。
所述MOS-栅功率半导体器件还可以包括：多个第二导电类型阱，所述多个第二导电类型阱形成在第一导电类型半导体衬底中；以及一个或多个第一导电类型阱，所述一个或多个第一导电类型阱形成在所述多个第二导电类型阱中的那些位于所述辅助器件区的第二导电类型阱中。这里，将所述第二导电类型阱电连接到一个或多个所述正极上，并且将所述第一导电类型阱电连接到一个或多个所述负极上。
使用N-型离子形成所述第一导电类型阱，并且使用P-型离子形成所述第二导电类型阱。
在所述第一导电类型半导体衬底的底部可以形成主集电极区。这里，当使用P-型离子形成所述主集电极区时，所述MOS-栅功率半导体器件用作绝缘栅双极晶体管(IGBT)，而当使用N-型离子形成所述主集电极区时，所述MOS-栅功率半导体器件用作金属氧化物半导体场效应晶体管(MOSFET)。
可以将所述主集电极区下方的集电极电极电连接到一个或多个所述正极上。
可以将所述负极电连接到所述第一导电类型衬底上。
可以将所述一个或多个负极电连接到形成在所述第一导电类型半导体衬底上的辅助集电极区。
当使用P-型离子形成所述辅助集电极区时，所述MOS-栅功率半导体器件用作绝缘栅双极晶体管(IGBT)，而当使用N-型离子形成所述辅助集电极区时，所述MOS-栅功率半导体器件用作金属氧化物半导体场效应晶体管(MOSFET)。
根据本发明的另一个方面，提供一种包括彼此分开的有源区、边缘端接区以及***区的MOS-栅功率半导体器件，其包括：第一半导体开关器件，用于控制电流从在下表面上形成的集电极电极流向所述有源区；以及第二半导体开关器件，用于控制电流从在第一导电类型半导体衬底上形成的辅助集电极区流向所述有源区。这里，将所述集电极电极电连接到在所述第一导电类型半导体衬底上形成的主集电极区，并且在水平地形成在所述边缘端接区外部的所述***区中布置一个或多个二极管的相应的正极和相应的负极，将所述正极电连接到所述集电极电极，而将所述负极电连接到所述辅助集电极区。
所述MOS-栅功率半导体器件还可以包括：多个第二导电类型阱，所述多个第二导电类型阱形成在第一导电类型半导体衬底中；以及一个或多个第一导电类型阱，所述一个或多个第一导电类型阱形成在所述多个第二导电类型阱中的那些位于所述***区的第二导电类型阱中。这里，将所述第二导电类型阱电连接到一个或多个正极上，并且将所述第一导电类型阱电连接到一个或多个负极上。
使用N-型离子形成所述第一导电类型阱，而使用P-型离子形成所述第二导电类型阱。
当使用P-型离子形成所述主集电极区时，所述第一半导体开关器件用作绝缘栅双极晶体管(IGBT)，而当使用N-型离子形成所述主集电极区时，所述第一导体开关器件用作金属氧化物场效应晶体管(MOSFET)。
当使用P-型离子形成所述辅集电极区时，所述第二半导体开关器件用作绝缘栅双极晶体管(IGBT)，而当使用N-型离子形成所述辅集电极区时，所述第二导体开关器件用作金属氧化物场效应晶体管(MOSFET)。
根据本发明的这些方面，能够保护处于异常状态中的电路和半导体开关器件。
能够基本上抑制在逆变器电路中发生直通现象。
通过在半导体开关器件中集成执行保护操作的二极管，能够使电力电子电路的重量、厚度和尺寸得以减小。
附图说明
图1A和1B示出了使用已知IGBT的H桥逆变器电路的电路图及其栅压和负载电压的特性图；
图2示出了一种已知半导体开关器件的俯视图；
图3是沿图2中的a-b线所截取的剖视图；
图4是一个电路图，从概念上示出了根据本发明的一个实施例所述的逆变电路的一个臂；
图5示出了根据本发明的一个实施例所述的半导体开关器件的俯视图；
图6是沿根据本发明的一个实施例所述的图5中的a-b线所截取的剖视图；
图7和8是根据本发明的实施例所述的半导体开关器件的等效电路图。
具体实施方式
可以以各种形式对本发明进行各种修改，在附图中描述和示出了具体的实施例。然而，所述实施例不是用来限制本发明，应该明白，本发明包括属于本发明的精神和技术范围之内的所有修改、等同物和替代物。当认为与本发明相关的已知技术的详细描述使本发明的主旨变得不清楚时，忽略所述详细描述。
术语“第一”和“第二”等可以用于说明不同的要素，但是所述要素不受所述用语限制。所述用语仅用于将一个要素同另一个要素区分开。
下面的描述中所使用的术语仅仅用于描述具体的实施例，但并不用来限制本发明。单数表示包括复数表示，只要可以清楚地区别理解。“包括”和“具有”等术语旨在表明存在在下面的描述中所用到的特征、数字、步骤、操作、要素、部件及其组合，并且因此，应该明白，不排除存在或增加一个或多个不同的特征、编号、步骤、操作、要素、部件及其组合的可能性。
如果提及诸如层、区以及衬底的某个要素被布置在另一个要素“上”或延伸至另一个要素“上”，那么应当理解为，既可以是所述要素被直接布置在另一个要素上或直接延伸至另一个要素上，也可以是在其之间有另一个要素存在。相反，如果提及某个要素被“直接”布置在另一个要素上或“直接”延伸至另一个要素上，那么应该理解为，没有又一个要素插置在其间。如果提及某个要素被“连接”或“耦合”到另一个要素，那么应当理解为，又一要素可插置在其间，或者该要素直接被连接或耦合到另一个要素。相反，如果提及某个要素被“直接连接”或“直接耦合”到另一个要素，那么应该理解为，没有又一要素插置在其间。
相对性术语(诸如“在......下面”、“在......上面”、“上部的”、“下部的”、“水平的”、“侧面的”、“垂直的”)可以用来描述附图所示的某个要素、层或区与另一个要素、层或区的相对关系。所述术语旨在包括某个器件相对于图中所示取向的另一个方向。
下面将参考附图详细描述本发明的示范性实施例。虽然主要描述在H桥逆变器电路中用作半导体开关器件的IGBT，但是可以将具有相同技术精神的半导体开关器件应用于诸如半桥逆变器、三相逆变器、多电平逆变器以及转换器等各种电力电子领域中，没有特定限制。
图4是一个电路图，示出了根据本发明的一个实施例所述的逆变器的一个臂。
如图4所示，逆变器的所述臂包括串联在一起以与电源线相交的上半导体开关器件M1和下半导体开关器件M4。如图所示，所述半导体开关器件为IGBT，但可以用功率MOSFET代替。
向负载120提供电流的输出节点110被布置在上半导体开关器件M1和下半导体开关器件M4之间。
在输出节点110和连接节点410之间***二极管420。连接节点410经由导线430连接到上半导体开关器件M1的栅极接线端。因此，二极管420被布置在上半导体开关器件M1的发射极接线端和栅极接线端之间，以及在上半导体开关器件M1的发射极接线端和下半导体开关器件M4的集电极接线端之间。当上半导体开关器件M1和下半导体开关器件M4为功率MOSFET时，二极管420被布置在上半导体开关器件M1的源极接线端和栅极接线端之间，以及在上半导体开关器件M1的源极接线端和下半导体开关器件M4的漏极接线端之间。
当电流流过下半导体开关器件M4时，二极管420用来关闭上半导体开关器件M1，或保持上半导体开关器件M1处于OFF状态。如参考图1A和1B所描述的，当电流沿B方向流动时，上半导体开关器件M1保持在OFF状态。因此，可以防止发生直通现象，从而防止由所述直通现象引起的过载电流所造成的半导体开关器件M1和M4的劣化和/或毁坏。
例如，在设置在一个臂上的两个半导体开关器件同时被打开的电路异常状态下，由于二极管420的打开所形成的电压降(大约0.7V)的缘故，上半导体开关器件M1的栅极电势低于发射极电势。因此，上半导体开关器件M1的栅极电势不能保持为等于或大于阈值电压，并且上半导体开关器件M1被迫关闭，由此防止了所述直通现象。
优选地，所述二极管的击穿电压被设置为等于或大于所述半导体开关器件的栅氧击穿电压，并且打开二极管时的正向电压降小。
从下面的根据本发明的一个实施例所述的半导体开关器件的结构和电路图的描述中，图5所示的下半导体开关器件450将变得更加清晰。
图5是一个俯视图，示出了根据本发明的一个实施例所述的半导体开关器件。图6是根据本发明的一个实施例所述的图5中沿a-b线截取的剖视图。图7和8是根据本发明的所述实施例所述的半导体开关器件的等效电路图。
参考图5，在半导体开关器件500的上表面形成有栅极焊盘电极210、有源区220、边缘端接(edge termination)区230以及***区。为了便于说明，将包括栅极焊盘电极210、有源区220以及边缘端接区230的区域称为主器件区510，而将其***区被称为辅助器件区520。
主器件区510是已知半导体开关器件的形成区域，并且可以包括，例如，栅极焊盘电极210、包括多个允许电流流动的单体的有源区220，以及具有高耐压的边缘端接区230。
在主器件区510的边缘端接区230的外部形成的辅助器件区520(即，***区)中形成正极540和负极550，用来将二极管420集成到半导体开关器件500中。正极540和负极550在电气上互相隔离。正极540通过引线连接到在下表面上形成的集电极金属电极310上。可以对将正极540电连接到集电极金属电极310的所述引线进行排列，以在封装内连接正极540和集电极金属电极310。在附图中，D_ANODE表示二极管420的内置正极，而D_CATHODE表示二极管420的内置负极。正极540和负极550的形状不受特别限制。虽然在图5中示出了每个二极管420的正极540和负极550，但是可以在辅助器件区520中形成多个正极和负极，用来集成并联或串联或串并联连接的多个二极管。
对比图4，正极540经由外部电线与上半导体开关器件M1连接，而负极550经由外部电线与上半导体开关器件M1的栅极连接。
参考图6，图6为沿图5中的a-b线所截取的剖视图，在半导体开关器件500的主器件区510中的N-型半导体衬底315上形成多个P型阱，并且在多个P-型阱322内选择性地形成多个N-型阱325。在P-型阱322内可形成沟道，当预定大小的栅极电压被施加在栅极金属电极210上时，所述沟道通过将半导体衬底315和N-型阱325连接起来而允许电流流动。绝缘夹层340被形成为在其内部包括栅极多晶电极335，并在其上形成包括有源单体(active cells)的发射极金属电极345。
在半导体开关器件500的辅助器件区520内，在N-型半导体衬底315上形成P-型阱610，作为二极管420的正极，并在P-型阱610内形成N-型阱620，作为二极管420的负极。这里，可以形成一个或多个P-型阱610以及一个或多个N-型阱620。
P-型阱610与暴露在半导体开关器件500的上表面上的正极540电连接，而N-型阱620与暴露在半导体开关器件500的上表面上的负极550电连接。负极550与辅助集电极区630电连接，而辅助集电极区630则与P-型阱610和N-型阱620电气隔离。
电流从正极540流到负极550。与两个电极电连接的P-型阱610和N-型阱620用作PN结二极管。
在N-型半导体衬底315的下面形成主集电极区640，并且通过下表面金属化过程，在主集电极区640的下面形成集电极金属电极310。
根据上述剖面结构，半导体开关器件500包括两个开关器件，如图7所示。就是说，半导体开关器件500包括允许电流从主集电极区640流向发射极金属电极345(即，沿I1电流方向)的第一半导体开关器件，和允许电流从辅助集电极区630流向发射极金属电极345(即，沿I2电流方向)的第二半导体开关器件。
这里，当使用P-型离子形成主集电极区640时，所述第一半导体开关器件用作IGBT，而当使用N-型离子形成主集电极区640时，所述第一半导体开关器件用作MOSFET。类似地，当使用P-型离子形成辅助集电极区630时，所述第二半导体开关器件用作IGBT，而当使用N-型离子形成辅助集电极区630时，所述第二半导体开关器件用作MOSFET。当所述第二半导体开关器件用作MOSFET时，形成辅助集电极区630的N-型离子的浓度不必异于N-型半导体衬底315的N-型离子的浓度。当辅助集电极区630的N-型离子的浓度等于N-型半导体衬底315的N-型离子的浓度时，不会形成辅助集电极区630。
图7和8示出了图6所示的半导体开关器件500的等效电路图。
图7为当使用P-型离子形成辅助器件区520的辅助集电极区630时的等效电路图，图8为当使用N-型离子形成辅助器件区520的辅助集电极区630时的等效电路图。
对比图1A所示的下半导体开关器件M4，根据本实施例所述的半导体开关器件500包括一个二极管和两个单独的半导体开关器件。就是说，半导体开关器件500包括控制电流I1从集电极接线端流向发射极接线端的第一半导体开关器件(第一SW)，使集电极接线端所输入的电流I2流到辅助集电极区630并在此过程中形成电压降的二极管420，以及控制电流I2从辅助集电极区630流向发射极接线端的第二半导体开关器件(第二SW)。这里，所述第一半导体开关器件与所述二极管以及与所述二极管串联的第二半导体开关器件相连接。
这里，从所述集电极接线端输入的电流I被分为流向所述第一半导体开关器件的电流I1和经由二极管420流向所述第二半导体开关器件的电流I2。
电流I2在流经二极管420的过程中在该二极管上形成电压降。因此，与连接节点410相连的上半导体开关器件M1的栅极电势低于发射极电势，并且上半导体开关器件M1的栅极电势比阈值电压小，由此，上半导体开关器件M1被迫关闭或保持在OFF状态中。这里，由于电流I2小于电流I1，所以，可以尽量减小由于二极管的开启而造成的二极管上的损耗。
由于在诸如直通现象等异常状态中通过关闭上半导体开关器件M1防止了过载电流流入下半导体开关器件M4，所以，可以稳定电路并防止由过载电流的流动所造成的所述半导体开关器件的劣化和/或毁坏。
虽然已经参考实施例描述了本发明，但本领域的技术人员应该明白，在不偏离所附权利要求中所描述的本发明的精神和范围的情况下，可以以多种形式对本发明进行改进和改变。

Claims (9)

1.一种MOS-栅功率半导体器件，包括：
主器件区，该主器件区包括有源区和边缘端接区；
辅助器件区，水平地形成在所述主器件区的外部以便包括一个或多个二极管，其中，所述二极管的正极和负极暴露在所述辅助器件区的表面上；以及
多个第二导电类型阱，所述多个第二导电类型阱形成在第一导电类型半导体衬底中；
一个或多个第一导电类型阱，所述一个或多个第一导电类型阱形成在所述多个第二导电类型阱中的那些位于所述辅助器件区中的第二导电类型阱中，
其中，将所述第二导电类型阱电连接到一个或多个所述正极上，并且将所述第一导电类型阱电连接到一个或多个所述负极上，
其中，在所述第一导电类型半导体衬底的底部形成主集电极区，并且
其中,当使用P-型离子形成所述主集电极区时，所述MOS-栅功率半导体器件用作绝缘栅双极晶体管（IGBT），而当使用N-型离子形成所述主集电极区时，所述MOS-栅功率半导体器件用作金属氧化物半导体场效应晶体管（MOSFET），
其中，在所述主集电极区上层叠集电极电极，并且
其中，将所述集电极电极电连接到一个或多个所述正极上。
2.如权利要求1所述的MOS-栅功率半导体器件，其中，使用N-型离子形成所述第一导电类型阱，并且使用P-型离子形成所述第二导电类型阱。
3.如权利要求1所述的MOS-栅功率半导体器件，其中，将所述负极电连接到所述第一导电类型衬底上。
4.如权利要求1所述的MOS-栅功率半导体器件，其中，将所述一个或多个负极电连接到形成在所述第一导电类型半导体衬底中的辅助集电极区。
5.如权利要求4所述的MOS-栅功率半导体器件，其中，当使用P-型离子形成所述辅助集电极区时，所述MOS-栅功率半导体器件用作绝缘栅双极晶体管（IGBT），而当使用N-型离子形成所述辅助集电极区时，所述MOS-栅功率半导体器件用作金属氧化物半导体场效应晶体管（MOSFET）。
6.一种包括彼此分开的有源区、边缘端接区以及***区的MOS-栅功率半导体器件，其包括：
第一半导体开关器件，用于控制电流从在下表面上形成的集电极电极流向所述有源区；以及
第二半导体开关器件，用于控制电流从在第一导电类型半导体衬底中形成的辅助集电极区流向所述有源区，
其中，将所述集电极电极电连接到在所述第一导电类型半导体衬底中形成的主集电极区，并且
其中，在水平地形成在所述边缘端接区外部的所述***区中布置一个或多个二极管的相应的正极和相应的负极，将所述正极电连接到所述集电极电极，而将所述负极电连接到所述辅助集电极区。
7.如权利要求6所述的MOS-栅功率半导体器件，还包括：
多个第二导电类型阱，所述多个第二导电类型阱形成在第一导电类型半导体衬底中；以及
一个或多个第一导电类型阱，所述一个或多个第一导电类型阱形成在所述多个第二导电类型阱中的那些位于所述***区的第二导电类型阱中，
其中，将所述第二导电类型阱电连接到一个或多个正极上，并且将所述第一导电类型阱电连接到一个或多个负极上。
8.如权利要求7所述的MOS-栅功率半导体器件，其中，使用N-型离子形成所述第一导电类型阱，而使用P-型离子形成所述第二导电类型阱。
9.如权利要求6所述的MOS-栅功率半导体器件，其中，当使用P-型离子形成所述主集电极区时，所述第一半导体开关器件用作绝缘栅双极晶体管（IGBT），而当使用N-型离子形成所述主集电极区时，所述第一导体开关器件用作金属氧化物场效应晶体管（MOSFET）。
CN201010125227.0A 2009-09-11 2010-03-16 Mos-栅功率半导体器件 Active CN102024814B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090085816A KR101060128B1 (ko) 2009-09-11 2009-09-11 모스 게이트 전력 반도체 소자
KR10-2009-0085816 2009-09-11

Publications (2)

Publication Number Publication Date
CN102024814A CN102024814A (zh) 2011-04-20
CN102024814B true CN102024814B (zh) 2014-06-11

Family

ID=43729630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010125227.0A Active CN102024814B (zh) 2009-09-11 2010-03-16 Mos-栅功率半导体器件

Country Status (3)

Country Link
US (1) US8269304B2 (zh)
KR (1) KR101060128B1 (zh)
CN (1) CN102024814B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5099282B1 (ja) * 2011-03-15 2012-12-19 富士電機株式会社 高耐圧集積回路装置
CN102801350A (zh) * 2011-05-23 2012-11-28 盈威力新能源科技(上海)有限公司 H桥光伏并网逆变器
US9911838B2 (en) 2012-10-26 2018-03-06 Ixys Corporation IGBT die structure with auxiliary P well terminal
CN103489906A (zh) * 2013-09-16 2014-01-01 电子科技大学 一种绝缘栅双极型半导体器件
WO2018154963A1 (ja) * 2017-02-24 2018-08-30 富士電機株式会社 半導体装置
US10692988B2 (en) * 2018-11-26 2020-06-23 Infineon Technologies Austria Ag Semiconductor device having integrated MOS-gated or Schottky diodes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431077A (zh) * 2007-11-05 2009-05-13 东部高科股份有限公司 具有垂直型和水平型栅极的半导体器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3372171B2 (ja) * 1995-08-29 2003-01-27 東芝マイクロエレクトロニクス株式会社 半導体装置
JP4955222B2 (ja) * 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4961686B2 (ja) * 2005-06-03 2012-06-27 株式会社デンソー 半導体装置
JP2007142087A (ja) * 2005-11-17 2007-06-07 Nec Electronics Corp 半導体装置
US7732917B2 (en) * 2007-10-02 2010-06-08 Rohm Co., Ltd. Power module
US8278731B2 (en) * 2007-11-20 2012-10-02 Denso Corporation Semiconductor device having SOI substrate and method for manufacturing the same
US7897997B2 (en) * 2008-02-23 2011-03-01 Force Mos Technology Co., Ltd. Trench IGBT with trench gates underneath contact areas of protection diodes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431077A (zh) * 2007-11-05 2009-05-13 东部高科股份有限公司 具有垂直型和水平型栅极的半导体器件及其制造方法

Also Published As

Publication number Publication date
US8269304B2 (en) 2012-09-18
US20110062490A1 (en) 2011-03-17
CN102024814A (zh) 2011-04-20
KR101060128B1 (ko) 2011-08-29
KR20110027959A (ko) 2011-03-17

Similar Documents

Publication Publication Date Title
CN105742278B (zh) 半导体装置
JP3701228B2 (ja) 半導体装置
CN102024814B (zh) Mos-栅功率半导体器件
US6323509B1 (en) Power semiconductor device including a free wheeling diode and method of manufacturing for same
KR101808411B1 (ko) 반도체 장치
US20130280588A1 (en) Battery module having reduced total inductance
JP2010251517A (ja) パワー半導体素子
TW201642424A (zh) 半導體晶片、半導體裝置及電池組
JP2018085449A (ja) 半導体装置
CN102881725A (zh) 一种mos管及其制造方法以及该mos管在电池保护电路中的应用
US20180191272A1 (en) Three-phase switch architecture
JP2019161181A (ja) 半導体装置、パワーモジュールおよび電力変換装置
CN102005455A (zh) Mos-栅功率半导体器件
US9478613B2 (en) Semiconductor system for a current sensor in a power semiconductor
WO2023273099A9 (zh) 一种功率半导体器件
CN202930390U (zh) 一种mos管以及应用该mos管的电池保护电路
CN109087944A (zh) 一种集成mos电流采样结构的rc-igbt
CN101236964B (zh) 具有开关元件和两个二极管的半导体装置
WO2020078082A1 (zh) 一种分边连接功率电极组合及功率模块
JP2020099039A (ja) 双方向スイッチ
CN109560066A (zh) 一种具有过桥导电层的功率模块
CN111697067A (zh) 能够快速骤回的逆导型绝缘栅双极型晶体管及其实现方法
CN208385415U (zh) Mos功率半导体器件
CN208385416U (zh) 沟槽型功率器件
CN207409481U (zh) 一种能降低模块开闭电压脉冲峰值的mos芯片并联dbc布线电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant