CN102024701A - P沟道金属氧化物半导体晶体管源漏注入方法 - Google Patents
P沟道金属氧化物半导体晶体管源漏注入方法 Download PDFInfo
- Publication number
- CN102024701A CN102024701A CN2009101954088A CN200910195408A CN102024701A CN 102024701 A CN102024701 A CN 102024701A CN 2009101954088 A CN2009101954088 A CN 2009101954088A CN 200910195408 A CN200910195408 A CN 200910195408A CN 102024701 A CN102024701 A CN 102024701A
- Authority
- CN
- China
- Prior art keywords
- pmos
- ion
- side wall
- source
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了P沟道金属氧化物半导体晶体管(PMOS)源漏注入方法，包括：在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的低浓度B离子注入；在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的F离子注入；在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度BF2离子注入；在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度B离子注入。本发明减弱了PMOS的短沟道效应。
Description
技术领域
本发明涉及半导体制作技术领域，具体涉及P沟道金属氧化物半导体晶体管(PMOS)源漏注入方法。
背景技术
现有的互补金属氧化物半导体(CMOS)集成电路技术中，在完成浅沟槽隔离，离子注入形成N阱和P阱，并完成栅氧化层和多晶硅栅极结构的制作以后，需要进行源漏区的制造。
现有PMOS源漏区的制造过程主要包括以下步骤：
步骤101：利用干法刻蚀工艺刻蚀硅片表面的氮化硅，形成PMOS的栅极结构的侧墙。
在刻蚀过程中，需要保留环绕栅极结构的二氧化硅和氮化硅，以便形成侧墙，侧墙可用于防止后续进行源漏注入时离子过于接近沟道以致发生源漏穿通，即注入的杂质发生扩散从而降低阈值电压，增大漏电流。
步骤102：在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的光刻。
先利用光刻确定要进行离子注入的PMOS源漏区域；然后，按照确定的区域进行p+源漏注入，步骤101中形成的侧墙能够用于阻挡注入的离子过于向沟道一侧扩散。
步骤103：在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的低浓度硼(B)离子注入。
步骤104：在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度BF2离子注入。
步骤105：在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度B离子注入。
步骤104、105注入的离子的浓度之和为步骤103中注入的离子浓度的100倍左右。
步骤106：将硅片放置在快速退火装置中进行退火。
由上述流程可以看出，在进行源漏区注入时，第二和第三级注入的离子浓度远远大于第一级注入的离子浓度。这种高浓度的离子注入导致源漏区与阱区之间的PN结向阱区一侧推进，尤其在漏极加工作电压的时候，耗尽区会向阱区一侧推进，导致短沟道效应变严重，使得漏电流变大。
另外，对于晶体管来说，不断提高性能是集成电路发展的要求。为了获得高性能，超薄的栅氧化层被采用。但是，超薄的栅氧化层会恶化负压温度不稳定(NBTI，Negative Bias Temperature Instability)效应，具体原因如下：
NBTI效应是由于栅氧化层中的正电荷陷阱吸附电子导致的。PMOS在工作时，会有大量的电子通过隧道效应穿过栅氧化层，这些电子被正电荷陷阱捕捉并留在栅氧化层中，导致PMOS阈值电压升高，工作电流减小。栅氧化层中的这些正电荷陷阱可能是可动的正电荷例如：杂质金属离子、固定正电荷(由栅氧化层内部的一些缺陷引起的)、或者是界面态如：悬挂键。栅氧化层越薄，晶体管工作时通过栅氧化层的隧穿电流越大，也就是通过的电子越多，这样被捕捉的栅氧化层中的电子也就越多，NBTI效应越严重。
栅氧化层内的悬挂键经常被H离子所占有，由于栅氧化层内的Si离子和H离子都为正离子，它们之间形成的共价化学键较弱，当有电子经过时，该化学键键很可能被打断并捕捉到电子，恶化NBTI，导致NBTI寿命变短。NBTI寿命是衡量PMOS可靠性的一个关键指标，NBTI寿命与栅氧化层的质量密切相关，NBTI寿命越高，表明栅氧化层的质量越高。目前，集成电路产业界的标准之一是PMOS的NBTI的寿命不得小于5年。
发明内容
本发明提供PMOS源漏注入方法，以减弱PMOS的短沟道效应。
本发明的技术方案是这样实现的：
一种P沟道金属氧化物半导体晶体管PMOS源漏注入方法，该方法包括：
在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的低浓度硼B离子注入；
在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的氟F离子注入；
在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度氟化硼BF2离子注入；
在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度硼B离子注入。
所述在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度硼B离子注入之后进一步包括：
将硅片放置在快速退火装置中进行退火。
所述F离子注入的能量范围为：5～10千电子伏Kev。
所述F离子注入的剂量范围为：5E14～3E15离子数/厘米2cm-2。
所述F离子注入的角度为0～30度。
与现有技术相比，本发明在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的低浓度B离子注入和高浓度BF2离子注入之间，进行F离子注入，F离子注入在一定程度上使PMOS源漏区域表面形成非晶层，抑制了后续高浓度BF2和B离子注入时的沟道效应，控制了源漏区离子注入的深度，减弱了高浓度BF2和B离子向阱区一侧扩散，故减弱了PMOS的短沟道效应。
另外，F离子在快速退火之后扩散至栅氧化层，替代了栅氧化层中的H-Si键，形成较为稳定的F-Si键，从而降低了栅氧化层捕捉电子的机率，抑制了PMOS的NBTI效应，从而提高了PMOS的NBTI寿命。
附图说明
图1为现有的PMOS源漏区制造方法流程图；
图2为本发明实施例提供的PMOS源漏注入方法流程图。
具体实施方式
下面结合附图及具体实施例对本发明再作进一步详细的说明。
图2为本发明实施例提供的PMOS源漏注入方法流程图，如图2所示，其具体步骤如下：
步骤201：利用干法刻蚀工艺刻蚀硅片表面的氮化硅，形成PMOS的栅极结构的侧墙。
步骤202：在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的光刻。
步骤203：在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的第一级低浓度离子注入。
本步骤中注入的离子为B离子。
步骤204：在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的F离子注入。
F离子的注入角度范围0～30度，一般选取0度；F离子的注入能量范围可为：5～10千电子伏(Kev)；F离子的注入剂量范围可为：5E14～3E15离子数/厘米2(cm-2)。
步骤205：在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的第二级高浓度BF2离子注入。
步骤206：在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的第三级高浓度B离子注入。
步骤207：将硅片放置在快速退火装置中进行退火。
本发明实施例中，在第二、三级高浓度离子注入前注入F离子，由于F离子的非晶化特性，这样，F离子可以在PMOS源漏区硅表面形成非品层，避免了第二、三级离子注入时的沟道效应，使第二、三级注入的高浓度离子集中在较浅的区域，从而减少了PN结向阱区一侧推进的深度，从而减弱了短沟道效应。
漏极感应势垒降低(DIBL，Drain Induction Barrier Lower)值是衡量短沟道效应强弱的重要参数之一。DIBL＝Vthi-Vtsat，其中Vthi是在漏极加小电压，使晶体管处于线性区工作时的阈值电压，Vtsat是在漏极加工作电压即：高电压，使晶体管处于饱和状态工作时的阈值电压。DIBL值越大，短沟道效应越强；DIBL值越小，短沟道效应越弱，即对短沟通效应控制得越好。
另外，本发明实施例中，在源漏区注入F离子，这样，F离子在快速退火之后扩散至栅氧化层，由于Si离子为正离子，而F为负离子，因此F-Si键较稳定，当PMOS工作时，栅极加工作电压、电子通过栅氧化层时，电子被F-Si键捕捉到的机率降低，因此，NBTI寿命得到提高。
表1给出了采用本发明方法和现有方法时，DIBL的比较关系：
表1采用本发明方法和现有方法时DIBL的比较关系表
从表1可以看出：采用本发明方法，可以降低DIBL，即可以减弱短沟道效应。
表2给出了采用本发明方法和现有方法时，NBTI寿命的比较关系：
表2采用本发明方法和现有方法时NBTI寿命的比较关系表
从表2可以看出：采用本发明方法，可以将NBTI寿命从小于1年提高到大于5年，达到了集成电路产业界的NBTI寿命标准。
以上所述仅为本发明的过程及方法实施例，并不用以限制本发明，凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种P沟道金属氧化物半导体晶体管PMOS源漏注入方法，该方法包括：
在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的低浓度硼B离子注入；
在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的氟F离子注入；
在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度氟化硼BF2离子注入；
在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度硼B离子注入。
2.如权利要求1所述的方法，其特征在于，所述在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的高浓度硼B离子注入之后进一步包括：
将硅片放置在快速退火装置中进行退火。
3.如权利要求1或2所述的方法，其特征在于，所述F离子注入的能量范围为：5～10千电子伏Kev。
4.如权利要求1或2所述的方法，其特征在于，所述F离子注入的剂量范围为：5E14～3E15离子数/厘米2cm-2。
5.如权利要求1或2所述的方法，其特征在于，所述F离子注入的角度为0～30度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101954088A CN102024701B (zh) | 2009-09-09 | 2009-09-09 | P沟道金属氧化物半导体晶体管源漏注入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101954088A CN102024701B (zh) | 2009-09-09 | 2009-09-09 | P沟道金属氧化物半导体晶体管源漏注入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102024701A true CN102024701A (zh) | 2011-04-20 |
| CN102024701B CN102024701B (zh) | 2012-02-08 |
Family
ID=43865850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101954088A Active CN102024701B (zh) | 2009-09-09 | 2009-09-09 | P沟道金属氧化物半导体晶体管源漏注入方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102024701B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103111A (zh) * | 2018-09-27 | 2018-12-28 | 武汉新芯集成电路制造有限公司 | 一种pmos结构的形成方法 |
| CN110176402A (zh) * | 2019-06-21 | 2019-08-27 | 上海华力集成电路制造有限公司 | 一种fdsoi pmos浅掺杂离子注入方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1056471C (zh) * | 1996-02-15 | 2000-09-13 | 台湾茂矽电子股份有限公司 | 互补型金属氧化物半导体场效应晶体管的制造方法 |
| US6320204B1 (en) * | 1997-12-25 | 2001-11-20 | Seiko Epson Corporation | Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device |
| CN1167113C (zh) * | 2001-07-17 | 2004-09-15 | 旺宏电子股份有限公司 | 具有超浅结延伸区的mos装置的制造方法 |
| US7018880B2 (en) * | 2003-12-22 | 2006-03-28 | Texas Instruments Incorporated | Method for manufacturing a MOS transistor having reduced 1/f noise |
| US20070037326A1 (en) * | 2005-08-09 | 2007-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow source/drain regions for CMOS transistors |
-
2009
- 2009-09-09 CN CN2009101954088A patent/CN102024701B/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103111A (zh) * | 2018-09-27 | 2018-12-28 | 武汉新芯集成电路制造有限公司 | 一种pmos结构的形成方法 |
| CN109103111B (zh) * | 2018-09-27 | 2022-05-31 | 武汉新芯集成电路制造有限公司 | 一种pmos结构的形成方法 |
| CN110176402A (zh) * | 2019-06-21 | 2019-08-27 | 上海华力集成电路制造有限公司 | 一种fdsoi pmos浅掺杂离子注入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102024701B (zh) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078360A (zh) | Mos晶体管的形成方法 | |
| CN101783299B (zh) | Mos晶体管的形成方法及其阈值电压调节方法 | |
| CN102800595B (zh) | Nmos晶体管形成方法及对应cmos结构形成方法 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| CN102024701B (zh) | P沟道金属氧化物半导体晶体管源漏注入方法 | |
| CN103000501B (zh) | Nmos晶体管形成方法 | |
| CN104347370A (zh) | 提高pmos器件栅极的负偏压温度稳定性方法 | |
| CN101221957A (zh) | 双栅全耗尽soi cmos器件及其制备方法 | |
| CN102420189B (zh) | 一种改善后栅极工艺高k栅电介质cmos可靠性的方法 | |
| CN101330048A (zh) | 轻掺杂离子注入方法 | |
| CN102867755A (zh) | 一种形成具有低gidl电流的nmos器件的方法 | |
| CN102299113A (zh) | 减小半导体器件热载流子注入损伤的制造方法 | |
| CN112309853A (zh) | 屏蔽栅极沟槽结构的制备方法 | |
| KR20010065303A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| CN111463284A (zh) | N型fet及其制造方法 | |
| KR100607317B1 (ko) | 반도체소자의접합부형성방법 | |
| CN102446717A (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
| CN102446769A (zh) | 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法 | |
| CN101894748B (zh) | 离子注入的方法 | |
| KR100799020B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| CN103227114B (zh) | 一种形成超浅结面的方法 | |
| CN102683185B (zh) | 降低碳辅助注入工艺流程中多晶硅栅耗尽的方法 | |
| CN102446716B (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
| KR100605175B1 (ko) | 반도체 소자의 게이트 유전막 제조 방법 | |
| CN117766468A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |