CN102009943A - 微电子装置及其微机电共振器的制造方法 - Google Patents

Abstract

本发明是有关于一种微电子装置及其微机电共振器的制造方法。该微机电共振器的制造方法，其是先形成具有待悬浮部的层叠主体，其包括硅基底、多层金属层及隔离层，并具有自金属层延伸至硅基底内的第一蚀刻通道，而隔离层填于第一蚀刻通道内。接着移除部分隔离层，以形成第二蚀刻通道，且隔离层剩余的部分覆盖住第一蚀刻通道的侧壁。然后，以覆盖于第一蚀刻通道的侧壁的隔离层为掩模，通过第二蚀刻通道等向性蚀刻硅基底，而形成悬在硅基底上的微机电共振器。上述微机电共振器的制造方法可与CMOS电路的制造工艺相整合，因此可简化微电子装置的制造工艺，进而降低其生产成本。另，本发明还提供一种微电子装置。

Description

微电子装置及其微机电共振器的制造方法

技术领域

本发明涉及一种微电子装置及其微机电共振器的制造方法，特别是涉及一种具有较低生产成本的微电子装置及其微机电共振器的制造方法。

背景技术

微机电***(Micro Electromechanical System，MEMS)技术的发展开辟了一个全新的技术领域和产业，其已被广泛地应用于各种具有电子与机械双重特性的微电子装置中，例如压力感应器、加速器与微型麦克风等。

在这些微电子装置的公知制造工艺中，通常是将微机电共振器与CMOS电路分别形成在不同的基底上，再将二者封装在一起而形成微电子装置。然而，此种作法较为繁琐，导致上述微电子装置的生产成本难以降低。

由此可见，上述现有的微电子装置及其微机电共振器的制造方法在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，因此，如何改善微机电共振器的制造方法，以简化微电子装置的整体制造工艺，从而降低微电子装置的生产成本，此显然是相关业者急欲解决的问题。因此如何能创设一种新的微电子装置及其微机电共振器的制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的微机电共振器的制造方法存在的缺陷，而提供一种新的微机电共振器的制造方法，所要解决的技术问题是使其简化微电子装置的制造工艺，从而降低微电子装置的生产成本，非常适于实用。

本发明的另一目的在于，提供一种新的微电子装置，所要解决的技术问题是使其具有较低的生产成本，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的微机电共振器的制造方法，其是先形成具有待悬浮部的层叠主体，其包括硅基底、多层金属层以及隔离层，其中绝缘层形成于硅基底上，金属层形成于绝缘层上。而且，层叠主体具有至少一第一蚀刻通道，其自金属层延伸至硅基底内。隔离层则填于第一蚀刻通道内。接着，移除部分隔离层，以形成第二蚀刻通道而暴露出硅基底，且隔离层剩余的部分覆盖住第一蚀刻通道的侧壁。然后，以覆盖于第一蚀刻通道侧壁的隔离层为掩模，通过第二蚀刻通道等向性蚀刻硅基底，以移除待悬浮部下方的部分硅基底。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的微机电共振器的制造方法，其中形成该第一蚀刻通道的方法为非等向性蚀刻。

前述的微机电共振器的制造方法，其中移除部分该隔离层的方法为深反应离子蚀刻法。

前述的微机电共振器的制造方法，其中通过该第二蚀刻通道等向性蚀刻该硅基底内部的方法包括采用氟化氙气体蚀刻。

前述的微机电共振器的制造方法，其中该层叠主体更包括一绝缘层，形成于该些金属层与该硅基底之间。

前述的微机电共振器的制造方法，其中形成该层叠主体的方法包括：提供该硅基底；在该硅基底上形成该绝缘层；移除部分的该绝缘层与部分的该硅基底，以形成至少一第一开口；在该第一开口内填入一第一氧化层；以及在该绝缘层上依序形成该些金属层，且各该些金属层分别具有填有一第二氧化层的至少一第二开口，位于该第一开口上方，其中该第一氧化层与该些第二氧化层构成该隔离层，该第一开口与该些第二开口构成该第一蚀刻通道，且该些第二开口至少其中之一小于该第一开口，而使该些金属层至少其中之一突出于该第一开口上方。

前述的微机电共振器的制造方法，其中在形成该第二蚀刻通道的制造工艺中，是以突出于该第一开口上方的该金属层作为掩模而移除部分该隔离层。

前述的微机电共振器的制造方法，其中该绝缘层的材质为非掺杂的多晶硅。

前述的微机电共振器的制造方法，其中该些金属层包括铝层及钨层。

前述的微机电共振器的制造方法，其中该隔离层的材质为二氧化硅。

前述的微机电共振器的制造方法，其中该层叠主体的第一蚀刻通道为多个，分别位于该待悬浮部的两侧。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种微电子装置，其包括硅基底、CMOS电路以及微机电共振器。其中，CMOS电路形成于硅基底上。硅基底具有蚀空区，微机电共振器悬浮于此蚀空区上方并与CMOS电路相隔至少一个第二蚀刻通道。其中，第二蚀刻通道连通硅基底的蚀刻区。微机电共振器包括硅层、多层金属层及隔离层。其中，这些金属层配置于硅层上方，隔离层则覆盖于硅层与这些金属层的侧壁上。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的微电子装置，其中该微机电共振器更包括一绝缘层，配置于该硅层与该些金属层之间。

前述的微电子装置，其中该绝缘层的材质为非掺杂的多晶硅。

前述的微电子装置，其中该些金属层包括多个第一金属层与多个第二金属层，且该些第一金属层与该些第二金属层彼此交错堆叠于该硅层上方。

前述的微电子装置，其中该些第一金属层的材质为钨。

前述的微电子装置，其中该些第二金属层的材质为铝。

前述的微电子装置，其中该隔离层的材质为二氧化硅。

借由上述技术方案，本发明微电子装置及其微机电共振器的制造方法至少具有下列优点及有益效果：

1、本发明的微机电共振器的制造方法可与CMOS电路的制造过程相整合，以在制造微电子装置时，将微机电共振器与CMOS电路整合制作于同一基底上，藉此简化微电子装置的制造工艺，进而降低微电子装置的生产成本。

2、本发明的微机电共振器包括耐高温且不易产生材料疲乏的硅层，因此可具有良好的工作效能。

综上所述，本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1A至图1C绘示本发明的一实施例中微机电共振器在制造流程中的剖面示意图。

图2A至图2C绘示本发明的一实施例中层叠主体于制造流程中的剖面示意图。

图3绘示为本发明的另一实施例中微电子装置的部分剖面示意图。

10：微电子装置            100：微机电共振器

11：层叠主体              110：待悬浮部

12：硅基底                120：蚀空区

121：硅层                 13：绝缘层

14：金属层                140：钨层

141：铝层                 142：第一蚀刻通道

1422：第一开口            1424：第二开口

144：第二蚀刻通道        16：隔离层

162：第一氧化层          164：第二氧化层

200：CMOS电路

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的微电子装置及其微机电共振器的制造方法的具体实施方式、结构、特征及其功效，详细说明如后。

图1A至图1C绘示本发明的一实施例中微机电共振器在制造流程中的剖面示意图。请参阅图1A所示，本实施例的微机电共振器的制造方法实施流程是先形成层叠主体11，其包括硅基底12、多层金属层14以及隔离层16，并具有待悬浮部110。其中，金属层14形成于硅基底12上，且为了避免金属层14与硅基底12相互短路，本实施例是在金属层14与硅基底12之间形成有绝缘层13，其材质例如是非掺杂的多晶硅。层叠主体11具有第一蚀刻通道142，其是自金属层14延伸至硅基底12内。隔离层16则是填于第一蚀刻通道142内。需要指出的是，本实施例的金属层14具有两个第一蚀刻通道142，分别位于待悬浮部110的两侧，但本发明并不将第一蚀刻通道142的数量限定于此。

承上述，这些金属层14可包括交错堆叠的钨层140及铝层141，而隔离层16的材质可为二氧化硅。图2A至图2C绘示本发明的一实施例中层叠主体在制造流程中的剖面示意图。请参阅图2A，在本实施例中，形成层叠主体11的方法是先提供硅基底12，接着在硅基底12上形成绝缘层13，然后再移除部分的硅基底12与绝缘层13，以形成第一开口1422，并在第一开口1422内填入第一氧化层162。

请参阅图2B至图2C，在硅基底12上依序形成多层金属层14，且各金属层14分别具有填有第二氧化层164且位于第一开口1422上方的第二开口1424。其中，第一氧化层162与第二氧化层164构成隔离层16，第一开口1422与多个第二开口1424构成第一蚀刻通道142。

详细来说，本实施例在形成第一氧化层162之后，先在基底12上形成具有第二开口1424的钨层140，接着再在第二开口1424内填充第二氧化层164，如图2B所示。其中，第二开口1424位于第一开口1422上方。然后，在钨层140上形成同样具有第二开口1424的铝层141，再在此第二开1424内填充另一第二氧化层164，如图2C所示。如此重复上述步骤，即可形成图1A所示的多层金属层14及填充于第一蚀刻通道142内的隔离层16。其中，第一开1422与第二开口1424的形成方法可为非等向性蚀刻法。

特别的是，由第一开口1422与第二开口1424所构成的第一蚀刻通道142，其延伸至硅基底12内的深度可依照所欲制成的微机电共振器的目标性能而定。具体来说，若所欲制成的微机电共振器需具有高共振频率，则可加深第一蚀刻通道142延伸至硅基底12内的深度。

请参阅图1B所示，在形成层叠主体11后，接续即移除部分隔离层16，以形成第二蚀刻通道144而暴露出硅基底12，而隔离层16剩余的部分则覆盖住第一蚀刻通道142的侧壁。详细来说，移除部分隔离层16的方法可为深反应离子蚀刻法(Deep Reactive Ion Etching，DRIE)。

值得一提的是，为了在第一蚀刻通道142的侧壁上留下部分的隔离层16，在形成层叠主体11的过程中，可控制至少一层金属层14的第二开口1424的尺寸小于第一开口1422的尺寸，而使至少一层金属层14突出于第一开口1422上方。如此一来，在形成第二蚀刻通道144时，即可以此突出于第一开口1422上方的金属层14作为掩模来移除部分隔离层16，进而在第一蚀刻通道142的侧壁上留下部分隔离层16。

请再次参阅图1A及图2C，本实施例例如是将铝层141的第二开口1424的尺寸D₂设计为小于硅基底12的第一开口1422的尺寸D₁，但本发明并不限定于此。在其他实施例中，也可以是将钨层140的第二开口1424的尺寸设计为小于硅基底12的第一开口1422的尺寸。当然，本发明更可以将钨层140与铝层141的第二开口1424的尺寸一并设计为小于第一开口1422的尺寸。

另外，本发明亦不限定用哪一层金属层14来作为移除部分隔离层16时的掩模，前文仅为本发明的一实施例。熟习此技艺者可自行依据实际需求来做调整。

请参阅图1C，以覆盖于第一蚀刻通道142的侧壁的隔离层16为掩模，通过第二蚀刻通道144等向性蚀刻硅基底12，以移除待悬浮部110下方的部分硅基底12，而在硅基底12内形成蚀空区120。此即大致完成至少部分地悬在硅基底12上方的微机电共振器100。详细来说，通过第二蚀刻通道144等向性蚀刻硅基底12内部的方法可采用氟化氙(XeF₂)气体蚀刻法。而且，由于在第一蚀刻通道142的侧壁形成有隔离层16作为掩模，因此与隔离层16相接触的部分硅基底12可受到保护而不会被蚀刻移除，从而在移除待悬浮部110下方的部分硅基底12时，可使部分硅基底12保留在微机电共振器100中。

承上所述，由于硅材料为晶格结构，不但可抗高温，且不易产生机械疲乏的问题，因此底部是由硅层所构成的微机电共振器100可其具有较佳的工作性能。其中，微机电共振器100例如为射频共振器(RF Resonator)。

由上述可知，本发明是以CMOS制造工艺来制作微机电共振器，因此本发明的微机电共振器可与CMOS电路制作在同一基底上，以节省后续的结合制造工艺步骤。为使熟习此技艺者更加了解本发明，以下将举实施例说明本发明的微电子装置的结构。

图3绘示为本发明的另一实施例中微电子装置的部分剖面示意图。请参阅图1A与图3所示，微电子装置10包括微机电共振器100与CMOS电路200。其中，CMOS电路200例如是与层叠主体11以相同的制造工艺形成在硅基底12上。微机电共振器100悬浮于硅基底12的蚀空区120上方，且其包括硅层121、多层金属层14与隔离层16。其中，金属层14是由彼此交错堆叠的钨层140与铝层141所构成，并配置于硅层121上方。在本实施例中，微机电共振器100还包括有绝缘层13，其材质例如是非掺杂的多晶硅，配置于金属层14与硅层121之间，以避免金属层14与硅层121之间发生短路。另外，隔离层16覆盖于硅层121的侧壁上。详细来说，本实施例的隔离层16亦覆盖住钨层140与绝缘层13的侧壁，其材质例如是二氧化硅。

值得一提的是，微机电共振器100与CMOS电路200是以第二蚀刻通道144相隔，而硅基底12内的蚀空区120即是通过第二蚀刻通道144蚀刻而成。换言之，第二蚀刻通道144是与硅基底12内部的蚀空区120相连通。

由此可见，上述微机电共振器100的制造方法可与CMOS电路200的制造过程相整合。换言之，微机电共振器100与CMOS电路200可共同形成在同一硅基底12上，以便于在制作CMOS电路200的过程中同时进行微机电共振器100的部分制造工艺。如此一来，即可藉由简化微电子装置10的制造工艺来降低其生产成本。

综上所述，在本发明微机电共振器的制造方法中，是先在第一蚀刻通道的侧壁形成隔离层来保护硅基底，以使硅基底与隔离层相接触的部分在形成蚀空区的蚀刻过程中可受到保护而不会被移除。如此一来，在硅基底的蚀刻制造工艺后，所形成的微机电共振器仍可在底部保有部分的硅层，而具有较佳的工作性能。

此外，本发明的微机电共振器的制造方法还可与CMOS电路的制造过程相整合，以便于在同一基底上完成包括微机电共振器与CMOS电路的微电子装置的制造工艺，进而降低微电子装置的生产成本。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (12)

1.一种微机电共振器的制造方法，其特征在于其包括下列步骤：

形成一层叠主体，其包括一硅基底、多层金属层以及至少一隔离层，其中该些金属层形成于该硅基底上方，且该层叠主体具有自该些金属层延伸至该硅基底内的至少一第一蚀刻通道，该隔离层是填于该第一蚀刻通道内，该层叠主体具有一待悬浮部；

移除部分该隔离层，以形成一第二蚀刻通道而暴露出该硅基底，且该隔离层剩余的部分至少部分覆盖住该第一蚀刻通道的侧壁；以及

以覆盖于该第一蚀刻通道的侧壁的该隔离层为掩模，通过该第二蚀刻通道等向性蚀刻该硅基底，以移除该待悬浮部下方的部分该硅基底，而在该硅基底内形成一蚀空区。

2.根据权利要求1所述的微机电共振器的制造方法，其特征在于其中形成该第一蚀刻通道的方法为非等向性蚀刻，且移除部分该隔离层的方法为深反应离子蚀刻法。

3.根据权利要求1所述的微机电共振器的制造方法，其特征在于其中通过该第二蚀刻通道等向性蚀刻该硅基底内部的方法包括采用氟化氙气体蚀刻。

4.根据权利要求1所述的微机电共振器的制造方法，其特征在于其中形成该层叠主体的方法包括：

提供该硅基底；

在该硅基底上形成一非掺杂的多晶硅绝缘层；

移除部分的该绝缘层与部分的该硅基底，以形成至少一第一开口；

在该第一开口内填入一第一氧化层；以及

在该绝缘层上依序形成该些金属层，且各该些金属层分别具有填有一第二氧化层的至少一第二开口，位于该第一开口上方，其中该第一氧化层与该些第二氧化层构成该隔离层，该第一开口与该些第二开口构成该第一蚀刻通道，且该些第二开口至少其中之一小于该第一开口，而使该些金属层至少其中之一突出于该第一开口上方。

5.根据权利要求4所述的微机电共振器的制造方法，其特征在于其中在形成该第二蚀刻通道的制造工艺中，是以突出于该第一开口上方的该金属层作为掩模而移除部分该隔离层。

6.根据权利要求1所述的微机电共振器的制造方法，其特征在于其中该些金属层包括铝层及钨层，且该隔离层的材质为二氧化硅。

7.根据权利要求1所述的微机电共振器的制造方法，其特征在于其中该层叠主体的第一蚀刻通道为多个，分别位于该待悬浮部的两侧。

8.一种微电子装置，其特征在于其包括：

一硅基底，具有一蚀空区；

一CMOS电路，形成于该硅基底上；以及

一微机电共振器，至少部分地悬浮于该蚀空区上方并与该CMOS电路相隔至少一第二蚀刻通道，其中该第二蚀刻通道连通该蚀空区，该微机电共振器包括：

一硅层；

多层金属层，配置于该硅层上方；以及

一隔离层，至少部分地覆盖于该硅层的侧壁上。

9.根据权利要求8所述的微电子装置，其特征在于其中该微机电共振器更包括一非掺杂的多晶硅绝缘层，配置于该硅层与该些金属层之间。

10.根据权利要求8所述的微电子装置，其特征在于其中该些金属层包括多个第一金属层与多个第二金属层，且该些第一金属层与该些第二金属层彼此交错堆叠于该硅层上方。

11.根据权利要求10所述的微电子装置，其特征在于其中该些第一金属层的材质为钨，且该些第二金属层的材质为铝。

12.根据权利要求8所述的微电子装置，其特征在于其中该隔离层的材质为二氧化硅。

Images