CN101896882A - 信息处理装置 - Google Patents

信息处理装置 Download PDF

Info

Publication number
CN101896882A
CN101896882A CN200880120800XA CN200880120800A CN101896882A CN 101896882 A CN101896882 A CN 101896882A CN 200880120800X A CN200880120800X A CN 200880120800XA CN 200880120800 A CN200880120800 A CN 200880120800A CN 101896882 A CN101896882 A CN 101896882A
Authority
CN
China
Prior art keywords
access
data
write
storage unit
signal conditioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880120800XA
Other languages
English (en)
Inventor
石冈敏幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101896882A publication Critical patent/CN101896882A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026—Control of mixing and/or overlay of colours in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供能够大幅度地削减存储器频带的信息处理装置。在本装置中，访问判定管理单元(105)在对存储器(104)的写入访问时判定写入数据是否满足访问判定条件，将该判定结果和该写入访问时的访问位置信息(存储器104上的地址)作为访问判定结果(107)来管理，并且在写入数据满足了访问判定条件时不进行写入访问。另一方面，访问判定管理单元(105)在对该地址的读取访问时，也参照访问判定结果(访问位置信息和判定结果)(107)，如果对该地址的写入访问时满足了访问判定条件，则不进行对存储器(104)的读取访问，将由访问判定条件决定的数据返送给主机。

Description

信息处理装置
技术领域
本发明涉及具有存储器的信息处理装置。
背景技术
近年来，对于处理数字图像的LSI(Large scale Integration circuit：大规模集成电路)而言，随着处理的图像大小的增加，存储器频带(每单位时间的访问数)不足成为较大的问题。
例如，以图像的合成法之一的色键(key color)合成为例，使用图1说明该问题。色键合成是从图像中仅将称为色键的特定的颜色去除，***其他图像而将两个图像合成的方法。可以将任何颜色设定为色键。
图1表示将存储在存储器的图像A和图像B合成而生成图像C的情况。对图像A设定色键的数据。由处理器(CPU：Central Processing Unit)1生成图像A即设定对图像A的色键数据。设定了色键数据的图像A经由存储控制器3写入存储器4。图像处理单元2在合成图像A和图像B时，经由存储控制器3访问存储器4，从存储器4读出图像A和图像B。然后，若读出的图像A的数据是色键数据，则图像处理单元2使图像B透过而描绘图像B，若读出的图像A的数据是非色键数据，则图像处理单元2不使图像B透过而描绘图像A。由此，获得合成图像C。
这样，在以往的色键合成中，对于色键数据也从存储器4读出。但是，由于色键数据作为数据不是有意义的数据，所以基于削减无用的存储器访问以及存储器访问的高速化的观点，也期望对于该色键数据削减存储器频带。
以往，作为削减存储器频带(每单位时间的访问数)的技术，例如有专利文献1或专利文献2记载的技术。
根据专利文献1记载的技术，在对图像存储器的、绘画处理的读取(读出)/修改/写入的处理中，如果修改后的结果与读取数据相同，则不进行写入处理，从而减少存储器访问数。
另外，根据专利文献2记载的技术，在通过行程编码(run length coding)对连续的同一图像数据进行压缩的传真等中，预先以特定的值清除显示存储器，在同一图像数据连续的情况下，除了对连续的图像数据的开头地址进行写入以外不进行写入，在读出时读出了清除值的情况下返送先前的图像数据，从而减少相当于不需要的写入处理的存储器访问数。
专利文献1：特开平5-266177号公报
专利文献2：特开平1-126687号公报
但是，在上述的专利文献1和专利文献2记载的技术中都是能够减少不需要的写入访问数，但不能减少读取访问数。也就是说，专利文献1记载的技术是在读取/修改/写入时，在读取数据和修改数据一致的情况下省略写入处理的技术，完全没有考虑减少读取处理中的存储器访问数。另外，在专利文献2记载的技术中，减少写入访问，但由于在读出时读出清除值的情况下返送先前的图像数据，即进行读出并判定是否为清除数据而进行置换，所以存储器频带削减效果有限。
发明内容
本发明的目的在于提供能够大幅度削减存储器频带的信息处理装置。
本发明的信息处理装置包括：存储单元，存储数据；第一处理单元，请求对所述存储单元的写入访问；第二处理单元，请求对所述存储单元的读取访问；以及访问控制单元，分别控制从所述第一处理单元对所述存储单元的写入访问和从所述第二处理单元对所述存储单元的读取访问，所述信息处理装置采用的结构为，所述访问控制单元在从所述第二处理单元对所述存储单元的读取访问时，参照在从所述第一处理单元对所述存储单元的写入访问时判定写入数据是否满足规定的条件所得的判定结果以及所述写入访问时的访问位置信息，在所述读取访问时的访问位置所对应的所述判定结果表示所述写入访问时满足了所述规定的条件的情况下，不从所述存储单元读出数据，而将由所述规定条件决定的规定的数据返送给所述第二处理单元。
根据本发明，能够大幅度削减存储器频带。
附图说明
图1是用于说明以往的技术的示意图。
图2是表示本发明实施方式1的信息处理装置的结构的方框图。
图3是表示一例本发明实施方式1的访问判定管理功能的示意图。
图4是表示一例将图3所示的访问判定管理功能适用于色键合成的示意图。
图5是表示一例本发明实施方式2的访问判定管理功能的示意图。
图6是表示一例将图5所示的访问判定管理功能适用于色键合成的示意图。
图7是表示一例本发明实施方式3的访问判定管理功能的示意图。
具体实施方式
下面，参照附图说明本发明的实施方式。
(实施方式1)
图2是表示本发明实施方式1的信息处理装置的结构的方框图。
图2中的信息处理装置100包括多个(这里例如为两个)主机101、102、存储控制器103以及存储器104。
主机101、102例如由进行数据处理的处理器(CPU)构成。这里，作为一个例子例示了下述情况，即主机101作为第一处理单元生成写入存储器104的写入数据(写入访问的请求)，主机102作为第二处理单元读出存储器104所存储的数据(读取数据)(读取访问的请求)。例如，若与图1所示的色键合成的情况关联对应，主机102为图像处理单元。另外，这里例示了主机101请求写入访问，主机102请求读取访问的情况，但当然并不限于此。主机101和主机102都能够单独地请求写入访问和读取访问。
存储控制器103作为访问控制单元具有控制从多个主机101、102对存储器104的访问的功能。特别是，在本实施方式中，存储控制器103具有访问判定管理功能，具体而言其具有进行各个主机的访问的条件判定和管理的访问判定管理单元105。
更具体而言，在从多个主机101、102中的任一主机(或特定的一个主机)对存储器104的写入访问时，访问判定管理单元105判定写入数据是否满足规定的条件(以下称为“访问判定条件”)。另外，访问判定管理单元105管理该判定结果和该写入访问时的访问位置信息(以下将判定结果和访问位置信息合并而称为“访问判定结果”)。另外，在写入数据满足了上述访问判定条件时，访问判定管理单元105不对存储器104进行写入数据的写入。
另外，在从多个主机101、102中的任一主机(或者上述特定的主机以外的主机)对存储器104的读取访问时，访问判定管理单元105参照自己管理的访问判定结果(上述的访问位置信息和判定结果)。然后，访问判定管理单元105在读取访问时的访问位置所对应的判定结果表示写入访问时满足了上述访问判定条件的情况下，不从存储器104读出数据，将由上述访问判定条件决定的规定的数据返送给请求了读取访问的主机。另一方面，访问判定管理单元105在读取访问时的访问位置所对应的判定结果表示写入访问时不满足上述访问判定条件的情况下，从存储器104读出数据，将来自存储器104的读取数据返送给请求了读取访问的主机。
这里，“访问判定条件”例如为所提供的数据与作为由多个主机中的任一主机(或者特定的一个主机)预先设定的设定数据的设定值(作为一个例子例如在色键合成时为色键数据)是否一致。作为设定数据的设定值由存储控制器103保持。另外，“访问位置信息”例如为存储器104上的地址。
存储器104广义理解为能够存储数据或命令，并读出和写入的设备。例如，存储器104由RAM(Random Access memory：随机访问存储器)或闪速存储器等构成。当然，存储器104的种类并不限于此。另外，也可以是作为存储器104的使用方法经由存储器104上的某特定的区域，多个主机进行数据的转发的***。另外，特别是在处理图像数据的***的情况下，存储器104能够包含帧缓冲器。也就是说，也可以是经由存储器104上的帧缓冲器，多个主机进行图像数据的转发的***。另外，在存储器104包含帧缓冲器时，“访问位置信息”例如也可以是帧缓冲器上的坐标来代替存储地址。
接着，使用图3说明具有上述结构的信息处理装置100的动作。图3是表示一例本实施方式中的访问判定管理功能的示意图。
在图3的例子中，访问判定条件为写入数据与由多个主机101、102中的任一个主机设定的设定数据(例如，“0xFF00”)106是否一致。
首先，存在从某主机对地址1、地址2以及地址3例如图3所示的写入访问时，存储控制器103的访问判定管理单元105判定写入到地址1和地址3的写入数据与设定数据106不一致(在图3中表示为“0”)，并判定写入到地址2的写入数据与设定数据106一致(在图3中表示“1”)。另外，访问判定管理单元105管理该访问判定结果107并且对于与设定数据106一致的写入数据不进行对存储器104的写入。
另一方面，存在从某主机对地址1、地址2以及地址3的读取访问时，存储控制器103的访问判定管理单元105参照写入访问时的访问判定结果107。另外，访问判定管理单元105对于至写入数据与设定数据106一致(如上所述在图3中表示为“1”)的地址的访问，不进行从存储器104的读出，将设定数据106作为读取数据返送给请求了读取访问的主机。另外，访问判定管理单元105对于至写入数据与设定数据106不一致(如上所述在图3中表示为“0”)的地址的访问，进行从存储器104的读出，将来自存储器104的读取数据返送给请求了读取访问的主机。
图4是表示一例将图3所示的访问判定管理功能适用于色键合成的示意图。
图4与图1一样，表示将存储在存储器104的图像A和图像B合成而生成图像C的情况。在图像A中设定色键的数据。由处理器(CPU)101a进行图像A的生成即对图像A的色键数据的设定。存储控制器103(特别是访问判定管理单元105)在有从处理器(CPU)101a对图像A的写入访问时，判定写入数据与色键数据是否一致，生成并管理透过表107a。透过表107a相当于图3的访问判定结果107。例如，如图4的气泡提示窗所示，透过表107a构成为对图像A的每1比特分别将不是色键的数据设定为“0”，将是色键的数据设定为“1”。此时，对于图像A的色键数据不进行对存储器104的写入。
另一方面，存储控制器103(特别是访问判定管理单元105)在有从图像处理单元102a对图像A的读取访问时，参照透过表107a，检测色键的像素读出。另外，存储控制器103(访问判定管理单元105)在检测出色键的像素读出时，不进行对存储器104的访问，将色键数据返送给图像处理单元102a。也就是说，存储控制器103(访问判定管理单元105)对色键不进行读出。
这样，根据本实施方式，在写入访问时判定写入数据是否满足访问判定条件，将该判定结果和该写入访问时的访问位置信息(存储器104上的地址)作为访问判定结果107来管理，并且在写入数据满足了访问判定条件时不进行写入访问。另一方面，在对该地址的读取访问时，也参照访问判定结果(访问位置信息和判定结果)107，如果对该地址的写入访问时满足了访问判定条件，则不进行对存储器104的读取访问，将由访问判定条件决定的数据返送给主机。因此，不仅能够减少写入访问数还能够减少读取访问数，从而能够大幅度削减存储器频带。
另外，在本实施方式中，设定数据为一个，但并不了限于此。设定数据既可以设定一个，也可以设定多个。但是，此时，除了与设定数据的一致/不一致以外，还需要预先管理与哪个设定数据一致。
另外，在本实施方式中，作为适用例以色键合成的情况为例进行了说明，但并不限于此。本实施方式不限于色键，即使对特定的颜色(指定色)也有意义，可以检测指定色(不限于色键)而生成表。
另外，在本实施方式中，将图4的透过表107a配置在存储控制器103上，但并不限于此。透过表也可以配置在存储器104上。特别是，在存储器104包含帧缓冲器时，访问判定结果107也可以存储在存储器104的另外的区域或另外的存储器上的帧缓冲器上的坐标内。
另外，是否满足访问判定条件的判定也可以仅在存储器104的特定区域进行。由此，能够减小透过表等管理表的大小。另外，例如，在色键合成的情况下，在进行色键合成时无法使用一色特定色(色键)，但通过指定存储器104的特定区域，能够在特定区域外将特定色(色键)作为通常颜色使用。具体而言，例如，若在图4的图像A的灰色带的部分以外使用与色键相同的颜色，则通常该部分也被色键合成(即，可以看见图像B)，所以无法使用该颜色。但是，若仅将上述灰色带的部分指定为特定区域，则即使除此以外的部分与色键为同一颜色，也能够将其作为普通的颜色而不是色键来使用。
(实施方式2)
实施方式2是生成简易表的情况。另外，本实施方式的信息处理装置具有与图2所示的实施方式1所对应的信息处理装置100相同的基本结构，对相同的构成要素附加相同的标号，并省略其说明。
图5是表示一例本实施方式中的访问判定管理功能的示意图。
在实施方式1中，存储控制器103(或存储器104)需要预先存储相当于进行访问判定的区域的比特数作为访问判定结果107(透过表107a)，所以需要的存储容量变大。因此，在本实施方式中，存储控制器103a的访问判定管理单元201例如如图5所示，仅存储与设定数据106一致的数据的开头地址和最终地址作为访问判定结果202。由此，能够大幅度地削减存储控制器103(或存储器104)的存储容量。当然，此时，无法进行每个访问单位的访问判定管理，但在假定同一数据连续的情况下有效。
另外，也可以根据所假定的情况，准备多对开头地址和最终地址对。由此，能够进行多个同一数据连续的访问判定管理。
另外，预先存储的开头地址和最终地址也可以是自基准地址的偏移值，另外，在对象是帧缓冲器上的图像数据的情况下，也可以存储帧缓冲器上的坐标来代替地址。
图6是表示一例将图5所示的访问判定管理功能适用于色键合成的示意图。
图6所示的例子与图4所示的例子在透过表的结构上不同。也就是说，在图6所示的例子中，存储控制器103a(特别是访问判定管理单元201)在有从处理器(CPU)101a对图像A的写入访问时，判定写入数据与色键数据是否一致，生成并管理透过表202a。透过表202a相当于图5的访问判定结果202。例如，透过表202a如图6的气泡提示窗所示，构成为仅存储与设定数据106一致的数据的开头地址(开始号)和最终地址(结束号)。另外，如上所述，可以存储坐标来代替地址，也可以根据需要存储多对地址。
这样，根据本实施方式，除了实施方式1的效果以外，仅存储与设定数据106一致的数据的开头地址和最终地址作为访问判定结果202，所以能够大幅度地削减存储控制器103a(或存储器104)的存储容量。
(实施方式3)
实施方式3是检测同一数据的连续而生成表的情况。另外，本实施方式的信息处理装置具有与图2所示的实施方式1所对应的信息处理装置100相同的基本结构，对相同的构成要素附加相同的标号，并省略其说明。
图7是表示一例本实施方式中的访问判定管理功能的示意图。
在本实施方式中，存储控制器103b的访问判定管理单元301例如如图7所示，并不是判定写入数据与多个主机的任一主机(或特定的一个主机)所设定的设定数据是否一致作为访问判定条件，而是预先保持某一主机的前一次进行的写入访问时的写入数据302，判定当前的写入数据与保持的前一个写入数据是否一致作为访问判定条件。然后，访问判定管理单元301存储连续的同一数据的开头地址和最终地址作为访问判定结果303。
这样，根据本实施方式，除了实施方式1的效果以外，仅存储连续的同一数据的开头地址和最终地址作为访问判定结果303，所以能够大幅度地削减存储控制器103b(或存储器104)的存储容量。
另外，在本实施方式中，作为访问判定条件，判定当前的写入数据与前一个写入数据是否一致，即着眼于处理器的写入处理而判定同一数据是否连续，但并不限定于此。例如，作为访问判定条件，也可以判定当前的写入数据与该写入访问的访问位置的前一个的访问位置的数据是否一致，即着眼于访问位置而判定同一数据是否连续。由此，即使在由多个处理器(CPU)生成(写入)图像，并由图像处理单元读取该图像的情况下，如果着眼于访问位置，则能够判定各个图像为连续的图像而不论其由哪个处理器(CPU)生成。
2007年12月28日提交的日本专利申请第2007-339876号所包含的说明书、附图以及说明书摘要的公开内容全部被引用于本申请。
工业实用性
本发明的信息处理装置具有能够大幅度地削减存储器频带的效果，对存储器频带成为问题的所有数字设备有用。

Claims (14)

1.信息处理装置，包括：
存储单元，存储数据；
第一处理单元，请求对所述存储单元的写入访问；
第二处理单元，请求对所述存储单元的读取访问；以及
访问控制单元，分别控制从所述第一处理单元对所述存储单元的写入访问和从所述第二处理单元对所述存储单元的读取访问，
在从所述第二处理单元对所述存储单元的读取访问时，所述访问控制单元参照在从所述第一处理单元对所述存储单元的写入访问时判定写入数据是否满足规定的条件所得的判定结果和所述写入访问时的访问位置信息，在所述读取访问时的访问位置所对应的所述判定结果表示所述写入访问时满足所述规定的条件的情况下，不从所述存储单元读出数据，而将由所述规定条件决定的规定的数据返送给所述第二处理单元。
2.如权利要求1所述的信息处理装置，
所述访问控制单元在所述读取访问时的访问位置所对应的所述判定结果表示所述写入访问时不满足所述规定的条件的情况下，从所述存储单元读出数据，并将从所述存储单元读出的数据返送给所述第二处理单元。
3.如权利要求1所述的信息处理装置，
在从所述第一处理单元对所述存储单元的写入访问时，所述访问控制单元判定写入数据是否满足所述规定的条件，管理所获得的判定结果和所述写入访问时的访问位置信息，并且对于满足了所述规定的条件的写入数据不进行对所述存储单元的写入。
4.如权利要求1所述的信息处理装置，
所述规定的条件为写入数据是否与预先设定的设定数据一致。
5.如权利要求1所述的信息处理装置，
所述规定的条件为写入数据是否与前一个写入数据一致。
6.如权利要求1所述的信息处理装置，
所述规定的条件为写入数据是否与前一个访问位置的数据一致。
7.如权利要求1所述的信息处理装置，
所述访问控制单元仅在所述存储单元的特定区域进行是否满足所述规定的条件的判定。
8.如权利要求1所述的信息处理装置，
所述访问位置信息为所述存储单元内的地址。
9.如权利要求1所述的信息处理装置，
所述访问位置信息为所述存储单元内的坐标。
10.如权利要求1所述的信息处理装置，
所述判定结果和所述访问位置信息存储在所述访问控制单元或所述存储单元。
11.如权利要求1所述的信息处理装置，
所述访问控制单元以表的形式管理所述判定结果。
12.如权利要求1所述的信息处理装置，
所述访问控制单元在同一写入数据连续且满足所述规定的条件时，管理作为所述判定结果满足所述规定的条件的、连续的写入数据的开头地址和最终地址。
13.如权利要求1所述的信息处理装置，
所述访问控制单元在同一写入数据连续且满足所述规定的条件时，管理作为所述判定结果满足所述规定的条件的、连续的写入数据的开头坐标和最终坐标。
14.访问控制方法，其是信息处理装置中的访问控制方法，
所述信息处理装置包括：
存储单元，存储数据；
第一处理单元，请求对所述存储单元的写入访问；
第二处理单元，请求对所述存储单元的读取访问；以及
访问控制单元，分别控制从所述第一处理单元对所述存储单元的写入访问和从所述第二处理单元对所述存储单元的读取访问，
在从所述第二处理单元对所述存储单元的读取访问时，参照在从所述第一处理单元对所述存储单元的写入访问时判定写入数据是否满足规定的条件所得的判定结果和所述写入访问时的访问位置信息，在所述读取访问时的访问位置所对应的所述判定结果表示所述写入访问时满足了所述规定的条件的情况下，不从所述存储单元读出数据，而将由所述规定条件决定的规定的数据返送给所述第二处理单元。
CN200880120800XA 2007-12-28 2008-12-25 信息处理装置 Pending CN101896882A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007339876A JP4982354B2 (ja) 2007-12-28 2007-12-28 情報処理装置
JP339876/07 2007-12-28
PCT/JP2008/003980 WO2009084210A1 (ja) 2007-12-28 2008-12-25 情報処理装置

Publications (1)

Publication Number Publication Date
CN101896882A true CN101896882A (zh) 2010-11-24

Family

ID=40823946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880120800XA Pending CN101896882A (zh) 2007-12-28 2008-12-25 信息处理装置

Country Status (4)

Country Link
US (1) US8131968B2 (zh)
JP (1) JP4982354B2 (zh)
CN (1) CN101896882A (zh)
WO (1) WO2009084210A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103348406A (zh) * 2011-01-25 2013-10-09 高通股份有限公司 在电子装置上检测静态图像和降低资源使用率
CN108885672A (zh) * 2016-03-22 2018-11-23 爱盛博科技股份有限公司 访问管理方法、信息处理装置、程序及记录介质
CN109690490A (zh) * 2016-09-05 2019-04-26 三菱电机株式会社 嵌入***、嵌入***控制方法和数据匹配性判定方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011105901B4 (de) * 2011-11-30 2018-06-07 Intel Corporation Verfahren und Vorrichtung zur Energieeinsparung für First In First Out (FIF0)-Speicher
US20220363277A1 (en) * 2021-05-13 2022-11-17 Dana Belgium N.V. Driveline component control and fault diagnostics

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131132A (ja) * 1984-11-30 1986-06-18 Nec Corp トレ−サ回路
JPS62289999A (ja) 1986-06-09 1987-12-16 Toshiba Corp デ−タの書込方法
JPS6447133A (en) * 1987-08-17 1989-02-21 Nec Corp Frame data compressing and storing device
JPH01126687A (ja) 1987-11-11 1989-05-18 Hitachi Ltd 表示メモリ制御回路
US5179642A (en) 1987-12-14 1993-01-12 Hitachi, Ltd. Image synthesizing apparatus for superposing a second image on a first image
JPH0778720B2 (ja) 1987-12-14 1995-08-23 株式会社日立製作所 画像合成装置
JPH01224851A (ja) 1988-03-03 1989-09-07 Nec Corp データ処理装置
JPH03191445A (ja) * 1989-12-20 1991-08-21 Mitsubishi Electric Corp メモリ回路装置
JPH05266177A (ja) 1992-03-19 1993-10-15 Nec Corp 描画装置
JPH06131882A (ja) * 1992-10-14 1994-05-13 Nippondenso Co Ltd 半導体記憶装置
US7213095B2 (en) * 2004-06-08 2007-05-01 Arm Limited Bus transaction management within data processing systems
JP4161944B2 (ja) 2004-07-01 2008-10-08 セイコーエプソン株式会社 表示コントローラ及び電子機器
CN101213514B (zh) 2005-06-30 2011-12-21 松下电器产业株式会社 信息处理装置
US8156363B2 (en) 2007-07-02 2012-04-10 Panasonic Corporation Information processing device and mobile phone including comparison of power consumption information and remaining power
US7660933B2 (en) * 2007-10-11 2010-02-09 Broadcom Corporation Memory and I/O bridge

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103348406A (zh) * 2011-01-25 2013-10-09 高通股份有限公司 在电子装置上检测静态图像和降低资源使用率
CN103348406B (zh) * 2011-01-25 2016-06-15 高通股份有限公司 在电子装置上检测静态图像和降低资源使用率
CN108885672A (zh) * 2016-03-22 2018-11-23 爱盛博科技股份有限公司 访问管理方法、信息处理装置、程序及记录介质
CN108885672B (zh) * 2016-03-22 2021-09-24 爱盛博科技股份有限公司 访问管理方法、信息处理装置、程序及记录介质
CN109690490A (zh) * 2016-09-05 2019-04-26 三菱电机株式会社 嵌入***、嵌入***控制方法和数据匹配性判定方法

Also Published As

Publication number Publication date
JP2009163325A (ja) 2009-07-23
WO2009084210A1 (ja) 2009-07-09
JP4982354B2 (ja) 2012-07-25
US8131968B2 (en) 2012-03-06
US20100262800A1 (en) 2010-10-14

Similar Documents

Publication Publication Date Title
US6002406A (en) System and method for storing and accessing data representative of an object in various level-of-detail
JP4789753B2 (ja) 画像データバッファ装置、画像転送処理システム、及び画像データバッファ方法
US20080111825A1 (en) Pixel cache for 3d graphics circuitry
CN104679669B (zh) 高速缓存cache存储器***及访问缓存行cache line的方法
US20160328871A1 (en) Graphics system and associated method for displaying blended image having overlay image layers
US20070073973A1 (en) Method and apparatus for managing buffers in a data processing system
KR101683556B1 (ko) 타일 기반의 렌더링 장치 및 렌더링 방법
US9830264B2 (en) Cache memory system and operating method for the same
CN109564545B (zh) 用于压缩地址的方法和设备
DE102007052853B4 (de) Zeilentauschschema zur Verringerung von Rückinvalidierungen in einem Snoopfilter
US20140359233A1 (en) Read-write control method for memory, and corresponding memory and server
US6115793A (en) Mapping logical cache indexes to physical cache indexes to reduce thrashing and increase cache size
CN101896882A (zh) 信息处理装置
CN112784188B (zh) 一种页面渲染方法及装置
US7586495B2 (en) Rendering multiple clear rectangles using a pre-rendered depth buffer
CN103164452B (zh) 图片存储和读取的方法、装置及***
US20060143313A1 (en) Method for accessing a storage device
EP2453360B1 (en) Method and apparatus for translating memory access address
US20170039676A1 (en) Graphics system and associated method for generating dirtiness information in image having multiple frames
JP3772569B2 (ja) 画像処理装置および画像処理方法
US9304708B2 (en) Data accessing method and electronic apparatus utilizing the data accessing method
US7573482B2 (en) Method for reducing memory consumption when carrying out edge enhancement in multiple beam pixel apparatus
CN106658121A (zh) 一种机顶盒显示指纹信息的方法及***
US20140306977A1 (en) Image processing apparatus, image processing method, image processing system, and computer readable storage medium
JP6693215B2 (ja) 画像処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20101124

C20 Patent right or utility model deemed to be abandoned or is abandoned