CN101887745A - 半导体存储设备 - Google Patents

半导体存储设备 Download PDF

Info

Publication number
CN101887745A
CN101887745A CN2009101618848A CN200910161884A CN101887745A CN 101887745 A CN101887745 A CN 101887745A CN 2009101618848 A CN2009101618848 A CN 2009101618848A CN 200910161884 A CN200910161884 A CN 200910161884A CN 101887745 A CN101887745 A CN 101887745A
Authority
CN
China
Prior art keywords
current
semiconductor memory
data
memory apparatus
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101618848A
Other languages
English (en)
Other versions
CN101887745B (zh
Inventor
徐雨玹
卢光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101887745A publication Critical patent/CN101887745A/zh
Application granted granted Critical
Publication of CN101887745B publication Critical patent/CN101887745B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

半导体存储设备，包括：多个存储单元，配置为存储具有依赖于在第一和第二电压驱动线路之间流动的电流方向的逻辑状态的数据；电流产生器，配置为产生预定的读取电流、向多个存储单元施加预定的读取电流并且产生依赖于数据的、与读取电流变化相对应的数据电流；和电流控制器，连接到读取电流的电流路径并且被配置为控制读取电流的电流量。

Description

半导体存储设备
相关申请的交叉引用
本申请要求于2009年5月13日提交的韩国专利申请序列号10-2009-0041587的优先权益，在此将其全部内容通过引用加以结合。
技术领域
本发明涉及一种半导体设计技术，并且尤其涉及一种使用磁性隧道结器件(MTJ)的半导体存储设备。
背景技术
通常，动态随机存取存储(DRAM)设备和静态随机存取存储(SRAM)设备都是易失性存储设备，当其未被加电时会丢失在存储单元中所存储的数据。因此，已经积极地进行研究，以开发非易失性存储设备。在新开发的存储设备之中，磁性随机存取存储(MRAM)作为下一代半导体设备受到关注，这是因为MRAM设备不仅具有非易失性特性，而且还具有高集成度、高速工作以及低功耗的特性。
MRAM设备的存储单元包括晶体管和用于存储信息的磁性隧道结器件(MTJ)，所述晶体管对应于从外部设备所施加的地址来执行切换操作。磁性隧道结器件(MTJ)是一种磁性存储器件，并且具有依照两个铁磁体的磁化方向而改变的磁阻(MR)率。MRAM设备通过感测依赖于MR率变化的电流来确定在磁性隧道结器件中所存储的数据是高逻辑状态‘1’还是低逻辑状态‘0’。
图1是图示依照现有技术的半导体存储设备的存储单元的图。
参照图1，存储单元包括NMOS晶体管110和MTJ器件130。
NMOS晶体管110包括在源线SL和MTJ器件130之间形成的源极-漏极路径和被连接到字线WL的栅极。这种NMOS晶体管110依照字线WL的激活情况而导通/断开。按照行地址来选择字线。
MTJ器件130包括自由层132、隧道绝缘层134和被钉扎层136。自由层132由铁磁性物质形成，并且具有依照外部刺激而改变的磁化方向，所述外部刺激例如是穿过MTJ130的电流。被钉扎层136具有即便向其施加外部刺激也不会改变的磁化方向。特别地是，被钉扎层136具有由钉扎层(未示出)固定的磁化方向，所述钉扎层由反铁磁材料形成，并且隧道绝缘层134可以由氧化镁MgO形成。
在磁性隧道结器件130中依照施加到其两端的电压而流动着隧道电流。当自由层132的磁化方向与被钉扎层136的磁化方向相匹配时，磁性隧道结器件130的阻抗值变小。当自由层132的磁化方向与被钉扎层136的磁化方向不匹配时，磁性隧道结器件130的阻抗值变大。通常，如果自由层132的磁化方向与被钉扎层136的磁化方向相同，那么磁性隧道结表示低逻辑状态‘0’。如果不同，那么磁性隧道结表示高逻辑状态‘1’。
换句话说，当通过向自由层132施加正电压而使高于阈值电流的正电流流入自由层132中时(所述正电压为高于被施加到被钉扎层136的正电压的预定电平)，那么自由层132和被钉扎层136的磁化方向变得相同。即，执行用于写入‘0’的写入操作并且磁性隧道结器件130的阻抗值变小。相反，当通过向自由层132施加负电压而使高于阈值电流的负电流流入自由层132中时(所述负电压为高于被钉扎层136的负电压的预定电平)，那么自由层132和被钉扎层136的磁化方向变得彼此相反。即，执行用于写入‘1’的写入操作并且磁性隧道结器件130的阻抗值变大。
图2是示出依照图1的磁性隧道结器件130的温度的隧道磁阻(TMR)特性的图表。
如图2所示，磁性隧道结器件130具有磁滞现象，并且具有依照高于阈值电压的正电流或负电流的两个稳定状态，即阻抗值小的状态和阻抗值相对较大的状态。即便不施加功率，也可以持续地维持稳定状态。
如图2所示，磁性隧道结器件130具有依照温度而改变的阻抗值。特别地是，如果磁化方向彼此相反并且温度增加，那么阻抗值减小。即，隧道磁阻特性依照温度而改变。隧道磁阻特性使数据‘1’和‘0’的阻抗值差异逐渐变小。因此，它使半导体存储设备难以确定磁性隧道结器件130是维持相对较小的阻抗值还是相对较大的阻抗值。这种问题导致半导体存储设备在其执行读取操作时会不正确地读取所存储的数据。
发明内容
本发明的实施例涉及提供一种半导体存储设备，其控制当执行读取操作来读取数据时流过磁性隧道结器件的电流。
依照本发明的一个方面，提供了一种半导体存储设备，包括：多个存储单元，配置为存储具有依赖于在第一和第二电压驱动线路之间流动的电流方向的逻辑状态的数据；电流产生器，配置为产生预定的读取电流、向多个存储单元施加预定的读取电流并且产生依赖于数据的、与读取电流变化相对应的数据电流；和电流控制器，连接到读取电流的电流路径并且被配置为控制读取电流的电流量。
依照本发明的另一方面，提供了一种半导体存储设备，包括：多个存储单元，配置为存储具有依赖于在源线和位线之间流动的电流方向的逻辑状态的数据；单元电流产生器，配置为产生预定的读取电流、向多个存储单元施加预定的读取电流并且产生依赖于数据的、与读取电流变化相对应的数据电流；电流控制器，连接到读取电流的电流路径并且配置为依赖于温度信息来控制读取电流的电流量；多个基准存储单元组，配置为存储具有依赖于在基准源线和基准位线之间流过的电流方向的逻辑状态的基准数据；基准电流产生器，配置为产生预定的电流、向多个基准存储单元施加预定的电流并且产生对应于基准数据的基准电流；基准电流控制器，配置为依照温度信息来控制在基准电流产生器中被施加到多个基准存储单元的电流；和感测放大器，配置为感测并放大数据电流和基准电流。
在读取操作期间，半导体存储设备通过依照温度来控制在磁性隧道结器件之间流动的读取电流，可以改进在半导体存储设备中所包括的磁性隧道结器件的隧道磁阻特性。
附图说明
图1是图示依照现有技术的半导体存储设备的存储单元的图；
图2是示出依照图1的磁性隧道结器件130的温度的隧道磁阻(TMR)特性的图表；
图3是图示依照本发明一个实施例的半导体存储设备的框图；
图4是图示图3的控制信号产生器332的框图；以及
图5是图示图3的预定块的电路图。
具体实施方式
本发明的其它目的和优点可以通过以下描述来理解，并且参考本发明的实施例而变得易明白。
图3是图示依照本发明一个实施例的半导体存储设备的框图。
参照图3，依照本实施例的半导体存储设备包括电流产生器310、电流控制器330和存储单元阵列350。
电流产生器310产生具有预定大小的读取电流I_RD来用于读取操作并且向存储单元阵列350施加所产生的读取电流I_RD。电流产生器310还产生依照在存储单元阵列350中所存储数据的、体现了读取电流I_RD变化的数据电流I_DAT。数据电流I_DAT的量依照在存储单元阵列350中所存储的数据来确定。尽管稍后将再次进行描述，半导体存储设备把所产生的数据电流I_DAT与基准电流I_REF相比较(参见附图)，并且根据比较结果来确定在存储单元阵列350中所存储的数据。
电流控制器330被连接到读取电流I_RD的电流路径并且依照温度信息INF_TMP来控制被施加到存储单元阵列350的读取电流I_RD的量。电流控制器330包括：控制信号产生器332，用于产生对应于温度信息INF_TMP的电流控制信号CTR_I；和电流调节器334，用于响应于电流控制信号CTR_I来调节读取电流I_RD的电流量。温度信息INF_TMP是在半导体存储设备内部或外部产生的信号。
存储单元阵列350包括磁性隧道结器件，并且存储具有磁性隧道结器件中依赖于流过源线SL和位线的电流方向的逻辑状态的数据。将参考图5来描述存储单元阵列350的写入操作和读取操作。
图4是图示图3的控制信号产生器332的框图。
参照图4，控制信号产生器332包括：电压产生器410，用于产生多个偏压V_BIAS0、V_BIAS1、...和V_BIASn；选择信号产生器430，用于对应于温度信息INF_TMP来产生选择信号SEL<0:n>；和多路复用器450，用于输出多个偏压V_BIAS0、V_BIAS1、...和V_BIASn之一来作为电流控制信号CTR_I。
多个偏压V_BIAS0、V_BIAS1、...和V_BIASn具有不同的电压电平，并且选择信号SEL<0:n>依照温度信息INF_TMP具有不同的值。选择信号SEL<0:n>可以选择多个偏压V_BIAS0、V_BIAS1、...和V_BIASn中的任何一个。最后，控制信号产生器332可以输出对应于温度信息INF_TMP的偏压作为电流控制信号CTR_I。
图5是图示图3的半导体存储设备的预定部分的电路图。即，图5示出了图3中除控制信号产生器332之外的其它组件。
参照图5，半导体存储设备包括多个存储单元510A、多个基准存储单元510B、第一和第二写入驱动器530A和530B、单元电流产生器550A、基准电流产生器550B、第一和第二电流控制器570A和570B以及感测放大器590。
如参考图3所描述，图3的半导体存储设备依照温度信息INF_TMP来控制被施加到存储单元阵列350的读取电流I_RD的电流量。在图5中所示出的半导体存储设备也把这种特性应用于多个基准存储单元510B以及多个存储单元510A中。换句话说，图3的电流产生器310对应于图5的单元电流产生器550A和基准电流产生器550B，并且图3的电流调节器334对应于图5的第一和第二电流控制器570A和570B。此外，图3的存储单元阵列350对应于多个存储单元510A和多个基准存储单元510B。
以下，将详细描述图5的半导体存储设备的组件。
多个存储单元510A存储数据。如在图1中所描绘，多个存储单元510A包括用于对应于每个地址执行切换操作的NMOS晶体管NM和用于存储数据的磁性隧道结器件(MTJ)。多个存储单元510A中的每个对应于每条字线WL0、WL1、...和WLn并且被连接在源线SL和位线BL之间。稍后将描述多个存储单元510A的写入和读取操作。
第一写入驱动器530A依照数据来驱动源线SL和位线BL。第一写入驱动器530A包括源线驱动器530A_1和位线驱动器530A_2。
源线驱动器530A_1响应于数据而利用核心电压VCORE或地电压VSS来驱动源线SL。位线驱动器530A_2响应于数据而利用核心电压VCORE或地电压VSS来驱动位线BL。
以下将简要描述多个存储单元510A的写入操作。为了说明的目的，假定在多条字线WL0、WL1、...和WLn的存储单元之中激活与执行写入操作的存储单元相对应的那一个。由于在写入操作期间激活位线选择信号BS，所以可以借助位线驱动器530A_2来驱动位线BL。
对于用于写入数据‘1’的写入操作来说，源线驱动器530A_1利用核心电压VCORE来驱动源线SL，并且位线驱动器530A_2利用地电压VSS来驱动位线BL。因此，电流从源线SL通过磁性隧道结器件流到位线BL，因而数据‘1’被存储到存储单元中，如图1所示。
对于用于写入数据‘0’的写入操作来说，源线驱动器530A_1利用地电压VSS来驱动源线SL，并且位线驱动器530A_2利用核心电压VCORE来驱动位线BL。因此，电流从位线BL通过磁性隧道结器件(MTJ)流到源线，因而存储单元存储数据‘0’。
多个基准存储单元510B产生基准电流I_REF。多个基准存储单元510B具有多个存储单元510A的类似结构。两个基准存储单元分成一组，并对应于一条字线被布置在一起。为了说明的目的，对应于一条字线的两个基准存储单元被称为基准存储单元组。
通常，在半导体存储设备被完全制造成为产品之前，在所有基准存储单元组中的两个基准存储单元应当分别存储数据‘1’和‘0’。即，基准存储单元组中的一个基准存储单元应当变为具有相对较大阻抗值的磁性隧道结器件RH，并且另一个应当变为具有相对较小阻抗值(例如，小于相对较大阻抗值)的磁性隧道结器件RL。由于磁性隧道结器件具有如图2所示改变的阻抗值，所以所有基准存储单元组应当存储具有不同逻辑状态的‘0’和‘1’。多个基准存储单元510B应当存储‘0’和‘1’，以便对应于所选存储单元的阻抗值改变的状态来产生基准电流I_REF。稍后将描述与多个基准存储单元510B相关的写入操作和读取操作。
第二写入驱动器530B把数据‘1’和‘0’存储到多个基准存储单元510B中。第二写入驱动器530B包括第一和第二线路驱动器530B_1和530B_2。
第一线路驱动器530B_1依照要存储的数据而利用核心电压VCORE或地电压VSS来驱动基准源线REF_SL。第二线路驱动器530B_2依照要存储的数据而利用核心电压VCORE或地电压VSS来驱动第一和第二基准位线REF_BL1和REF_BL2。
以下，将简要描述涉及基准存储单元的写入操作。为了说明的目的，假定激活多条字线WL0、WL1、...和WLn中的一条。
当执行写入操作来写入数据‘1’时，第一驱动控制信号REF_H变为逻辑高，进而第一NMOS晶体管NM1导通。第一线路驱动器530B_1利用核心电压VCORE驱动基准源线REF_SL，并且第二线路驱动器530B_2利用地电压VSS驱动第一基准位线REF_BL1。因此，电流从基准源线REF_SL通过磁性隧道结器件RH流到第一基准位线REF_BL1。磁性隧道结器件RH存储数据‘1’。即，磁性隧道结器件RH具有相对较大的阻抗值。
当执行写入操作来写入数据‘0’时，第二电压驱动控制信号REF_L变为逻辑高，进而第二NMOS晶体管NM2导通。第一线路驱动器530B_1利用地电压VSS驱动基准源线REF_SL，并且第二线路驱动器530B_2利用核心电压VCORE驱动第二基准位线REF_BL2。因此，电流从第二基准位线REF_BL2通过磁性隧道结器件RL流到基准源线REF_SL。因此，磁性隧道结器件RL存储数据‘0’。即，磁性隧道结器件RL具有相对较小的阻抗值。
如上所述，多个基准存储单元510B包括具有相对较大阻抗值的磁性隧道结器件RH和具有相对较小阻抗值的磁性隧道结器件RL。例如，为了把数据‘1’和‘0’存储到对应于一条字线的基准存储单元组中，激活一条字线，通过第一和第二电压驱动控制信号REF_H和REF_L来选择相应的基准存储单元，并且第一和第二线路驱动器530B_1和530B_2执行相关的操作。为了把数据‘1’和‘0’存储到其它基准存储单元组中，对应于相应的字线重复上述操作。
单元电流产生器550A对应于在多个存储单元510A当中由多条字线WL0、WL1、...和WLn所选择的存储单元来产生数据电流I_DAT。单元电流产生器550A由电流反射镜形成。单元电流产生器550A不仅产生数据电流I_DAT而且产生读取电流I_RD。读取操作中读取电流I_RD的变化通过电流反射镜结构被反映到数据电流I_DAT。
基准电流产生器对应于由多条字线WL0、WL1、...和WLn所选择的基准存储单元组来产生基准电流I_REF。基准电流I_REF的量大约为在所选基准存储单元组之间流过的电流量的一半。即，基准电流I_REF大约为在具有相对较大阻抗值的磁性隧道结器件RH和具有相对较小阻抗值的磁性隧道结器件RL之间流过的电流之和的一半。
响应于在读取操作期间激活的电流施加控制信号CSE来启用单元电流产生器550A和基准电流产生器550B。
第一电流控制器570A响应于电流控制信号CTR_I来控制从单元电流产生器550A所产生的读取电流I_RD的电流量，并且把控制的电流转送到多个存储单元510A。第一电流控制器570A包括在单元电流产生器550A和多个存储单元510A之间形成的源极-漏极路径和利用栅极来接收电流控制信号CTR_I的第三NMOS晶体管NM3。电流控制信号CTR_I依照温度信息INF_TMP来决定电压电平。这意味着可以依照温度来控制读取电流I_RD。
第二电流控制器570B响应于电流控制信号CTR_I来控制从基准电流产生器550B产生的电流，并且把控制的电流转送到多个基准存储单元510B。第二电流控制器570B包括在基准电流产生器550B和多个基准存储单元510B之间连接的第四和第五NMOS晶体管NM4和NM5。第四NMOS晶体管NM4包括在基准电流产生器550B和第一基准位线REF_BL1之间的源极-漏极路径和用于接收电流控制信号CTR_1的栅极。第五NMOS晶体管NM5包括在基准电流产生器550B和第二基准位线REF_BL2之间的源极-漏极路径和用于接收电流控制信号CTR_I的栅极。像第一电流控制器570A一样，第二电流控制器570B可以依照温度来控制流到多个基准存储单元510B的电流。
感测放大器590感测并放大数据电流I_DAT和基准电流I_REF。感测放大器590接收对应于所选字线的基准存储单元组的基准电流I_REF和依照对应于所选字线的存储单元的数据而改变的数据电流I_DAT，把所述基准电流I_REF与数据电流I_DAT相比较，并且输出比较结果，以便使半导体存储设备能够确定在存储单元中所存储的数据。
以下将简要描述多个存储单元510A的读取操作。为了说明的目的，假定在读取操作期间激活第一字线WL1并且还激活读取激活信号RD。
如果激活第一字线WL1，那么相应存储单元的NMOS晶体管导通，并且依照在相应存储单元的磁性隧道结器件中所存储的数据来确定从单元电流产生器550A所产生的读取电流I_RD的量。如果在磁性隧道结器件中所存储的数据为‘1’，那么磁性隧道结器件的阻抗值为大，因而读取电流I_RD变小。如果在磁性隧道结器件中所存储的数据为‘0’，那么磁性隧道结器件的阻抗值变小，因而读取电流I_RD变大。依照对应于温度信息INF_TMP的电流控制信号CTR_I的电压来控制读取电流I_RD。读取电流I_RD的电流量被反映到数据电流I_DAT，并且数据电流I_DAT被转送到感测放大器590。对应于列地址来激活单元选择信号YI。
当激活第一字线WL1时，相应基准存储单元组的NMOS晶体管导通，因而电流通过具有相对较大阻抗值的磁性隧道结器件RH和具有相对较小阻抗值的磁性隧道结器件RL流到基准源线REF_SL。最后，电流流过对应于第一字线排列的具有相对较大阻抗值的磁性隧道结器件RH和磁性隧道结器件RL。基准电流产生器570B产生基准电流I_REF，其大约为具有相对较大阻抗值的磁性隧道结器件RH的电流量与具有相对较小阻抗值的磁性隧道结器件RL的电流量的和的一半量。在本实施例中，可以依照电流控制信号CTR_I的电压来控制被施加到多个基准存储单元510B的电流。在读取操作期间激活基准单元激活信号YREF，以便把基准电流I_REF转送到感测放大器590。
然后，感测放大器590感测并放大与第一字线WL1相对应的所选存储单元的数据电流I_DAT、对应于第一字线WL1的具有相对较大阻抗值的所选磁性隧道结器件RH的基准电流I_REF以及对应于第一字线WL1的具有相对较小阻抗值的所选磁性隧道结器件RL的基准电流I_REF。半导体存储设备通过上述操作来执行读取操作。
依照本实施例的半导体存储设备依照温度来控制被施加到多个存储单元510A的读取电流I_RD的电流量。因此，即便磁性隧道结器件具有在图2中所示出的温度特性曲线，也可以把温度补偿操作反映到读取电流I_RD，并且可通过控制读取电流I_RD的电流量来进一步准确地确定数据。
依照本实施例的半导体存储设备依照温度来控制被施加到多个基准存储单元510B的电流量。因此，可以把温度补偿操作反映到基准电流I_REF。
依照本实施例的半导体存储设备通过依照磁性隧道结器件的温度来改进隧道磁阻特性，所以即便温度改变也可以稳定地执行读取操作。因此，可以改进半导体存储设备的可靠性。
虽然已经相对于具体实施例描述了本发明，不过对那些本领域技术人员来说容易明白的是：在不脱离如所附权利要求所定义的本发明精神和范围的情况下，可以进行各种改变和修改。

Claims (15)

1.一种半导体存储设备，包括：
多个存储单元，配置为存储具有依赖于在第一和第二电压驱动线路之间流动的电流方向的逻辑状态的数据；
电流产生器，配置为产生预定的读取电流、向所述多个存储单元施加所述预定的读取电流并且产生依赖于所述数据的、与读取电流的变化相对应的数据电流；和
电流控制器，连接到读取电流的电流路径并且配置为控制读取电流的电流量。
2.如权利要求1所述的半导体存储设备，进一步包括配置为利用对应于所述数据的功率来驱动第一和第二电压驱动线路的写入驱动器。
3.如权利要求1所述的半导体存储设备，其中所述电流控制器包括：
控制信号产生器，配置为产生对应于温度信息的电流控制信号；和
电流调节器，配置为响应于所述电流控制信号来调节读取电流的电流量。
4.如权利要求3所述的半导体存储设备，其中所述电流控制信号具有对应于所述温度信息的电压电平。
5.如权利要求3所述的半导体存储设备，其中所述控制信号产生器包括：
选择信号产生器，配置为产生对应于所述温度信息的选择信号；
电压产生器，配置为产生多个偏压；和
多路复用器，配置为对应于所述选择信号而输出所述多个偏压中的一个作为所述电流控制信号。
6.如权利要求1所述的半导体存储设备，其中所述多个存储单元中的每个包括：
开关，配置为响应于地址来执行切换操作；和
磁性隧道结器件，连接到所述开关。
7.一种半导体存储设备，包括：
多个存储单元，配置为存储具有依赖于在源线和位线之间流动的电流方向的逻辑状态的数据；
单元电流产生器，配置为产生预定的读取电流、向所述多个存储单元施加所述预定的读取电流并且产生依赖于所述数据的、与读取电流的变化相对应的数据电流；
电流控制器，连接到读取电流的电流路径并且配置为依赖于温度信息来控制读取电流的电流量；
多个基准存储单元组，配置为存储具有依赖于在基准源线和基准位线之间流动的电流方向的逻辑状态的基准数据；
基准电流产生器，配置为产生预定的电流、向所述多个基准存储单元施加所述预定的电流并且产生对应于所述基准数据的基准电流；
基准电流控制器，配置为依照所述温度信息来控制在所述基准电流产生器中被施加到所述多个基准存储单元的电流；和
感测放大器，配置为感测并放大所述数据电流和所述基准电流。
8.如权利要求7所述的半导体存储设备，进一步包括：
第一写入驱动器，配置为利用对应于所述数据的功率来驱动源线和位线；和
第二写入驱动器，配置为根据对应于所述基准数据的功率来驱动基准源线和基准位线。
9.如权利要求7所述的半导体存储设备，其中所述电流控制器和所述基准电流控制器中的每个包括电流调节器，所述电流调节器被配置为依赖于所述温度信息来调节相应电流的电流量。
10.如权利要求9所述的半导体存储设备，进一步包括配置为产生对应于所述温度信息的电流控制信号并控制所述电流调节器的控制信号产生器。
11.如权利要求10所述的半导体存储设备，其中所述电流控制信号具有对应于所述温度信息的电压电平。
12.如权利要求10所述的半导体存储设备，其中所述控制信号产生器包括：
选择信号产生器，配置为产生对应于所述温度信息的选择信号；
电压产生器，配置为产生多个偏压；和
多路复用器，配置为对应于所述选择信号来输出所述多个偏压中的一个。
13.如权利要求7所述的半导体存储设备，其中所述多个存储单元中的每个包括：
开关，配置为响应于地址来执行切换操作；和
磁性隧道结器件，连接到所述开关。
14.如权利要求7所述的半导体存储设备，其中所述多个基准存储单元组中的每个包括：
第一和第二开关，配置为响应于地址来执行切换操作；和
第一和第二磁性隧道结器件，分别连接到第一和第二开关。
15.如权利要求14所述的半导体存储设备，其中所述第一和第二磁性隧道结器件存储具有不同逻辑状态的数据。
CN2009101618848A 2009-05-13 2009-08-05 半导体存储设备 Expired - Fee Related CN101887745B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090041587A KR101083302B1 (ko) 2009-05-13 2009-05-13 반도체 메모리 장치
KR10-2009-0041587 2009-05-13

Publications (2)

Publication Number Publication Date
CN101887745A true CN101887745A (zh) 2010-11-17
CN101887745B CN101887745B (zh) 2013-08-21

Family

ID=43068395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101618848A Expired - Fee Related CN101887745B (zh) 2009-05-13 2009-08-05 半导体存储设备

Country Status (4)

Country Link
US (1) US7920417B2 (zh)
JP (1) JP2010267363A (zh)
KR (1) KR101083302B1 (zh)
CN (1) CN101887745B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630266A (zh) * 2017-03-24 2018-10-09 东芝存储器株式会社 存储设备及其控制方法
CN109509497A (zh) * 2017-09-15 2019-03-22 三星电子株式会社 电阻式存储器装置
TWI679651B (zh) * 2018-04-18 2019-12-11 力旺電子股份有限公司 記憶體電路及操作記憶體電路的方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110046808A (ko) * 2009-10-29 2011-05-06 삼성전자주식회사 상 변화 메모리 장치의 데이터 리드 회로 및 이를 포함하는 장치들
US8625338B2 (en) * 2010-04-07 2014-01-07 Qualcomm Incorporated Asymmetric write scheme for magnetic bit cell elements
KR101218285B1 (ko) * 2011-01-05 2013-01-03 에스케이하이닉스 주식회사 반도체 메모리 장치
EP2751807A4 (en) 2011-09-02 2015-02-18 Hewlett Packard Development Co DEVICE FOR STORING DATA AND METHOD FOR READING MEMORY CELLS
KR101962784B1 (ko) * 2012-10-09 2019-03-27 삼성전자주식회사 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치
KR20140108800A (ko) 2013-02-28 2014-09-15 에스케이하이닉스 주식회사 기준 컬럼, 반도체 장치 및 프로세서와 시스템
US9165629B2 (en) * 2013-03-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for MRAM sense reference trimming
KR102011138B1 (ko) 2013-04-25 2019-10-21 삼성전자주식회사 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법
US9583170B2 (en) * 2015-02-12 2017-02-28 Qualcomm Incorporated Adjusting resistive memory write driver strength based on a mimic resistive memory write operation
IT201600084790A1 (it) * 2016-08-11 2018-02-11 St Microelectronics Srl Dispositivo di memoria a cambiamento di fase, sistema includente il dispositivo di memoria e metodo di funzionamento del dispositivo di memoria a cambiamento di fase
CN110832592A (zh) 2017-07-28 2020-02-21 英特尔公司 用于铁电存储器的无印记写入驱动器
KR102384161B1 (ko) * 2017-08-24 2022-04-08 삼성전자주식회사 비트 라인 누설 전류에 의한 읽기 페일을 방지하도록 구성되는 메모리 장치 및 그 동작 방법
KR102532204B1 (ko) * 2017-09-15 2023-05-16 삼성전자 주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 그것의 동작 방법
US10839879B2 (en) * 2018-09-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Read techniques for a magnetic tunnel junction (MTJ) memory device with a current mirror
US11074968B2 (en) * 2019-11-22 2021-07-27 International Business Machines Corporation Method and system to improve read reliability in memory devices
IT202000020416A1 (it) * 2020-08-25 2022-02-25 St Microelectronics Srl Dispositivo di memoria

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414558A (zh) * 2001-10-26 2003-04-30 三菱电机株式会社 具有数据读出电流调节功能的薄膜磁性体存储器
CN1423280A (zh) * 2001-12-03 2003-06-11 惠普公司 用于存储阵列中温度变化的写电流补偿
CN1735943A (zh) * 2002-03-20 2006-02-15 索尼株式会社 使用铁磁隧道结器件的磁存储装置
JP2008177594A (ja) * 2008-02-21 2008-07-31 Canon Inc 不揮発磁気薄膜メモリ装置および記録方法
WO2008124704A1 (en) * 2007-04-05 2008-10-16 Qualcomm Incorporated Spin transfer torque magnetoresistive random access memory and design methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2801719B1 (fr) * 1999-11-30 2002-03-01 St Microelectronics Sa Dispositif de lecture pour memoire en circuit integre
JP3812498B2 (ja) * 2001-12-28 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置
JP2003257192A (ja) * 2002-03-06 2003-09-12 Mitsubishi Electric Corp 半導体記憶装置および不揮発性半導体記憶装置
JP3914869B2 (ja) * 2002-12-20 2007-05-16 スパンション インク 不揮発性メモリ及びその書き換え方法
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
US6775186B1 (en) * 2003-07-03 2004-08-10 Tower Semiconductor Ltd. Low voltage sensing circuit for non-volatile memory device
JP3869430B2 (ja) * 2004-05-11 2007-01-17 株式会社東芝 磁気ランダムアクセスメモリ
DE102004045207B3 (de) * 2004-09-17 2006-05-04 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Auslesen einer Flash-/EEPROM-Speicherzelle
US7359254B2 (en) * 2005-10-13 2008-04-15 Sigmatel, Inc. Controller for controlling a source current to a memory cell, processing system and methods for use therewith
ITTO20070109A1 (it) * 2007-02-14 2008-08-15 St Microelectronics Srl Circuito e metodo di lettura per un dispositivo di memoria non volatile basati sulla generazione adattativa di una grandezza elettrica di riferimento

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414558A (zh) * 2001-10-26 2003-04-30 三菱电机株式会社 具有数据读出电流调节功能的薄膜磁性体存储器
CN1423280A (zh) * 2001-12-03 2003-06-11 惠普公司 用于存储阵列中温度变化的写电流补偿
CN1735943A (zh) * 2002-03-20 2006-02-15 索尼株式会社 使用铁磁隧道结器件的磁存储装置
WO2008124704A1 (en) * 2007-04-05 2008-10-16 Qualcomm Incorporated Spin transfer torque magnetoresistive random access memory and design methods
JP2008177594A (ja) * 2008-02-21 2008-07-31 Canon Inc 不揮発磁気薄膜メモリ装置および記録方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630266A (zh) * 2017-03-24 2018-10-09 东芝存储器株式会社 存储设备及其控制方法
CN109509497A (zh) * 2017-09-15 2019-03-22 三星电子株式会社 电阻式存储器装置
CN109509497B (zh) * 2017-09-15 2024-04-16 三星电子株式会社 电阻式存储器装置
TWI679651B (zh) * 2018-04-18 2019-12-11 力旺電子股份有限公司 記憶體電路及操作記憶體電路的方法
US10692546B2 (en) 2018-04-18 2020-06-23 Ememory Technology Inc. Method for programming a memory circuit with a verification process

Also Published As

Publication number Publication date
JP2010267363A (ja) 2010-11-25
KR101083302B1 (ko) 2011-11-15
KR20100122600A (ko) 2010-11-23
US7920417B2 (en) 2011-04-05
CN101887745B (zh) 2013-08-21
US20100290280A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
CN101887745B (zh) 半导体存储设备
KR101068573B1 (ko) 반도체 메모리 장치
CN1331155C (zh) 基于选择存储单元与基准单元的电阻差读出数据的存储器
US6788569B2 (en) Thin film magnetic memory device reducing a charging time of a data line in a data read operation
US9672885B2 (en) MRAM word line power control scheme
JP2004103174A (ja) 半導体記憶装置
CN100505085C (zh) 多个存储单元共用存取元件的薄膜磁性体存储装置
KR20100131104A (ko) 반도체 메모리 장치
JP2011258288A (ja) 半導体記憶装置
US6903965B2 (en) Thin film magnetic memory device permitting high precision data read
CN101276638B (zh) 具有铁电器件的半导体存储器器件及其更新方法
JP2002367364A (ja) 磁気メモリ装置
JP3736483B2 (ja) 強磁性トンネル接合素子を用いた磁気記憶装置
KR101057724B1 (ko) 반도체 메모리 장치와 그의 구동 방법
JP5354391B2 (ja) 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの動作方法
JP2004134057A (ja) マグネチックランダムアクセスメモリ及びそのデータセンシング回路とデータセンシング方法
JP2008084533A (ja) 薄膜磁性体記憶装置
KR101171254B1 (ko) 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치
KR20220035703A (ko) 데이터 기입을 위한 저항성 메모리 장치 및 이의 동작 방법
JP2004103202A (ja) 薄膜磁性体記憶装置
JP2012123875A (ja) 半導体記憶装置
KR100742203B1 (ko) 메모리 셀 선택 회로를 포함하는 반도체 메모리 장치와그것의 동작 방법
JP2009301668A (ja) 不揮発性半導体記憶装置の読出回路
CN104603882B (zh) Mram字线功率控制方案
JP4749454B2 (ja) 薄膜磁性体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130821

Termination date: 20160805