CN101877044A - 总谐波失真优化模拟乘法器 - Google Patents

总谐波失真优化模拟乘法器 Download PDF

Info

Publication number
CN101877044A
CN101877044A CN2010101798843A CN201010179884A CN101877044A CN 101877044 A CN101877044 A CN 101877044A CN 2010101798843 A CN2010101798843 A CN 2010101798843A CN 201010179884 A CN201010179884 A CN 201010179884A CN 101877044 A CN101877044 A CN 101877044A
Authority
CN
China
Prior art keywords
voltage
current
signal
circuit
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101798843A
Other languages
English (en)
Other versions
CN101877044B (zh
Inventor
来新泉
王松林
王辉
刘晨
杜鹏飞
王安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN2010101798843A priority Critical patent/CN101877044B/zh
Publication of CN101877044A publication Critical patent/CN101877044A/zh
Application granted granted Critical
Publication of CN101877044B publication Critical patent/CN101877044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种总谐波失真优化模拟乘法器，主要解决现有技术交越失真大，和功率因数低的问题。它通过三个电压/电流转换电路分别将第一输入信号MULTIN、第二输入信号COMP和第一基准电压VREF1转化为四路电流信号I1～I4到乘积电路中；通过乘积电路对电流I1～I4进行乘除运算，输出总电流IO到电流/电压转换电路中；通过电流/电压转换电路，将乘积电路输出的总电流IO进行I-V转化，输出电压乘积PRODUCT到输出电压的高箝位电路中；通过输出电压的高箝位电路将乘积信号PRODUCT高箝位在第二基准电压VREF2上。本发明根据三极管基极-发射极间电压VBE与集电极电流IC之间对数关系来实现乘法功能，能够减小由交越失真产生的总谐波失真，进而提高功率因数，可用于有源功率因数校正器中。

Description

总谐波失真优化模拟乘法器
技术领域
本发明属于电子元器件技术领域，涉及模拟集成电路，特别是一种乘法器，用于开关电源设计中的有源功率因数校正器。
背景技术
在开关电源领域中，任何使输入电网电流为非正弦，或即使是正弦波但和正弦输入电压不同相位，或使输入电流具有谐波的电路结构都会降低功率因数PF，从而产生功率损耗。功率因数校正器PFC是提高电子产品的功率因数、降低谐波干扰的有效方法之一。模拟乘法器主要应用有源功率因数校正器APFC中，是APFC电路的核心，它将正弦输入信号经整流、分压后与误差放大器输出信号进行相乘，得到一个与整流输入电压同频同相的正弦波形，提供输入电流的峰值比较电平，从而保证输入电压与输入电流同频同相，达到提高功率因数的目的。
一般整流输出端都接有高频滤波电容，同时功率开关管漏极节点存在体电容，再加之整流二极管还存在正向导通压降，所有这些都会导致桥式整流器的交流输入电压过零时整流信号会产生交越失真，这也决定了输入电流随之产生交越失真，失真波形程度通常用总谐波失真THD系数来衡量。在现有技术中大多采用吉尔伯特单元作为模拟乘法器，由于其工艺兼容性差，控制电路复杂，线性输入范围较窄，并且会带来一定程度上的交越失真，进而降低***的功率因数，难以满足集成电路发展的要求。
发明内容
本发明的目的在于避免现有技术的不足，提供一种总谐波失真优化模拟乘法器，以扩大线性输入范围，简化控制电路，减小交越失真，提高***的功率因数，满足集成电路发展的要求。
为实现上述目的，本发明包括：
第一电压/电流转换电路，用于接收第一输入信号MULTIN，输出电流信号I1到乘积电路中；
第二电压/电流转换电路，用于接收第二输入信号COMP，输出电流信号I2到乘积电路中；
第三电压/电流转换电路，用于接收第一基准电压信号VREF1，输出两路电流信号I3和I4到乘积电路中；
乘积电路，用于对各转换电路输出的电流信号I1、I2、I3和I4进行乘除运算，输出总电流信号IO＝I1×(I2-I3)/I4到电流/电压转换电路中；
电流/电压转换电路，用于将乘积电路输出的总流信号IO进行电流-电压转化，输出乘积信号PRODUCT到输出电压的高箝位电路中；
输出电压的高箝位电路，用于将乘积信号PRODUCT高箝位在第二基准电压信号VREF2上。
上述的总谐波失真优化模拟乘法器，其中所述的第一电压/电流转换电路，包括第一运算放大器OP1、补偿电压源Voff、两个PMOS管M4～M5、两个NMOS管M6～M7、NPN三极管Q6以及转化电阻R2；第一运算放大器OP1和三极管Q6构成缓冲器，两个PMOS管M4～M5以及两个NMOS管M6～M7组成电流镜；该缓冲器保证OP1的两输入端电压信号相等，且正相输入端接补偿电压源Voff的正极，Voff的负极接第一输入信号MULTIN，反相输入端通过跨接转化电阻R2将输入电压信号转化为电流信号，该电流镜将缓冲器转换的电流信号镜像，产生输出电流信号I1到乘积电路中。
上述的总谐波失真优化模拟乘法器，其中所述的第二电压/电流转换电路，包括第二运算放大器OP2、两个PMOS管M8～M9、三极管Q7以及转化电阻R3；第二运算放大器OP2和三极管Q7构成缓冲器，两个PMOS管M8～M9组成电流镜；该缓冲器保证OP2的两输入端电压信号相等，且正相输入端接第二输入信号COMP，反相输入端通过跨接转化电阻R3将输入电压信号转化为电流信号，该电流镜将缓冲器转换的电流信号镜像，产生输出电流信号I2到乘积电路中。
上述的总谐波失真优化模拟乘法器，其中所述的第三电压/电流转换电路，包括第三运算放大器OP3，两个PMOS管M13～M14，三个NMOS管M10～M12，三极管Q8以及转化电阻R4；第三运算放大器OP3与三极管Q8构成缓冲器，三个NMOS管M10～M12以及两个PMOS管M13～M14组成电流镜；该缓冲器保证OP3的两输入端电压信号相等，且正相输入端接第一基准电压信号VREF1，反相输入端通过跨接转化电阻R4将输入电压信号转化为电流信号，该电流镜将缓冲器转换的电流信号镜像，产生两路输出电流信号I3和I4到乘积电路中。
上述的总谐波失真优化模拟乘法器，其中所述的乘积电路，包括五个NPN三极管Q1～Q5，三极管Q1用于接收第一电压/电流转换电路输出电流I1，三极管Q2用于接收第二电压/电流转换电路与第三电压/电流转换电路输出电流之差I2-I3，三极管Q3用于接收第三电压/电流转换电路输出电流I4，三极管Q4用于产生总输出电流IO到电流/电压转换电路中，三极管Q5用于产生该乘积电路的偏置电压；三极管Q1～Q4结构完全相同，且组成一个闭合回路。
上述的总谐波失真优化模拟乘法器，其中所述的电流/电压转换电路，包括两个PMOS管M1～M2，转化电阻R1；两个PMOS管M1～M2组成电流镜，将乘积电路总输出电流IO镜像，并通过跨接电阻R1转化为输出电压乘积信号PRODUCT。
上述的总谐波失真优化模拟乘法器，其中所述的输出电压的高箝位电路，包括第四运算放大器OP4以及NMOS管M3，用于将输出电压乘积信号PRODUCT高箝位在第二基准电压信号VREF2上。
本发明的优点是：
(1)本发明根据三极管基极～发射极之间电压VBE与集电极电流IC成对数关系，即VBE电压之和等于IC电流之积原理实现乘法功能，电路结构新颖简单，不需要复杂的控制电路。
(2)本发明与传统吉尔伯特单元乘法器比较，由于把电压乘积转化为电流乘积，减小了由电压失调产生的非线性失真，同时增大了输入电压的范围。
(3)本发明通过在第一电压/电流转换电路中增加补偿电压源Voff，从而进一步减小了该乘法器的THD，提升了***的功率因数。
(4)通过对本发明输入信号的位置变换，可将模拟乘法器演变为模拟除法器，广泛适用于信号处理电路和***中。
附图说明
图1为本发明的原理框图；
图2为本发明电路结构图。
具体实施方式
以下参照附图对本发明作进一步详细描述。
参照图1，本发明包括第一电压/电流转换电路1，第二电压/电流转换电路2，第三电压/电流转换电路3，乘积电路4，电流/电压转换电路5，输出电压的高箝位电路6。其中：第一电压/电流转换电路1接收第一输入信号MULTIN，经过V/I转化后输出电流信号I1到乘积电路4中；第二电压/电流转换电路2接收第二输入信号COMP，经过V/I转化后输出电流信号I2到乘积电路4中；第三电压/电流转换电路3接收第一基准电压信号VREF1，经过V/I转化后输出两路电流信号I3和I4到乘积电路4中；乘积电路4对各转换电路输出的电流信号I1、I2、I3和I4进行乘除运算，输出总电流信号IO＝I1×(I2～I3)/I4到电流/电压转换电路5中；电流/电压转换电路5将乘积电路输出的总电流信号IO进行I/V转化，输出电压乘积信号PRODUCT到输出电压的高箝位电路6中；输出电压的高箝位电路6将乘积信号PRODUCT高箝位在第二基准电压信号VREF2上。
参照图2，本发明各单元电路的结构及原理描述如下：
第一电压/电流转换电路1，包括但不限于第一运算放大器OP1、补偿电压源Voff、两个PMOS管M4～M5、两个NMOS管M6～M7、NPN三极管Q6以及转化电阻R2。其中第一运算放大器OP1和NPN三极管Q6接成缓冲器结构，OP1正相输入端接补偿电压源Voff的正极，Voff的负极接第一输入信号MULTIN，因而实际正相端电压为MULTIN与Voff之和，通过反相输入端跨接转化电阻R2将此电压转化为电流I1＝(MULTIN+Voff)/R2，经过两个PMOS管M4～M5组成的电流镜镜像再经两个NMOS管M6～M7组成的电流镜镜像输出电流I1到乘积电路4中。
第二电压/电流转换电路2，包括但不限于第二运算放大器OP2、两个PMOS管M8～M9、NPN三极管Q7以及转化电阻R3。其中第二运算放大器OP2和NPN三极管Q7接成缓冲器结构，OP2正相输入端接第二输入信号COMP，通过反相输入端跨接转化电阻R3将此电压转化为电流I2＝COMP/R3，经过两个PMOS管M8～M9组成的电流镜镜像输出I2到乘积电路4中。
第三电压/电流转换电路3，包括但不限于第三运算放大器OP3，两个PMOS管M13～M14，三个NMOS管M10～M12，NPN三极管Q8以及转化电阻R4。其中第三运算放大器OP3和NPN三极管Q8接成缓冲器结构，OP3正相输入端接第一基准电压信号VREF1，通过反相输入端跨接转化电阻R4将此电压转化为两路电流I3＝I4＝VREF1/R4，经过两个PMOS管M13～M14组成的电流镜镜像再经三个NMOS管M10～M12组成的电流镜镜像输出大小相等的两路电流I3和I4。由于镜像产生I3的NMOS管M10与第二电压/电流转换电路2中镜像产生I2的PMOS管M9的漏极相连，故实现两路电流信号的相减，得到电流信号I2-I3输出到乘积电路4中；NMOS管M11直接镜像输出电流信号I4到乘积电路4中。
乘积电路4，包括但不限于5个NPN三极管Q1～Q5。其中三极管Q1的发射极与第一电压/电流转换电路1中NMOS管M7的漏极连接，从而在Q1上产生电流I1；三极管Q2的集电极同时与第二电压/电流转换电路2中PMOS管M9的漏极和第三电压/电流转换电路3中NMOS管M10的漏极连接，从而使Q2上产生电流I2-I3；三极管Q3的发射极与第三电压/电流转换电路3中NMOS管M11的漏极连接，从而在Q3上产生电流I4；三极管Q4的集电极与电流/电压转换电路5中PMOS管M1的栅极和漏极连接，从而产生总电流信号IO输出到电流/电压转换电路5中，三极管Q5用于产生该乘积电路4的偏置电压。由于三极管Q1～Q4结构完全相同，且组成一个闭合回路，使VBE1+VBE2＝VBE3+VBE4，故利用三极管基极-发射极之间电压VBE与集电极电流IC成对数关系，即利用VBE电压之和等于IC电流之积的原理实现乘法功能，通过计算得到的总输出电流IO＝I1×(I2-I3)/I4。
电流/电压转换电路5，包括但不限于两个PMOS管M1～M2以及转化电阻R1。其中两个PMOS管M1～M2组成电流镜，将输入的总输出电流IO镜像后经电阻R1进行I/V转化，得到电压乘积信号PRODUCT，输出到输出电压的高箝位电路6中。
该电压乘积信号的大小为：
PRODUCT＝K×(MULTIN+Voff)×(COMP-VREF1)
其中，K表示该模拟乘法器的增益，其大小由四个转化电阻R1～R4的阻值以及各电流镜镜像比例关系决定；
MULTIN表示交流输入电压经桥式整流后的分压信号；
COMP表示输出反馈信号经误差放大后的输出信号；
VREF1表示第一基准电压信号，为2.5V；
Voff表示补偿电压源大小，它的存在保证了交流输入电压过零时即MULTIN＝0时，乘法器的输出乘积信号仍有一个微小的正向偏移电压，即PRODUCT＞0，消除了交流输入电流过零时所产生的交越失真，进而对THD进行了优化，提高了***的功率因数。
输出电压的高箝位电路6，包括但不限于第四运算放大器OP4以及NMOS管M3。其中第四运算放大器OP4的正相输入端接乘积信号PRODUCT，反相输入端接第二基准电压信号VREF2＝1.7V，其输出端与NMOS管M3的栅极连接，控制M3的导通关断。正常情况下，乘法器的乘积信号PRODUCT低于1.7V，NMOS管M3不能正常导通，总电流IO流经R1产生乘积信号PRODUCT＝IO×R1；当PRODUCT高于1.7V时，NMOS管M3导通，因而又拉低输出电压，使第四运算放大器OP4工作在深度负反馈的状态下，从而保证OP4的两输入端上电压近似相等，将乘积信号PRODUCT高箝位在第二基准电压信号VREF2＝1.7V上，以防止在有源功率因数校正器应用中交流输入电流信号过大对***所造成的损害。
以上仅是本发明的一个最佳实例，不构成对本发明的任何限制，显然在本发明的构思下，可以对其电路进行不同的变更与改进，但这些均在本发明的保护之列。

Claims (7)

1.一种总谐波失真优化模拟乘法器，其特征在于包括：
第一电压/电流转换电路(1)，用于接收第一输入信号MULTIN，输出电流信号I1到乘积电路(4)中；
第二电压/电流转换电路(2)，用于接收第二输入信号COMP，输出电流信号I2到乘积电路(4)中；
第三电压/电流转换电路(3)，用于接收第一基准电压信号VREF1，输出两路电流信号I3和I4到乘积电路(4)中；
乘积电路(4)，用于对各转换电路输出的电流信号I1、I2、I3和I4进行乘除运算，输出总电流信号IO到电流/电压转换电路(5)中；
电流/电压转换电路(5)，用于将乘积电路输出的总电流信号IO进行I-V转化，输出乘积信号PRODUCT到输出电压的高箝位电路(6)中；
输出电压的高箝位电路(6)，用于将乘积信号PRODUCT高箝位在第二基准电压信号VREF2上。
2.根据权利要求1所述的总谐波失真优化模拟乘法器，其特征在于：第一电压/电流转换电路(1)，包括第一运算放大器OP1、补偿电压源Voff、两个PMOS管M4～M5、两个NMOS管M6～M7、NPN三极管Q6以及转化电阻R2；第一运算放大器OP1和三极管Q6构成缓冲器，两个PMOS管M4～M5以及两个NMOS管M6～M7组成电流镜；该缓冲器保证OP 1的两输入端电压信号相等，且正相输入端接补偿电压源Voff的正极，Voff的负极接第一输入信号MULTIN，反相输入端通过跨接转化电阻R2将输入电压信号转化为电流信号，该电流镜将缓冲器转换的电流信号镜像，产生输出电流信号I1到乘积电路(4)中。
3.根据权利要求1所述的总谐波失真优化模拟乘法器，其特征在于：所述第二电压/电流转换电路(2)，包括第二运算放大器OP2、两个PMOS管M8～M9、三极管Q7以及转化电阻R3；第二运算放大器OP2和三极管Q7构成缓冲器，两个PMOS管M8～M9组成电流镜；该缓冲器保证OP2的两输入端电压信号相等，且正相输入端接第二输入信号COMP，反相输入端通过跨接转化电阻R3将输入电压信号转化为电流信号，该电流镜将缓冲器转换的电流信号镜像，产生输出电流信号I2到乘积电路(4)中。
4.根据权利要求1所述的总谐波失真优化模拟乘法器，其特征在于：所述第三电压/电流转换电路(3)，包括第三运算放大器OP3，两个PMOS管M13～M14，三个NMOS管M10～M12，三极管Q8以及转化电阻R4；第三运算放大器OP3与三极管Q8构成缓冲器，三个NMOS管M10～M12以及两个PMOS管M13～M14组成电流镜；该缓冲器保证OP3的两输入端电压信号相等，且正相输入端接第一基准电压信号VREF1，反相输入端通过跨接转化电阻R4将输入电压信号转化为电流信号，该电流镜将缓冲器转换的电流信号镜像，产生两路输出电流信号I3和I4到乘积电路(4)中。
5.根据权利要求1所述的总谐波失真优化模拟乘法器，其特征在于：所述乘积电路(4)，包括五个NPN三极管Q1～Q5，三极管Q1用于接收第一电压/电流转换电路(1)输出电流I1，三极管Q2用于接收第二电压/电流转换电路(2)与第三电压/电流转换电路(3)输出电流之差I2-I3，三极管Q3用于接收第三电压/电流转换电路(3)输出电流I4，三极管Q4用于产生总输出电流IO到电流/电压转换电路(5)中，三极管Q5用于产生该乘积电路(4)的偏置电压；三极管Q1～Q4结构完全相同，且组成一个闭合回路。
6.根据权利要求1所述的总谐波失真优化模拟乘法器，其特征在于：所述电流/电压转换电路(5)，包括两个PMOS管M1～M2，转化电阻R1；两个PMOS管M1～M2组成电流镜，将乘积电路(4)的总输出电流Io镜像，并通过跨接电阻R1转化为输出电压乘积信号PRODUCT。
7.根据权利要求1所述的总谐波失真优化模拟乘法器，其特征在于：所述输出电压的高箝位电路(6)，包括第四运算放大器OP4以及NMOS管M3，用于将输出电压乘积信号PRODUCT高箝位在第二基准电压信号VREF2上。
CN2010101798843A 2010-05-21 2010-05-21 总谐波失真优化模拟乘法器 Active CN101877044B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101798843A CN101877044B (zh) 2010-05-21 2010-05-21 总谐波失真优化模拟乘法器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101798843A CN101877044B (zh) 2010-05-21 2010-05-21 总谐波失真优化模拟乘法器

Publications (2)

Publication Number Publication Date
CN101877044A true CN101877044A (zh) 2010-11-03
CN101877044B CN101877044B (zh) 2013-02-27

Family

ID=43019599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101798843A Active CN101877044B (zh) 2010-05-21 2010-05-21 总谐波失真优化模拟乘法器

Country Status (1)

Country Link
CN (1) CN101877044B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226460A (zh) * 2013-04-18 2013-07-31 电子科技大学 多路模拟乘除法运算电路
CN110011658A (zh) * 2019-04-18 2019-07-12 南京航空航天大学 一种基于线性区mos管的两端口模拟乘法器设计方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214321A (en) * 1992-03-26 1993-05-25 Curtis Douglas R Analog multiplier/divider utilizing substrate bipolar transistors
US5966040A (en) * 1997-09-26 1999-10-12 United Microelectronics Corp. CMOS current-mode four-quadrant analog multiplier
US20010048336A1 (en) * 2000-05-30 2001-12-06 Matsushita Electric Industrial Co., Ltd. Analog multiplying circuit and variable gain amplifying circuit
CN2845027Y (zh) * 2005-11-08 2006-12-06 Bcd半导体制造有限公司 乘法器
CN101090267A (zh) * 2007-08-14 2007-12-19 开源集成电路(苏州)有限公司 高线性度宽输入范围可变增益单象限cmos乘法器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214321A (en) * 1992-03-26 1993-05-25 Curtis Douglas R Analog multiplier/divider utilizing substrate bipolar transistors
US5966040A (en) * 1997-09-26 1999-10-12 United Microelectronics Corp. CMOS current-mode four-quadrant analog multiplier
US20010048336A1 (en) * 2000-05-30 2001-12-06 Matsushita Electric Industrial Co., Ltd. Analog multiplying circuit and variable gain amplifying circuit
CN2845027Y (zh) * 2005-11-08 2006-12-06 Bcd半导体制造有限公司 乘法器
CN101090267A (zh) * 2007-08-14 2007-12-19 开源集成电路(苏州)有限公司 高线性度宽输入范围可变增益单象限cmos乘法器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226460A (zh) * 2013-04-18 2013-07-31 电子科技大学 多路模拟乘除法运算电路
CN103226460B (zh) * 2013-04-18 2016-08-24 电子科技大学 多路模拟乘除法运算电路
CN110011658A (zh) * 2019-04-18 2019-07-12 南京航空航天大学 一种基于线性区mos管的两端口模拟乘法器设计方法

Also Published As

Publication number Publication date
CN101877044B (zh) 2013-02-27

Similar Documents

Publication Publication Date Title
CN109921639A (zh) 一种基于可变导通时间控制的Buck变换器
CN105978337B (zh) 一种基于cot控制模式的失调电压消除电路
CN105827123A (zh) 电源变换电路及其驱动控制电路
CN107290581B (zh) 一种开关电路的电流检测电路及开关电路
US20180013341A1 (en) Power factor correction circuit, multiplier and voltage feed-forward circuit
CN113014076B (zh) 一种反激式ac/dc开关电源的线电压补偿电路
CN207926438U (zh) 直流电源
CN112491281B (zh) 开关电源及其控制电路和控制方法
CN108768156A (zh) 一种供电设备及其功率因素校正电路
CN101877044B (zh) 总谐波失真优化模拟乘法器
CN201611361U (zh) 过电流检测电路
CN114062765B (zh) 一种低功耗高精度电压检测电路
CN201294607Y (zh) 一种调试电路
CN107132405B (zh) 一种用于同步降压型变换器的过零检测电路
CN216414184U (zh) 电源转换器及其电流采样电路
JPH0344103A (ja) 電圧／絶対値電流コンバータ回路
CN112994433B (zh) 一种前沿消隐电路
CN108667293A (zh) 一种适用于电流模buck变换器的二次斜坡补偿电路
CN208299692U (zh) 一种适用于电流模buck变换器的二次斜坡补偿电路
CN106712487A (zh) 一种恒流输出的功率因素校正变换器
CN208638248U (zh) 一种供电设备及其功率因素校正电路
CN112710894A (zh) 一种单电源轨对轨绝对值电路
CN106487404B (zh) 一种用于消除输出直流失调的电路及方法
CN220605557U (zh) 一种机载28v直流过压浪涌抑制电路
CN218524791U (zh) 一种电表过零检测电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211108

Address after: 710075 room 1401, 14 / F, block D, Tsinghua Science Park, No. 65, Keji Second Road, high tech Zone, Xi'an, Shaanxi Province

Patentee after: Tianjian Jiufang (Xi'an) millimeter wave design and Research Institute Co.,Ltd.

Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an

Patentee before: XIDIAN University

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231016

Address after: 710071 Taibai South Road, Yanta District, Xi'an, Shaanxi Province, No. 2

Patentee after: XIDIAN University

Address before: 710075 room 1401, 14 / F, block D, Tsinghua Science Park, No. 65, Keji Second Road, high tech Zone, Xi'an, Shaanxi Province

Patentee before: Tianjian Jiufang (Xi'an) millimeter wave design and Research Institute Co.,Ltd.