CN103226460A - 多路模拟乘除法运算电路 - Google Patents

Abstract

本发明涉及模拟集成电路技术，特别涉及一种多路模拟乘除法运算电路。本发明公开了一种多路模拟乘除法运算电路，采用的技术方案是，多路模拟乘除法运算电路，包括：晶体管Q_k、晶体管Q'_k，k=0,1..n，晶体管M_i,j、晶体管M'_i,j，i=k+1|_k=0,1..n-1，j=1,2，运放和电阻。本发明的电路结构能够现多路模拟信号的乘除法运算，电流I'_n满足关系式本发明具有输出结果温度系数小，电路结构简单的特点。本发明输入输出均为电流信号，属于电流型模拟乘除法运算电路，无密勒效应，运算速度快。

Description

多路模拟乘除法运算电路

技术领域

本发明涉及模拟集成电路技术，特别涉及一种多路模拟乘除法运算电路。

背景技术

模拟乘法除法电路是用来实现模拟量之间相乘相除运算功能的，它不但可用于对模拟量的运算，而且广泛应用于通信***、测量***、控制***等领域，对模拟信号进行转换和处理。

常用的模拟乘法器大多使用吉尔伯特单元，如图1所示。电路由Vin2控制电流源Q3的电流i_EE,i_EE的变化导致了Q1和Q2跨导gm的变化，因此该电路又称为变跨导式模拟乘法器。电路输出V_O为：

V_O=-Kv_xv_y，其中

,其中V_T是热电压，与温度相关。

由于该电路的输出V_O的系数中含有与绝对温度成正比的量V_T,温度特性差，且输入和输出都是电压信号，存在密勒效应，运算速度慢。

模拟除法电路大多利用模拟乘法器单元，连接成如图2所示的形式。因此模拟乘法器中存在的问题在模拟除法器中依然存在，并且电路结构复杂。而要实现多路模拟信号乘除法运算，需将模拟乘法器和除法器进行级联，进一步加大了电路的复杂程度。

发明内容

本发明所要解决的技术问题，就是提供一种多路模拟乘除法运算电路，实现多路模拟信号的乘除法运算，简化电路设计、提高运算速度并降低温度对输出结果的影响。

本发明解决所述技术问题，采用的技术方案是，多路模拟乘除法运算电路，包括：晶体管Q_k、晶体管Q'_k，k=0,1..n，晶体管M_i,j、晶体管M'_i,j，i=k+1|_k=0,1..n-1，j=1,2，运放和电阻；其特征在于，所述多路模拟乘除法运算电路具有对称结构，晶体管Q_k与晶体管Q'_k结构相同，位置对称，晶体管M_i,j与晶体管M'_i,j结构相同，位置对称；晶体管Q_k发射极与晶体管M_i,1连接，晶体管Q'_k发射极与晶体管M'_i,1连接；晶体管M_i,1与晶体管M_i,2连接，晶体管M'_i,1与晶体管M'_i,2连接；偏置电流I_Bi、I'_Bi分别由晶体管M_i,1和晶体管M'_i,1输入，晶体管Q_k的发射极接电流I_k，晶体管Q'_k的发射极接电流I'_k，晶体管Q'_n发射极通过电阻接地，晶体管Q_k和晶体管Q'_k集电极接参考电平，运放输出端连接晶体管Q₀和晶体管Q'₀的基极，运放的两个输入端分别连接晶体管Q_n和晶体管Q'_n的发射极。

推荐的，所述运放为输出轨到轨运放。

具体的，所述多路模拟乘除法运算电路为电流型模拟乘除法运算电路。

进一步的，所述晶体管M_i,j和晶体管M'_i,j为场效应型晶体管或双极型晶体管。

进一步的，所述晶体管Q_k和晶体管Q'_k为NPN型晶体管或PNP型晶体管。

本发明的有益效果是，能够现多路模拟信号的乘除法运算，输出结果温度系数小，电路结构简单，输入输出均为电流信号。本发明电路属于电流型模拟乘除法运算电路，无密勒效应，运算速度快。

附图说明

图1是传统的模拟乘法器电路图；

图2是传统的模拟除法器电路图；

图3是实施例1的电路图；

图4是实施例2电路图；

图5是实施例3的电路图；

图6是图5所示电路的电流关系曲线；

图7是图5所示电路的输出电流与温度的关系曲线。

具体实施方式

下面结合附图及实施例，详细描述本发明的技术方案。

本发明的多路模拟乘除法运算电路，包括：晶体管Q_k、晶体管Q'_k，k=0,1..n，晶体管M_i,j、晶体管M'_i,j，i=k+1|_k=0,1..n-1，j=1,2，运放和电阻。本发明的多路模拟乘除法运算电路结构对称，晶体管Q_k与晶体管Q'_k具有相同结构和参数，并处于电路的对称位置。晶体管Q_k和晶体管Q'_k可以采用NPN型晶体管或PNP型晶体管。晶体管M_i,j与晶体管M'_i,j也具有相同结构和参数，同样处于电路的对称位置。晶体管M_i,j和晶体管M'_i,j可以采用场效应型晶体管或双极型晶体管。在电路连接关系上，晶体管Q_k发射极与晶体管M_i,1连接，晶体管Q'_k发射极与晶体管M'_i,1连接；晶体管M_i,1与晶体管M_i,2连接，晶体管M'_i1与晶体管M'_i2连接。偏置电流I_Bi、I'_Bi分别由晶体管M_i1和晶体管M'_i1输入，晶体管Q_k的发射极接电流I_k，晶体管Q'_k的发射极接电流I'_k，晶体管Q'_n发射极通过电阻接地，晶体管Q_k和晶体管Q'_k集电极接参考电平，本发明晶体管Q_k和晶体管Q'_k集电极的连接并没有严格的规定,参考电平可以是电源电压等。运放输出端与晶体管Q₀和晶体管Q'₀基极的连接点是本发明电路的对称点，运放的两个输入端分别连接晶体管Q_n和晶体管Q'_n的发射极。本发明的多路模拟乘除法运算电路，电流I'_n满足关系式 $I_n^{\′}=\frac{{\mathrm{\Π}}_{k=0}^n{I}_k}{{\mathrm{\Π}}_{k=0}^{n-1}{I}_k^{\′}}.$

当晶体管Q_k和晶体管Q'_k为NPN型晶体管，晶体管M_i,j和晶体管M'_i,j为场效应晶体管N型场效应晶体管（NMOS晶体管）时，电路连接方式如图3所示。当晶体管Q_k和晶体管Q'_k为PNP型晶体管，晶体管M_i,j和晶体管M'_i,j为PMOS晶体管时，电路连接方式如图4所示。

实施例1

参见图3，当晶体管Q_k和晶体管Q'_k为NPN型晶体管，晶体管M_i,j和晶体管M'_i,j为NMOS晶体管时，本例电路连接关系是，晶体管Q_k的发射极连接到电流I_k的负端和晶体管M_i,1的栅极，晶体管M_i,1的漏极连接到偏置电流I_Bi的正端和晶体管M_i,2的栅极。晶体管M_i,1的源极连接到晶体管M_i,2的漏极和晶体管Q_i的基极。晶体管Q'_k的发射极连接到输入电流I'_k的负端和晶体管M'_i,1的栅极，晶体管M'_i,1的漏极连接到偏置电流I'_Bi的正端和晶体管M'_i,2的栅极，晶体管M'_i,1的源极连接到晶体管M'_i,2的漏极和Q'_i的基极。晶体管Q_n的发射极连接到电流I_n的负端和运放A的反向输入端，晶体管Q'_n的发射极连接到运放A的同向输入端和电阻R的一端，电阻R的另一端、电流I_k的正端、电流I'_k的正端、晶体管M_i,2和晶体管M'_i,2的源极均接地。运放A的输出端连接晶体管Q₀和晶体管Q'₀的基极。其中k=0,1..n，i=k+1|_k=0,1..n-1，j=1,2。

该实施例中偏置电流I_Bi=I'_Bi，并且M_ij和M'_ij管子类型及结构、参数相同，晶体管Q_k和晶体管Q'_k结构参数相同。通过减小晶体管M_i,2和晶体管M'_i,2的宽长比，使晶体管M_i,1和晶体管M'_i,1工作在饱和区，于是由MOS管饱和区电流电压公式可得

$V_{\mathrm{GS}\left(M_{i1}\right)}=\sqrt{\frac{2I_{\mathrm{Bi}}}{{\mathrm{\μ}}_n{C}_{\mathrm{OX}}\frac{W}{L}}}+V_T,$ $V_{\mathrm{GS}\left(M_{i1}^{\′}\right)}=\sqrt{\frac{2I_{\mathrm{Bi}}^{\′}}{{\mathrm{\μ}}_n{C}_{\mathrm{OX}}\frac{W}{L}}}+V_T,$ 其中i=k+1|_k=0,1..n-1，μ_n为电子迁移率，C_OX为栅氧化层电容。

由偏置电流I_Bi=I'_Bi，得到

又由三极管电流电压公式

得

$V_{\mathrm{be}\left(Q_k\right)}=V_T\ln \frac{I_k}{I_{s\left(Q_k\right)}},$ $V_{\mathrm{be}\left(Q_k^{\′}\right)}=V_T\ln \frac{I_k^{\′}}{I_{s\left(Q_k^{\′}\right)}},$ 其中k=0,1..n,I_S是饱和电流。

运放A的输入端具有虚短的特性，晶体管Q_n和Q'_n的发射极电压相同，于是

${\mathrm{\Σ}}_{k=0}^n{V}_{\mathrm{be}\left(Q_{\text{k}}\right)}+{\mathrm{\Σ}}_{i=1}^n{V}_{\mathrm{GS}\left(M_{i1}\right)}={\mathrm{\Σ}}_{k=0}^n{V}_{\mathrm{be}\left(Q_k^{\′}\right)}+{\mathrm{\Σ}}_{i=1}^n{V}_{\mathrm{GS}\left(M_{i1}^{\′}\right)}$

因为 $V_{\mathrm{GS}\left(M_{i1}\right)}=V_{\mathrm{GS}\left(M_{i1}^{\′}\right)},$ 即

$\underset{i=1}{\overset{n}{\mathrm{\Σ}}}{V}_{\mathrm{GS}\left(M_{i1}\right)}=\underset{i=1}{\overset{n}{\mathrm{\Σ}}}{V}_{\mathrm{GS}\left(M_{i1}^{\′}\right)}$

所以

$\underset{k=0}{\overset{n}{\mathrm{\Σ}}}{V}_{\mathrm{be}\left(Q_k\right)}=\underset{k=0}{\overset{n}{\mathrm{\Σ}}}{V}_{\mathrm{be}\left(Q_k^{\′}\right)}$ 于是

$I_n^{\′}=\frac{{\mathrm{\Π}}_{k=0}^n{I}_k{\mathrm{\Π}}_{k=0}^n{I}_{s\left(Q_k^{\′}\right)}}{{\mathrm{\Π}}_{k=0}^{n-1}{I}_k^{\′}{\mathrm{\Π}}_{k=0}^n{I}_{s\left(Q_k\right)}}$

当晶体管Q_k和Q'_k管子类型及尺寸相同时，

k=0,1,2..n。此时有 $I_n^{\′}=\frac{{\mathrm{\Π}}_{k=0}^n{I}_k}{{\mathrm{\Π}}_{k=0}^{n-1}{I}_k^{\′}}$

实现了多路模拟信号的乘除法运算功能，且输出信号不含与温度相关的量V_T。

实施例2

当晶体管Q_k和晶体管Q'_k为PNP型晶体管，晶体管M_i,j和晶体管M'_i,j为P型场效应晶体管（PMOS晶体管）时，本发明的多路模拟乘除法运算电路具体连接关系如图4所示，电流I'_n同样满足关系式 $I_n^{\′}=\frac{{\mathrm{\Π}}_{k=0}^n{I}_k}{{\mathrm{\Π}}_{k=0}^{n-1}{I}_k^{\′}}.$

实施例3

图5是本发明一种多路模拟乘除法运算电路对三路模拟信号进行乘除运算的具体实施电路，即为图3所示的电路中n=1时的特例。在该实施例中，通过共源共栅结构，场效应晶体管M₃、M₄和M₅、M₆分别镜像流过场效应晶体管M₁、M₂的偏置电流I_B，得到镜像电流I_B1和I'_B1。设置偏置电流I_B=5μA，I_B:I_B1:I'_B1=1:1:1,运放A的增益为80dB。输入电流I'₀=5μA，I₁在2μA到10μA之间每隔2μA取一个值,扫描输出电流I'₁随I₀的变化情况。

图6为扫描得到的输出结果。从图6中截取的数据可以看到，电流信号之间满足

的关系。

图7是I₀=6μA，I₁=10μA，I'₀=5μA的情况下输出电流I'₁的温度特性曲线。从曲线中看到，在-40℃时，输出电流I'₁=11.82uA；在125℃时，输出电流I'₁=11.92uA。在-40℃～125℃的温度范围内，由温度变化引起的输出电流变化小于1%。

综上所述，本发明的多路模拟乘除法运算电路，实现了多路模拟信号的乘除法运算，输出电流温度系数小，电路实现方式简单，运算速度快。

Claims (5)

1.多路模拟乘除法运算电路，包括：晶体管Q_k、晶体管Q'_k，k=0,1..n，晶体管M_i,j、晶体管M'_i,j，i=k+1|_k=0,1..n-1，j=1,2，运放和电阻；其特征在于，所述多路模拟乘除法运算电路具有对称结构，晶体管Q_k与晶体管Q'_k结构相同，位置对称，晶体管M_i,j与晶体管M'_i,j结构相同，位置对称；晶体管Q_k发射极与晶体管M_i,1连接，晶体管Q'_k发射极与晶体管M'_i,1连接；晶体管M_i,1与晶体管M_i,2连接，晶体管M'_i,1与晶体管M'_i,2连接；偏置电流I_Bi、I'_Bi分别由晶体管M_i,1和晶体管M'_i,1输入，晶体管Q_k的发射极接电流I_k，晶体管Q'_k的发射极接电流I'_k，晶体管Q'_n发射极通过电阻接地，晶体管Q_k和晶体管Q'_k集电极接参考电平，运放输出端连接晶体管Q₀和晶体管Q'₀的基极，运放的两个输入端分别连接晶体管Q_n和晶体管Q'_n的发射极。

2.根据权利要求1所述多路模拟乘除法运算电路，其特征在于，所述运放为输出轨到轨运放。

3.根据权利要求1所述多路模拟乘除法运算电路，其特征在于，所述多路模拟乘除法运算电路为电流型模拟乘除法运算电路。

4.根据权利要求1所述多路模拟乘除法运算电路，其特征在于，所述晶体管M_i,j和晶体管M'_i,j为场效应型晶体管或双极型晶体管。

5.根据权利要求1所述多路模拟乘除法运算电路，其特征在于，所述晶体管Q_k和晶体管Q'_k为NPN型晶体管或PNP型晶体管。

Images