CN2845027Y - 乘法器 - Google Patents

Abstract

本实用新型提供一种乘法器，包括非线性比例转换电路，将输入的差分信号转换成第一电流，再将电流进行非线性转换得到输出电流；以及乘法电路，将输入的乘法信号进行二级转换生成乘法电流信号，并与所述输出电流相乘。采用了本实用新型的技术方案，提供了一种在小信号输入状态下以非线性实现降低常数K的非线性乘法器。

Description

乘法器

技术领域

本实用新型涉及乘法器电路，更具体地说，涉及一种非线性乘法器电路。

背景技术

在SMPS(Switching Mode Power supply)***中，PFC(Power FactorCorrection)***是很重要的一类。相比于传统的全波整流和大容量的电容滤波电路从AC电网获得DC电压的方法，PFC***可以将***功率因数从0.55～0.65提高到0.9～0.99。PFC***控制回路通常包含一个两输入的乘法器，其中一个输入是反馈信号，另一个输入一般是AC供电电压的取样或者相关参数。

参考图1，图1所示的是一种典型的PFC***是升压转换***。从输出电压Vout来的反馈电压与基准电压比较后得到一个误差信号Verror，这个误差信号Verror就是两输入的乘法器的第一个输入信号，另一个信号是从整流后的主线分压得到。乘法器的输出作为参考信号检测流过外接功率管的电流大小。这个参考信号可表示为：

R_EFCS＝K*Verror*Vmult

其中K是乘法器的特征常数。

图2是典型的线性乘法器的电路图，其工作原理如下：PFC***工作基本原理，当电流取样电阻R_SENSE上的电压降大于乘法器的输出R_EFCS时，外接功率管就关闭，电感中存储的能量就转移到输出端；随着能量的转移，电感上电流逐渐减小，当ZCD功能块通过辅助线圈检测到电感电流降到零时，外接功率管开启。

在PFC应用中，控制***可以提高***稳定性并降低从AC总线及***自身来的噪声。其中，***的稳定性与其开环增益相关，增益越大***稳定性越差。图1所示***的开环增益与AC总线电压，负载阻抗以及乘法器的常数K成正比关系：

$G_{\mathrm{LOOP}}={\∝V}_{\mathrm{AC}}^2*R_{\mathrm{LOAD}}*K$

随着AC总线电压以及负载阻抗的增大，开环增益也增大，这可能会导致***不稳定。如果减小乘法器的常数K，开环增益就能够降下来；同样，常数K对于噪声抑制有同样的效果。为了改善控制***增益，在小信号输入状态下以非线性实现降低常数K的非线性乘法器是一个理想的选择。图3说明非线性乘法器和线性乘法器的输出特性对比。

实用新型内容

本实用新型的目的是提供一种在小信号输入状态下以非线性实现降低常数K的非线性乘法器。

根据本实用新型，提供一种乘法器，包括：

非线性比例转换电路，将输入的差分信号转换成第一电流，再将第一电流进行非线性转换得到输出电流；

乘法电路，将输入的乘法信号进行二级转换生成乘法电流信号，并与所述输出电流相乘。

根据本实用新型的一实施例，所述乘法电路包括：

第一差分级，将输入的乘法信号转换成第一级差分信号；

第二差分级，与第一差分级相连，将第一差分信号作为输入，还接入所述输出电流，第二差分级的输出连接到一输出电路；

输出电路，包括电流镜、输出管和输出电阻，产生一输出信号。

根据本实用新型的一实施例，所述乘法电路结构为：

第一差分级，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和发射极电阻，其中发射极电阻通过偏置电流产生一个压降来限制输入的乘法信号的动态输入范围；第一差分极把乘法信号的输入电压转换成第三晶体管和第四晶体管的发射极间的差分信号，然后输入第二差分级；

第二差分级，包括第五晶体管、第六晶体管、第七晶体管、第八晶体管，其中第五晶体管、第六晶体管的集电极都接入所述输出电流(Ip2)，第二差分级产生一个输出电流至输出电路；

输出电路包括由第九晶体管和第十晶体管构成的电流镜，一输出晶体管和一输出电阻，输出电路产生输出信号。

根据本实用新型的一实施例，所述非线性比例转换电路包括：

差分级，将输入的差分信号转换成电流；

转换电路，将电流进行非线性转换得到输出电流，其中输出电流是一个与第一电流成平方增长的电流。

根据本实用新型的一实施例，所述非线性比例转换电路的电路结构如下：

所述差分级包括第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管，其中所述第十一晶体管和第十二晶体管构成一对差分对，它们的发射极各自连接一第一发射极电阻，输入的差分信号连接到差分对的两输入端；所述第十三晶体管和第十四晶体管构成镜像电流源电路；

所述转换电路包括第十五晶体管至第二十七晶体管共十三个晶体管，通过个晶体管之间的电流相加减，以及等电压的变换，将第一电流转换得到一与其成与平方增长关系的输出电流。

采用了本实用新型的技术方案，提供了一种在小信号输入状态下以非线性实现降低常数K的非线性乘法器。

附图说明

本实用新型的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，附图中相同的附图标记始终表示相同的特征，其中，

图1是一种典型的PFC***是升压转换***；

图2是典型的线性乘法器的电路图；

图3说明非线性乘法器和线性乘法器的输出特性对比；

图4是本实用新型的非线性乘法器的电路图；

图5是本实用新型的非线性乘法器中使用的乘法电路的电路图；

图6是本实用新型的非线性乘法器中使用的非线性比例转换电路的电路图；

图7是本实用新型的非线性乘法器的Ip1电流和Ip2电流之间的特性关系；

图8是本实用新型的error信号和Multout信号之间的特性关系。

具体实施方式

下面结合附图和实施例进一步说明本实用新型的技术方案。

根据本实用新型的设计思想，提供一种乘法器，包括：

非线性比例转换电路，将输入的差分信号error转换成第一电流Ip1，再将第一电流Ip1进行非线性转换得到输出电流Ip2；

乘法电路，将输入的乘法信号Mult进行二级转换生成乘法电流信号，并与所述输出电流Ip2相乘。

其中，在上述的电路中，乘法电路可包括：

第一差分级，将输入的乘法信号Mult转换成第一级差分信号；

第二差分级，与第一差分级相连，将第一差分信号作为输入，还接入所述输出电流Ip2，第二差分级的输出连接到一输出电路；

输出电路，包括电流镜、输出管和输出电阻，产生一输出信号。

参考图4所示的实施例，其示出了本实用新型的非线性乘法器中使用的乘法电路的电路图，包括如下的电路结构：

第一差分级，包括第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和发射极电阻R1，其中发射极电阻R1通过偏置电流产生一个压降来限制输入的乘法信号Mult的动态输入范围；第一差分极把乘法信号Mult的输入电压转换成第三晶体管Q3和第四晶体管Q4的发射极间的差分信号，然后输入第二差分级；

第二差分级，包括第五晶体管Q5、第六晶体管Q6、第七晶体管Q7、第八晶体管Q8，其中第五晶体管Q5、第六晶体管Q6的集电极都接入所述输出电流Ip2，第二差分级产生一个输出电流至输出电路；

输出电路包括由第九晶体管Q9和第十晶体管Q10构成的电流镜，一输出晶体管Q28和一输出电阻R2，输出电路产生输出信号。

该乘法电路的工作原理如下：由第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和电阻R1构成的第一级差分输入级中R1的作用是通过偏置电流I9产生一个压降来限制Mult的动态输入范围。第一差分级的功能是把Mult的输入电压转换成第三晶体管Q3和第四晶体管Q4的发射极间的差分信号。然后输入第二差分级，第二差分级由第五晶体管Q5、第六晶体管Q6、第七晶体管Q7和第八晶体管Q8构成，第二差分级产生一个输出电流，输出电流经过电流镜，即第九晶体管Q9和第十晶体管Q10，输出晶体管Q28并且由输出电阻R2产生输出信号VMultout。

经过此转换，可以有以下一个关系式：

$\mathrm{VMultout}\≈\mathrm{Vmult}\frac{\mathrm{Ip}2}{I9}\frac{R2}{R1}$

从这个关系式可以看出VMultout正比于Vmult输入和电流Ip2。

构成本实用新型的非线性乘法器的另一个电路结构是非线性比例转换电路包括：

差分级，将输入的差分信号error转换成第一电流Ip1；

转换电路，将第一电流Ip1进行非线性转换得到输出电流Ip2，其中输出电流Ip2是一个与第一电流Ip1成平方增长的电流。

参考图4所示的实施例，其示出了本实用新型的非线性乘法器中使用的非线性比例变换电路的电路图，包括如下的电路结构：

差分级包括第十一晶体管Q11、第十二晶体管Q12、第十三晶体管Q13和第十四晶体管Q14，其中第十一晶体管Q11和第十二晶体管Q12构成一对差分对，它们的发射极各自连接一第一发射极电阻R3，输入的差分信号error连接到差分对的两输入端；第十三晶体管Q13和第十四晶体管Q14构成镜像电流源电路；

转换电路包括第十五晶体管Q15至第二十七晶体管Q27共十三个晶体管，通过个晶体管之间的电流相加减，以及等电压的变换，将第一电流转换得到一与其成与平方增长关系的输出电流。

该转换电路的工作原理如下：第十一晶体管Q11、第十二晶体管Q12、第十三晶体管Q13和第十四晶体管Q14组成差分级，将差分输入信号Verror转换成电流Ip1，符合以下公式：

$\mathrm{Ip}1\≈\frac{1}{R3}\mathrm{Verror};$

从图5可以得到 $I1=\frac{I0-\mathrm{Ip}1}{2};$

通过第十五晶体管Q15和第十四晶体管Q14，由Q14＝aQ15，得到

$I3=\frac{I1}{a}\exp \left(\frac{I1*R4}{\mathrm{Vt}}\right)=b*I0;$

设一系列的系数：e，f，g，h，j，k，l，p，q这几个参数就是电流镜的比例关系

Ip1＝I4，I5＝e*I4，I6＝f*I5＝ef*Ip1；

I8＝I6+gI3＝ef*Ip1+gb*I0；

I7＝h*I8＝h*(ef*Ip1+gb*I0)；

最后，由

V_be(Q24)+V_be(Q27)＝V_be(Q23)+V_be(Q22)

得

$V_T\ln \frac{I_7}{j\·I_s}+V_T\ln \frac{I_{p2}}{k\·I_s}=V_T\ln \frac{I_{p1}}{p\·I_s}+V_T\ln \frac{I_{p1}}{q\·I_s}$

将以上关系代入就可以得

$\mathrm{Ip}2=\frac{{\mathrm{cIp}1}^2}{a*\mathrm{Ip}1+d*I3}=\frac{{\mathrm{cIp}1}^2}{a*\mathrm{Ip}1+\mathrm{db}*I0};$

利用经过上述一系列的转换得到的Ip2，

$\mathrm{Ip}2=\frac{{\mathrm{cIp}1}^2}{a*\mathrm{Ip}1+d*I3}$

当Ip1＜＜I0/2时，I1≈I0/2，I3＞＞Ip1，我们得到 $\mathrm{Ip}2=\frac{{\mathrm{cIp}1}^2}{b*m*I0}=K1*{\mathrm{Ip}1}^2,$

这时Ip2是一个与Ip1成平方增长的一个电流；

而当Ip1比较大与I0/2相当时，I1＜＜I0/2，I3＜＜I0/2即I3＜＜Ip1，这时

$\mathrm{Ip}2\≈\frac{\mathrm{cIp}1}{a}=K2*\mathrm{Ip}1,$ 参考图7示出了该种特性。

这样由Ip1和Ip2的关系，可得图8的关系：

当Ip1＜＜I0/2时：

VMultout≈m*Vmult*Verror2

当Ip1比较大与I0/2时：

VMultout≈n*Vmult*Verror

由此可见，只要设定相关的参数，就可以很容易在预定的Verror动态输入范围中设计出相应的非线性范围。使用这种方法，就可以得到一个稳定，抗噪声的控制环路。

采用了本实用新型的技术方案，提供了一种在小信号输入状态下以非线性实现降低常数K的非线性乘法器。

上述实施例是提供给熟悉本领域内的人员来实现或使用本实用新型的，熟悉本领域的人员可在不脱离本实用新型的发明思想的情况下，对上述实施例做出种种修改或变化，因而本实用新型的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。

Claims (5)

1.一种乘法器，其特征在于，包括：

非线性比例转换电路，将输入的差分信号(error)转换成第一电流(Ip1)，再将电流(Ip1)进行非线性转换得到输出电流(Ip2)；

乘法电路，将输入的乘法信号(Mult)进行二级转换生成乘法电流信号，并与所述输出电流(Ip2)相乘。

2.如权利要求1所述的乘法器，其特征在于，所述乘法电路包括：

第一差分级，将输入的乘法信号(Mult)转换成第一级差分信号；

第二差分级，与第一差分级相连，将第一差分信号作为输入，还接入所述输出电流(Ip2)，第二差分级的输出连接到一输出电路；

输出电路，包括电流镜、输出管和输出电阻，产生一输出信号。

3.如权利要求2所述的乘法器，其特征在于，所述乘法电路结构为：

第一差分级，包括第一晶体管(Q1)、第二晶体管(Q2)、第三晶体管(Q3)、第四晶体管(Q4)和发射极电阻(R1)，其中发射极电阻(R1)通过偏置电流产生一个压降来限制输入的乘法信号(Mult)的动态输入范围；第一差分极把乘法信号(Mult)的输入电压转换成第三晶体管(Q3)和第四晶体管(Q4)的发射极间的差分信号，然后输入第二差分级；

第二差分级，包括第五晶体管(Q5)、第六晶体管(Q6)、第七晶体管(Q7)、第八晶体管(Q8)，其中第五晶体管(Q5)、第六晶体管(Q6)的集电极都接入所述输出电流(Ip2)，第二差分级产生一个输出电流至输出电路；

输出电路包括由第九晶体管(Q9)和第十晶体管(Q10)构成的电流镜，一输出晶体管(Q28)和一输出电阻(R2)，输出电路产生输出信号。

4.如权利要求1所述的乘法器，其特征在于，所述非线性比例转换电路包括：

差分级，将输入的差分信号(error)转换成第一电流(Ip1)；

转换电路，将电流(Ip1)进行非线性转换得到输出电流(Ip2)，其中输出电流(Ip2)是一个与电流(Ip1)成平方增长的电流。

5.如权利要求2所述的乘法器，其特征在于，所述非线性比例转换电路的电路结构如下：

所述差分级包括第十一晶体管(Q11)、第十二晶体管(Q12)、第十三晶体管(Q13)和第十四晶体管(Q14)，其中所述第十一晶体管(Q11)和第十二晶体管(Q12)构成一对差分对，它们的发射极各自连接一第一发射极电阻(R3)，输入的差分信号(error)连接到差分对的两输入端；所述第十三晶体管(Q13)和第十四晶体管(Q14)构成镜像电流源电路；

所述转换电路包括第十五晶体管(Q15)至第二十七晶体管(Q27)共十三个晶体管，通过个晶体管之间的电流相加减，以及等电压的变换，将第一电流(Ip1)转换得到一与其成与平方增长关系的输出电流(Ip2)。

Images