CN101853826A - 连接部件和印刷电路板单元 - Google Patents

连接部件和印刷电路板单元 Download PDF

Info

Publication number
CN101853826A
CN101853826A CN201010141523A CN201010141523A CN101853826A CN 101853826 A CN101853826 A CN 101853826A CN 201010141523 A CN201010141523 A CN 201010141523A CN 201010141523 A CN201010141523 A CN 201010141523A CN 101853826 A CN101853826 A CN 101853826A
Authority
CN
China
Prior art keywords
terminal pad
electronic component
electrode
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010141523A
Other languages
English (en)
Other versions
CN101853826B (zh
Inventor
中岛友一
森泉清和
伊东雅之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101853826A publication Critical patent/CN101853826A/zh
Application granted granted Critical
Publication of CN101853826B publication Critical patent/CN101853826B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明涉及连接部件和印刷电路板单元。该连接部件布置在半导体封装与印刷布线板之间。该连接部件包括：基底部件，其由绝缘材料形成；多个通孔，其在所述基底部件中设在所述半导体封装的多个第一端子焊盘与所述印刷布线板的多个第二端子焊盘之间的对应位置处；电子元件，其***所述多个通孔中，所述电子元件在其端部具有第一电极和第二电极，所述第一电极连接到所述第一端子焊盘之一，所述第二电极连接到所述第二端子焊盘之一。

Description

连接部件和印刷电路板单元
技术领域
本申请中讨论的实施例涉及连接部件，该连接部件例如布置在半导体封装与印刷布线板之间。
背景技术
印刷电路板单元例如被包含到服务器计算机设备中。印刷电路板单元通常包括大规模集成电路(LSI)芯片封装，该封装是在印刷布线板的前表面上实现的。LSI芯片封装的封装衬底是例如用球栅阵列(BGA)或触点栅格阵列(LGA)而在印刷布线板上实现的。芯片式电子元件(例如寄存器、电容器或电感器)以用于LSI芯片封装的周边电路元件的形式实现于印刷布线板的前表面或后表面上。芯片式电子元件通常经过该印刷布线板而被电连接到封装衬底的前表面上实现的LSI芯片。
在现有技术中，用连接部件将LSI芯片封装的封装衬底接合到印刷布线板。连接部件包括绝缘基底部件。基底部件包括通孔，这些通孔设在与封装衬底上的端子焊盘和印刷布线板上的端子焊盘对应的位置处。通孔由焊料部件填充。
当如上所述构造的连接部件被夹在封装衬底与印刷布线板之间时，封装衬底上的端子焊盘和印刷布线板上的端子焊盘通过焊料部件彼此连接。用上文给出的焊料代替了BGA(参见日本专利早期公开No.2003-158225和10-12989)。
印刷线路板中的布线图案或通孔被用来将LSI芯片封装连接到电子元件。由于电子元件布置在LSI芯片封装附近，所以LSI芯片封装与电子元件之间的布线图案的长度较长。另外，LSI芯片封装的那些端子图案之间的节距(pitch)较小。因此，从端子焊盘引出的布线图案的宽度较小，以与端子焊盘的节距相同的节距布置的那些通孔的半径也较小。
结果，从电学的角度来看，LSI芯片封装与电子元件之间的连接线中发生损耗R或电感L的增大。当电流流经这些连接线时，电压由于损耗R的增大而降低。例如，当电源线的电压显著降低时，电压会低于LSI芯片的工作电压。
这样，LSI芯片不能工作。此外，在信号线上，随着方波信号的频率增大(即随着信号电压的改变加快)，信号的波形由于电感L的增大而发生扭曲，电源线上的噪声响应于信号电压的改变而增大。结果，故障的可能性增大，LSI芯片的电路的电子性能降低。
发明内容
根据一种实施例，连接部件布置在半导体封装与印刷布线板之间。该连接部件包括：基底部件，其由绝缘材料形成；多个通孔，其在基底部件中设在半导体封装的多个第一端子焊盘与印刷布线板的多个第二端子焊盘之间的对应位置处；电子元件，其***所述多个通孔中，所述电子元件在其端部具有第一电极和第二电极，第一电极连接到第一端子焊盘之一，第二电极连接到第二端子焊盘之一。
应当理解，上文的概述和下文的详细说明都是示例性的，而不对所要求保护的发明造成限制。
附图说明
根据下文结合附图对实施例的说明，可以了解本发明上述的以及其他的特征和优点，在附图中：
图1是电子设备的一种具体示例(即服务器计算机设备)的示意性立体图；
图2是根据本发明第一实施例的印刷电路板单元的结构的示意性立体图；
图3是沿图2的III-III线所取的剖视图，并示意性地图示了根据本发明第一实施例的印刷电路板单元的结构；
图4示意性地图示了在生产连接部件时，电子元件和金属物体被布置在基底部件的通孔中的状态；
图5的示意性剖视图图示了在生产印刷电路板单元时，连接部件被夹在印刷布线板与封装衬底之间的状态；
图6是与图3相对应的根据本发明第二实施例的印刷电路板单元的结构的示意性剖视图；
图7是与图3相对应的根据本发明第三实施例的印刷电路板单元的结构的示意性剖视图；
图8是与图3相对应的根据本发明第四实施例的印刷电路板单元的结构的示意性剖视图；
图9是与图3相对应的根据本发明第五实施例的印刷电路板单元的结构的示意性剖视图；
图10的示意性剖视图图示了在生产连接部件时，防分离膜被附装到基底部件的前后表面的状态；
图11的示意性剖视图图示了在生产印刷电路板单元时，连接部件单元被布置在印刷布线板上的状态；
图12的示意性剖视图图示了在生产印刷电路板单元时，连接部件被夹在印刷布线板与封装衬底之间的状态；
图13是模拟中采用的电路图；
图14是图示了具体示例中的电压变动和对比示例中的电压变动的曲线图。
具体实施方式
下面将参考附图说明本发明的实施例。
图1示意性图示了电子设备(例如服务器计算机设备11)的具体示例的外观。服务器计算机设备11包括外壳12。在外壳12中，以分隔开的空间的形式设有一些容纳空间。在这些容纳空间之一中，布置有印刷电路板单元。印刷电路板单元例如设有半导体元件和主存储器。
半导体元件例如根据主存储器中临时保存的软件程序和数据来执行各种类型的数学处理。软件程序和数据可以储存在大容量储存设备(例如硬盘驱动器装置(HDD))中，大容量储存设备也类似地布置在这些容纳空间之一中。如上所述构造的服务器计算机设备11例如安装在机架中。
图2示意性图示了根据本发明第一实施例的印刷电路板单元13的结构。印刷电路板单元13布置在外壳12中。印刷电路板单元13包括印刷布线板14。例如，可以用树脂板作为印刷布线板14。半导体封装(例如LSI芯片封装15)实现于印0刷布线板14的前表面上。连接部件16夹在印刷布线板14与LSI芯片封装15之间。通过连接部件16的功能，LSI芯片封装15实现于印刷布线板14的前表面上。以此方式，LSI芯片封装15电连接并且机械连接到印刷布线板14。
如图3所示，LSI芯片封装15包括封装衬底17。例如，可使用陶瓷板作为封装衬底17。LSI芯片18实现于封装衬底17的前表面上。在封装衬底17的前表面上，端子凸块(bump)19布置成矩阵形式。LSI芯片18由端子凸块19承受。通过端子凸块19的功能，LSI芯片18实现于封装衬底17的前表面上。
此外，LSI芯片18还可以例如用管芯焊接(die bonding)或引线接合方式实现于封装衬底17上。在封装衬底17的前表面上，散热器和/或热沉(未示出)可以附装到LSI芯片18。
在封装衬底17的后表面上，多个端子焊盘21布置成矩阵形式。另一方面，在印刷布线板14的前表面上，多个端子焊盘22布置成矩阵形式。封装衬底17上的端子焊盘21以一对一的方式对应于印刷布线板14上的端子焊盘22。这里，端子焊盘21和22例如可以具有矩形轮廓。
端子焊盘21的前表面和端子焊盘22的前表面优选为平坦的。端子焊盘21的前表面优选为与端子焊盘22的前表面平行。端子焊盘21和22例如可以由铜形成。注意，端子焊盘21的形状和尺寸也可以与端子焊盘22的形状和尺寸不相符。
但是，端子焊盘21和22被设计成使得端子焊盘21的节距与端子焊盘22的节距彼此相符。
连接部件16包括基底部件25。基底部件25例如可以被形成为长方体形状。基底部件25的前后表面彼此平行。基底部件25的前后表面之一被构造成第一面或第二面。另一表面被构造成剩余面。
基底部件25在印刷部件板14与封装衬底17之间延伸，使得基底部件25的厚度是均匀的。基底部件25的前表面承受封装衬底17的后表面。
基底部件25的后表面由印刷布线板14的前表面承受。基底部件25可以由绝缘的高聚物材料形成。这里，基底部件25例如可以由热固性树脂材料或热塑性树脂材料形成。
在基底部件25中形成多个通孔26，使得这多个通孔26从基底部件25的前表面穿透到基底部件25的后表面。通孔26与端子焊盘21和22的位置对应地布置成矩阵形式。
这里，通孔26以一对一的方式对应于端子焊盘21。通孔26还以一对一的方式对应于端子焊盘22。结果，在基底25的前表面上，通孔26向着端子焊盘21敞开。类似地，在基底25的后表面上，通孔26向着端子焊盘22敞开。
以此方式，与端子焊盘21和22的位置对应地指定通孔26的位置。在第一实施例中，通孔26例如被设置为矩形柱状空间。
芯片式电子元件27和金属物体28分别布置在各个通孔26中。电子元件27的示例包括矩形柱状的芯片寄存器、芯片电容器和芯片电感器。
如下文所述，第一实施例中的电子元件27各自在其纵向端部(即上端和下端)具有电极。电子元件27和金属物体28在通孔26中沿竖直方向定向。电子元件27和金属物体28与通孔26的内壁接触。
以此方式，电子元件27和金属物体28被可靠地保持在通孔26中。电子元件27或金属物体28例如可以被压配合在通孔26中。
这里，要布置在通孔26中的全部电子元件27具有相同的端至端长度，即从上端至下端的长度。例如可以用日本工业标准(JIS)代码1005尺寸的芯片和JIS代码0603尺寸的芯片来配置每个电子元件27。电子元件27的尺寸是根据标准来指定的。JIS 1005尺寸的芯片对应于电子工业联盟(EIA)标准代码0402尺寸的芯片。JIS代码0603尺寸的芯片对应于EIA标准代码0201尺寸的芯片。
例如，对于JIS代码1005尺寸的芯片。1.0mm的长度被定义为端至端/+长度。同时，在与印刷布线板14的前表面平行的那些方向上定义0.5mm的宽度和0.5mm的厚度。类似地，例如对于0603尺寸的芯片，定义0.6mm的长度、0.3mm的宽度和0.3mm的厚度。
在第一实施例中，例如用JIS代码1005尺寸的芯片作为电子元件27。注意，电子元件27的厚度可以与其宽度不同。电子元件27的厚度可以被定义为与标准中指定的厚度相等或更小，例如为0.35mm。
电子元件27各自包括芯片主体29，芯片主体29例如具有矩形柱形状。芯片主体29包括由例如陶瓷材料形成的基底部件。在基底部件中，例如布置寄存器或内部电极。在芯片主体29的端部(即上端和下端)设置一对外部电极31和32。
电极31和32暴露于通孔26的开口部分。电极31具有平坦表面，该平坦表面承受对应的端子焊盘21。电极32具有平坦表面，该平坦表面由对应的端子焊盘22承受。电子元件27将端子焊盘22电连接到对应的端子焊盘21。以此方式，电子元件27与LSI芯片封装15串联连接。
电极31和32例如可以由铜形成。在铜的表面上例如可以形成锡镀膜或镍镀膜。
金属物体28各自例如与电子元件27的情况一样被形成为矩形柱形状。优选地，金属物体28的外部形状与电子元件27的外部形状大体上相同。
类似地，金属物体28的端至端长度被设定为与电子元件27的端至端长度相同。但是，金属对象28的宽度和厚度可以与电子元件27的宽度和厚度不同。金属物体28的上端具有平坦表面，该平坦表面承受对应的端子焊盘21。
金属物体28的下端具有平坦的表面，该平坦表面由对应的端子焊盘22承受。以此方式，金属物体28将端子焊盘22电连接到对应的端子焊盘21。金属物体28具有的熔点例如高于用来将焊盘接合到元件的焊料的熔点。
如上所述构造的金属物体28例如由基底材料和形成于基底材料表面上的金属镀膜形成。例如可以用导电金属材料中的任一种作为基底材料，这些导电金属材料包括铜、铜合金(例如磷青铜合金、铜-铁合金和铜-镍合金)、铁、以及合金(例如42合金(铁-42镍合金)和科瓦铁镍钴合金(铁-29镍-17钴合金))。
在基底材料的表面上，例如形成金属镀膜，如下述任一种：锡镀膜、金镀膜、银镀膜、钯镀膜、锡-铋合金镀膜、锡-铜合金镀膜、锡-银合金镀膜。在第一实施例中，例如将纯铜用于基底材料。铜具有的熔点高于例如共晶焊料(例如锡-铅合金)的熔点或更高温焊料(例如锡-银-铜合金)的熔点。
在上述印刷电路板单元13中，电子元件27被包含到连接部件16中。电子元件27被夹在端子焊盘21和22之间。以此方式，电子元件27电连接到LSI芯片18。
结果，与在印刷布线板14的前表面上LSI芯片封装15的轮廓外部实现电子元件的情况下或在印刷布线板14的后表面上实现电子元件的情况下电子元件与LSI芯片封装之间的距离相比，电子元件27与LSI芯片封装15之间的距离被显著缩短。
电子元件27在例如没有布线图案或通孔的情况下被直接连接到LSI芯片封装15。结果，可以显著减小损耗R或电感L的增大。在印刷电路板单元13中，可以实现比现有技术中更高的电子性能。
另外，芯片式电子元件(在现有技术中，是在印刷布线板14的前表面上或印刷电路板14的后表面上、LSI芯片封装15的轮廓外部实现的)在印刷布线板14与封装衬底17之间布置在LSI芯片封装15的轮廓内部。
因而，印刷布线板14的前表面或后表面上用于实现电子元件的空间被减小。结果，减小了前表面或后表面的面积。实现了印刷电路板14的小型化。另外，如果由例如纯铜来形成金属物体28，则金属物体28的导电性将高于焊料的导电性。
大电流流经金属物体28的情况下电压的变动可以减小。印刷电路板单元13的电性能可以显著改善。
下面将说明用于生产印刷电路板单元13的方法。首先生产连接部件16。如图4所示，基底部件25由例如热塑性树脂材料形成。可以在室温下用固态树脂材料形成基底部件25。
在基底部件25中形成多个通孔26。通孔26被形成为具有例如矩形柱形状。在与基底部件25的前表面或后表面平行的方向中定义通孔26的尺度。通孔26的尺度可以被设定成比电子元件27的宽度和厚度的相应尺度略小，或比金属对象28的宽度和厚度的对应尺度略小。
这里，通孔26的每个尺度被设定成小于0.45mm，0.45mm可以是根据公差而确定的电子元件27的最小宽度和最小厚度。例如在形成基底部件25时，利用注入模制方式来形成如上所述构造的通孔26。通孔26的节距被设计成使得该节距与端子焊盘21的节距和端子焊盘22的节距相符。
接着，在电子元件27或金属物体28处于竖直定向的同时，例如从基底部件25的前表面将电子元件27或金属物体28***通孔26中。
基底部件25的厚度被设定成例如比电子元件27的长度或金属物体28的长度略大。
由于通孔26的各个尺度被设定成比电子元件27的宽度和厚度的对应尺度或金属物体28的宽度和厚度的对应尺度略小，所以在利用基底部件25的弹性形变使电子元件27或金属元件28将通孔26绷紧(stretch)的情况下，电子元件27或金属物体28被压配合到通孔26中。
结果，用基底部件25的弹性形变将电子元件27和金属物体28可靠地保持在通孔26中。注意，在***电子元件27和金属物体28时，基底部件25可以被软化。
如图5所示，连接部件16的后表面布置在印刷布线板14上。在连接部件16的前表面上布置LSI芯片封装15。保持了电子元件27的通孔26被针对指定的端子焊盘21和22而定位。
在此情况下，LSI芯片封装15被压靠在印刷布线板14上。同时，连接部件16被加热。通过受热使基底部件25软化。通过受压的LSI芯片封装15使基底部件25受压并在印刷布线板14与封装衬底17之间伸展开。以此方式，电子元件27的电极31和32或金属物体28的上下端与端子焊盘21和22接触。
连接部件16被冷却到室温。通过冷却使基底部件25硬化。结果，基底部件25的前表面被熔合到封装衬底17的后表面。基底部件25的后表面被熔合到印刷布线板14的前表面。
以此方式，基底部件25的前后表面分别被附装到封装衬底17的后表面和印刷布线板14的前表面。结果，基底部件25在机械上被固定在封装衬底17和印刷布线板14上。
同时，电子元件27的电极31和32或金属物体28的上下端与端子焊盘21和22接触。结果，电子元件27和金属物体28电连接到端子焊盘21和22。通过基底部件25的功能，LSI芯片封装15被实现于印刷布线板14的前表面上。以此方式，生产了印刷电路板单元13。
此外，还可以为生产连接部件16而制备模具。在该模具中，电子元件27或金属物体28被预先布置在指定位置处。流体树脂材料被浇入该模具中。例如，可以用热固性树脂材料作为该树脂材料。
根据加热温度的调节而在模具中形成半固化的基底部件25。根据电子元件27或金属物体28而在基底部件25中形成通孔26。以此方式，临时地确定电子元件27或金属物体28的位置。
在印刷布线板14与封装衬底17之间对半固化的连接部件16进行加热。由于封装衬底17的重量而使半固化的基底部件25压靠在印刷布线板14上。结果，基底部件25在熔合到印刷布线板14和封装衬底17的同时被固化。
电子元件27或金属物体28被连接到端子焊盘21和22。
图6示意性地图示了根据本发明第二实施例的印刷电路板单元13a的结构。在印刷电路板单元13a中，粘合剂层25a被夹在封装衬底17的后表面与基底部件25的前表面之间或者基底部件25的后表面与印刷布线板14的前表面之间。在通孔26周围，粘合剂层25a在基底部件25的前表面或后表面上延伸。
但是，粘合剂层25a可以延伸到基底部件25的前表面或后表面的一些部分。通过粘合剂层25a，基底部件25被附装到封装衬底17的后表面或印刷布线板14的前表面。在形成粘合剂层25a的过程中，当生产连接部件16时，粘合剂可以被预先施加到基底部件25的前表面或后表面上，或者可以预先将粘合剂片附装到基底部件25的前表面或后表面。
此外，具有与上述印刷电路板单元13的元件的构造或结构等同的构造或结构的元件由相同的标号表示。
在如上所述构造的印刷电路板单元13a中，基底部件25通过粘合剂层25a而附装到封装衬底17的后表面或印刷布线板14的前表面。因而，在生产印刷电路板单元13a时不必加热基底部件25。
此外，在生产印刷电路板单元13a时，将LSI芯片封装15向印刷布线板14轻轻施压就足以实现粘合剂层25a的粘合。
结果，LSI芯片封装15、印刷布线板14和电子元件27可以不受到过度的热应力或机械应力。另外，对于如上所述构造的印刷电路板单元13a，还可以实现与上述印刷电路板单元13相似的优点。
图7示意性地图示了根据本发明第三实施例的印刷电路板单元13b的结构。在印刷电路板单元13b中，焊料部件35被夹在电子元件27的电极31和32或金属物体28与端子焊盘21和22之间。
利用焊料部件35的功能，电极31和32或金属物体28被可靠地电接合并且机械接合到端子焊盘21和22。也可以用导体粘合剂部件代替焊料部件35来夹在电子元件27的电极31和32或金属物体28与端子焊盘21和22之间。
此外，具有与上述印刷电路板单元13和13a的元件的构造或结构等同的构造或结构的元件由相同的标号表示。
在执行如上所述构造的印刷电路板单元13b的生产时，焊料部件35被加热，例如使焊料部件熔化。当焊料部件35受热时，基底部件25被软化。结果，在电子元件27的电极31和32或金属物体28被接合到端子焊盘21和22的时候，基底部件25被熔合到封装衬底17和印刷布线板14。
此外，例如当给焊料部件35使用共晶焊料(例如锡-铅合金)或高温焊料(例如锡-银-铜合金)时，当在印刷布线板14的前表面或后表面上将电子元件焊接成LSI芯片封装15的轮廓外部的周边电路元件的时候，可以对焊料部件35加热。注意，当焊料部件35的熔点与基底部件25的软化温度不同时，向焊料部件35施加热量和向基底部件25施加热量可以在不同的处理中执行。
在执行连接部件16的生产时，焊料部件35或粘合剂部件可以被预先施加到电极31和32或金属物体28上。或者，也可以在执行印刷电路板单元13b的生产时，将焊料部件35或粘合剂部件施加到电极31和32上或金属物体28上。对于如上所述构造的印刷电路板单元13b，实现了与上述优点类似的优点。
图8示意性地图示了根据本发明第四实施例的印刷电路板单元13c的结构。在印刷电路板单元13c中，形成特定的通孔36，使得这些特定的通孔36对应于端子焊盘21和22，并且通孔36的数目与端子焊盘21或22的数目之比为一比二的比率。通孔36被形成为横跨彼此相邻的端子焊盘21两端或彼此相邻的端子焊盘22两端。因而，通孔36的尺度比通孔26的尺度大。
电子元件37(例如旁路电容器)布置在通孔36中。每个电子元件37包括芯片主体38。芯片主体38包括基底部件，该基底部件由例如陶瓷材料形成。在该基底部件中，例如布置内部电极。电极39和40设在芯片主体38的那些末端处。电极39和41各自的末端暴露于基底部件25的前表面和后表面处。
电子元件37的厚度被设定成大体上等于电子元件27的长度或金属物体28的长度，例如为1.0mm。结果，电极39的长度和电极41的长度与电子元件27或金属物体28的长度相符。电极39和41可以由例如铜形成。在铜的表面上，可以形成例如锡镀膜或镍镀膜。
电极39的一端承受端子焊盘21中的一者。电极39的另一端由端子焊盘22中的一者承受。类似地，电极41的一端承受另一端子焊盘21。电极41的另一端由另一端子焊盘22承受。
以此方式，各个电极39和41将端子焊盘21直接连接到对应的端子焊盘22。这里，连接到电极39的端子焊盘21被构造成电源端子。连接到电极41的端子焊盘21被构造成接地端子。
以此方式，通过将端子焊盘21连接到对应的端子焊盘22来执行馈电。此外，具有与上述印刷电路板单元13至13b中任一者的元件的构造或结构等同的构造或结构的元件由相同的标号表示。
通过如上所述构造的印刷电路板单元13c，实现了与上述优点类似的优点。注意，如上所述的粘合剂层25a、焊料部件35或导体粘合剂部件也可以被包含到印刷电路板单元13c中。
图9示意性地图示了根据本发明第五实施例的印刷电路板单元13d的结构。在印刷电路板单元13d中，基底部件25的通孔26的尺度各自被设定成比电子元件27的宽度和厚度的对应尺度或金属物体28的宽度和厚度的对应尺度更大。
结果，在电子元件27或金属物体28与通孔26的内壁之间形成空隙。但是，优选地，通孔26的尺度各自被设定成比端子焊盘21和22的表面的半径更小。结果，通孔26的开口部分被可靠地布置在端子焊盘21和22内部。
电极31和32或金属物体28的上下端被可靠地连接到端子焊盘21和22。此外，具有与上述印刷电路板单元13至13c中任一者的元件等同的构造或结构的构造或结构的元件由相同的标号表示。
下面将说明用于生产印刷电路板单元13d的方法。首先生产连接部件16。如上所述，模制基底部件25。如图10所示，由例如树脂制成的防分离膜45被附装到基底部件25的后表面。
电子元件27或金属物体28被布置在通孔26中，使得电子元件27或金属物体28竖直地定向。基底部件25的厚度被设定成比电子元件27的长度或金属物体28的长度略大。此后，由例如树脂制成的防分离膜46被附装到基底部件25的前表面。
以此方式，形成了连接部件单元。在连接部件单元中，利用防分离膜45和46的功能，防止了电子元件27或金属物体28从通孔26分离。
如图11所示，连接部件单元被布置在印刷布线板14上。对于通孔26的位置，通孔26被定位在端子焊盘22上。在此情况下，从基底部件25与印刷布线板14之间除去防分离膜45。
结果，通孔26中的电子元件27或金属物体28由端子焊盘22承受。从基底部件25的前表面除去防分离膜46。如图12所示，LSI芯片封装15被布置在基底部件25的前表面上。对于端子焊盘21的位置，端子焊盘21被定位在通孔26上。
如上所述，将LSI芯片封装15压靠印刷布线板14。同时，对连接部件16加热。通过受压的LSI芯片封装15，使基底部件25受压并在印刷布线板14与封装衬底17之间伸展开。
以此方式，电子元件27的电极31和32或金属物体28的上下端与端子焊盘21和22接触。此后，由于基底部件25硬化，所以基底部件25的前后表面分别被熔合到封装衬底17和印刷布线板14。电子元件27的电极31和32或金属物体28的上下端与端子焊盘21和22接触。
对于如上所述构造的印刷电路板单元13d，实现了与上述优点类似的优点。另外，在通孔26的内壁与电子元件27之间还形成了空隙。
因而，在生产连接部件16时，电子元件27不需要被压到通孔26中。这样，电子元件27可以不受到机械应力损害。对电子元件27的破坏即使不是被防止，也被可靠地降低。
但是，与上述情况中一样，优选地，焊料部件35或导体粘合剂部件被夹在电子元件27的电极31和32或金属物体28的上下端与端子焊盘21和22之间。对于如上所述提供的焊料部件35或粘合剂部件，电子元件27和金属物体28被可靠地电接合到端子焊盘21和22。
发明人用模拟方式对本发明的优点进行了验证。对于该验证，采取了根据这些实施例的具体示例和根据现有技术的对比示例。图13是与该具体示例和该对比示例对应的电路图。在该具体示例中，电子元件27(这里是旁路电容器C)布置在LSI芯片封装15与印刷布线板14之间。
在该对比示例中，旁路电容器C被布置在印刷布线板14的后表面上。通过印刷布线板14中形成的通孔将该旁路电容器连接到印刷布线板14的前表面上对应的端子焊盘22。例如用焊料部件将对应的端子焊盘21和22彼此连接。
假定例如由于电源线的电压变动而造成发生噪声，在电路上的测量点M处测量电压值。结果，如图14所示，在该对比示例中，电压的变动没有得到充分减小。
相比之下，在该具体示例中，电压中观察到的变动非常微小。该具体示例中的电压变动被减小到该对比示例中电压变动的大约1/20的电压。这验证了该具体示例中噪声被显著地降低。
根据本发明，由于包括旁路电容器在内的电子元件27被布置在LSI芯片封装15与印刷布线板14之间，还验证了电感L被显著减小。
根据上述这些实施例，例如服务器计算机设备11可以被用作该电子设备。但是，根据本发明的连接部件16和印刷电路板单元13至13d中的任一者也可以被包含在紧凑电子设备(例如移动电话)或其他电子设备中。
本申请中已经公开了本发明的多种实施例的示例，但是尽管采用了具体的术语，但是它们应当只被解释为广义和描述性的含义而不是限制性的目的。因此，本领域普通技术人员可以理解，在不脱离由权利要求所阐述的本发明精神和范围的情况下，可以在形式和细节上对其进行各种改变。
本申请基于在2009年3月30日递交的在先日本专利申请号2009-81761，并要求其优先权，这里通过引用将其全部内容包含在本说明书中。

Claims (7)

1.一种连接部件，布置在半导体封装与印刷布线板之间，所述连接部件包括：
基底部件，其由绝缘材料形成；
多个通孔，其在所述基底部件中设在所述半导体封装的多个第一端子焊盘与所述印刷布线板的多个第二端子焊盘之间的对应位置处；和
电子元件，其***所述多个通孔中，所述电子元件在其端部具有第一电极和第二电极，所述第一电极连接到所述第一端子焊盘之一，所述第二电极连接到所述第二端子焊盘之一。
2.根据权利要求1所述的连接部件，其中，所述电子元件是电阻器、电容器、电感器和保险丝元件中的至少一者。
3.根据权利要求1所述的连接部件，还包括***所述多个通孔中的金属物体。
4.根据权利要求1所述的连接部件，其中，所述通孔中的至少一个通孔具有与所述多个第一端子焊盘和所述多个第二端子焊盘对应的尺寸。
5.根据权利要求4所述的连接部件，其中，旁路电容器被***所述通孔中的、具有与所述多个第一端子焊盘和所述多个第二端子焊盘对应的尺寸的所述至少一个通孔中。
6.根据权利要求4所述的连接部件，其中，所述第一端子焊盘包括电源端子焊盘和接地端子焊盘。
7.一种印刷电路板单元，包括：
半导体封装，其设有第一端子焊盘；
印刷布线板，其设有第二端子焊盘，所述印刷布线板面对所述封装衬底；和
连接部件，其布置在所述半导体封装与所述印刷布线板之间，
其中，所述连接部件包括：
基底部件，其由绝缘材料形成；
多个通孔，其在所述基底部件中设在所述半导体封装的第一端子焊盘与所述印刷布线板的第二端子焊盘之间的对应位置处；和
电子元件，其***所述通孔中，所述电子元件在其端部具有第一电极和第二电极，所述第一电极连接到所述第一端子焊盘之一，所述第二电极连接到所述第二端子焊盘之一。
CN201010141523XA 2009-03-30 2010-03-30 连接部件和印刷电路板单元 Expired - Fee Related CN101853826B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-081761 2009-03-30
JP2009081761A JP2010238691A (ja) 2009-03-30 2009-03-30 中継部材およびプリント基板ユニット

Publications (2)

Publication Number Publication Date
CN101853826A true CN101853826A (zh) 2010-10-06
CN101853826B CN101853826B (zh) 2013-06-12

Family

ID=42783979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010141523XA Expired - Fee Related CN101853826B (zh) 2009-03-30 2010-03-30 连接部件和印刷电路板单元

Country Status (3)

Country Link
US (1) US20100246149A1 (zh)
JP (1) JP2010238691A (zh)
CN (1) CN101853826B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129161A1 (ja) * 2010-04-13 2011-10-20 株式会社村田製作所 モジュール基板、モジュール基板の製造方法、及び端子接続基板
JP5594198B2 (ja) 2011-03-16 2014-09-24 富士通株式会社 電子部品及び電子部品組立装置
US9129908B2 (en) 2011-11-15 2015-09-08 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package
EP3425667B1 (en) * 2011-07-13 2022-09-21 Cisco Technology, Inc. Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package and corresponding device
WO2014036512A1 (en) * 2012-08-31 2014-03-06 Fairchild Semiconductor Corporation Ultra low ripple boost converter
DE202013011995U1 (de) * 2013-01-22 2015-01-15 Baumüller Nürnberg GmbH Leiterplattenanordnung
US9949381B2 (en) 2013-07-15 2018-04-17 Stmicroelectronics (Grenoble 2) Sas Electronic device with at least one impedance-compensating inductor and related methods
JP2015049985A (ja) * 2013-08-30 2015-03-16 富士通株式会社 Ｉｃソケット及び接続端子
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US9986633B2 (en) * 2016-06-16 2018-05-29 International Business Machines Corporation Embedding discrete components having variable dimensions in a substrate
US10129979B2 (en) * 2016-09-23 2018-11-13 Apple Inc. PCB assembly with molded matrix core
US10916493B2 (en) * 2018-11-27 2021-02-09 International Business Machines Corporation Direct current blocking capacitors
CN112910285B (zh) * 2021-01-05 2022-06-14 深圳市富鑫产业科技有限公司 一种逆变器电力***及其制造方法
JP2022134151A (ja) * 2021-03-03 2022-09-15 Ｎｅｃプラットフォームズ株式会社 部品回路装置、及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809268B2 (en) * 2000-07-31 2004-10-26 Ngk Spark Plug Co., Ltd. Printed wiring substrate and method for fabricating the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138291A (en) * 1979-04-11 1980-10-28 Alps Electric Co Ltd Substrate for mounting electric parts
US4734819A (en) * 1985-12-20 1988-03-29 Rogers Corporation Decoupling capacitor for surface mounted leadless chip carrier, surface mounted leaded chip carrier and pin grid array package
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP3383267B2 (ja) * 2000-05-16 2003-03-04 山一電機株式会社 Ｉｃウエハの検査装置
JP4628520B2 (ja) * 2000-06-06 2011-02-09 富士通株式会社 電子装置実装基板の製造方法
JP3212302B1 (ja) * 2000-06-09 2001-09-25 山一電機株式会社 抵抗アレーボード
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
JP4038363B2 (ja) * 2000-12-25 2008-01-23 日本特殊陶業株式会社 配線基板
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP4634665B2 (ja) * 2001-08-20 2011-02-16 富士通株式会社 キャパシタ内蔵回路基板及びその製造方法
US7312400B2 (en) * 2002-02-22 2007-12-25 Fujikura Ltd. Multilayer wiring board, base for multilayer wiring board, printed wiring board and its manufacturing method
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
DE60335074D1 (de) * 2002-12-27 2011-01-05 Panasonic Corp Kondensator und Verfahren zu dessen Herstellung, und Leiterplatte mit einem eingebauten Kondensator und Verfahren zu deren Herstellung
US7994608B2 (en) * 2005-08-24 2011-08-09 Infineon Technologies Ag Magnetically alignable integrated circuit device
JP2008145238A (ja) * 2006-12-08 2008-06-26 Micronics Japan Co Ltd 電気接続器及びこれを用いた電気的接続装置
JP4745264B2 (ja) * 2007-02-15 2011-08-10 富士通株式会社 キャパシタ内蔵インターポーザモジュールの製造方法及びパッケージの製造方法
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
JP5076775B2 (ja) * 2007-09-25 2012-11-21 富士通株式会社 配線板、及び配線板を備えた装置
JP2009206154A (ja) * 2008-02-26 2009-09-10 Nec Electronics Corp 配線基板、及びその製造方法
US8698278B2 (en) * 2008-03-24 2014-04-15 Ngk Spark Plug Co., Ltd. Component-incorporating wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809268B2 (en) * 2000-07-31 2004-10-26 Ngk Spark Plug Co., Ltd. Printed wiring substrate and method for fabricating the same

Also Published As

Publication number Publication date
CN101853826B (zh) 2013-06-12
JP2010238691A (ja) 2010-10-21
US20100246149A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
CN101853826B (zh) 连接部件和印刷电路板单元
US8436459B2 (en) Power semiconductor module
JP5383621B2 (ja) パワー半導体装置
US8319333B2 (en) Power semiconductor module
US8952520B2 (en) Power semiconductor device
CN100527412C (zh) 电子电路模块及其制造方法
US11942263B2 (en) Supportable package device and package assembly
CN101978439B (zh) 具有柔性引线的表面安装贴片型电阻器
US20230238315A1 (en) Semiconductor packaged structure and manufacturing method thereof, and semiconductor device
CN108550562B (zh) 一种焊接件、封装组件和电子设备
JP6716045B1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
CN103929895A (zh) 具有内埋元件的电路板、其制作方法及封装结构
CN102024780A (zh) 电子器件、电子器件的制造方法以及电子设备
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
CN102437133A (zh) 半导体器件
CN109587948A (zh) 一种电路板装置及其加工方法
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN209626051U (zh) 一种单片式串联陶瓷电容器
US20050196907A1 (en) Underfill system for die-over-die arrangements
CN112071831A (zh) 一种芯片结构及其制作方法
KR20120050834A (ko) 반도체 패키지 기판의 제조방법
CN101715273A (zh) 印刷电路板封装构造及其制造方法
CN101217853B (zh) 芯片引脚与金属端子的焊接方法
US11191150B2 (en) Electronic component module and method for manufacturing the same
KR102304909B1 (ko) 전력 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

Termination date: 20140330