JP3383267B2 - Icウエハの検査装置 - Google Patents
Icウエハの検査装置Info
- Publication number
- JP3383267B2 JP3383267B2 JP2000143867A JP2000143867A JP3383267B2 JP 3383267 B2 JP3383267 B2 JP 3383267B2 JP 2000143867 A JP2000143867 A JP 2000143867A JP 2000143867 A JP2000143867 A JP 2000143867A JP 3383267 B2 JP3383267 B2 JP 3383267B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- circuit board
- inspection
- common wiring
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 title claims description 97
- 230000001681 protective effect Effects 0.000 claims description 30
- 239000002184 metal Substances 0.000 description 12
- 239000000523 sample Substances 0.000 description 9
- 238000012360 testing method Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
チップ群を複数のグループに分け、各グループ毎に検査
するICウエハの検査装置に係わり、特許第30467
25号の関連出願に関する。
列と横列とに配置されており、これらICチップ群にプ
ローブ装置を接触させて、このプローブ装置とテスター
装置本体とを信号線で接続してICチップ群のバーンイ
ン検査等をウエハレベル上で行う検査法が試行されてい
る。
Cウエハ上の一つのICチップは数十〜数百の外部接点
を有し、ICウエハ上の数百のICチップにアクセスす
るためには、一つのICチップが保有する外部接点の数
にICチップ群の数を乗じた本数の信号線が必要とな
り、その実現には超極小ピッチの高密度配線パターンを
持つ多層配線基板を形成する非常に高度な技術と高い製
造コストが求められ、それが工業的な実施・普及を妨げ
る要因となっている。
保持する部材との熱膨張差により、ICウエハ上の外部
接点と接触子の位置がずれて、接触不良となる問題点を
有している。
適切に解決するICウエハの検査装置を提供するもので
ある。
プ群を複数のグループに分けて各グループ毎に検査を行
うICウエハの検査装置であって、ICウエハ上のIC
チップ群との信号の授受を行う検査回路ボードと、テス
ター装置本体を検査回路ボードに接続するための上記グ
ループ毎の各ICチップ群に共通の共通信号本線を有す
る共通配線ボードと、多孔プレートの各貫通孔に保護抵
抗を抜き差し可に挿入して多数の保護抵抗を保有せしめ
た抵抗アレーボードとを有している。
ードと検査回路ボードとを重ね合わせて該検査回路ボー
ドと共通配線ボード間に抵抗アレーボードを加圧挟持せ
る重ね合わせ組立体を形成し、上記各保護抵抗の一端が
抵抗アレーボードの一方の表面において検査回路ボード
と接触し、同他端が同抵抗アレーボードの他方の表面に
おいて共通配線ボードと接触する構成にする。又他例と
して上記共通配線ボードと抵抗アレーボードと検査回路
ボードとは別に、多孔プレートの各貫通孔に弾性を有す
る接触子を抜き差し可に挿入して多数の接触子を保有せ
しめた両面多点接続板を形成する。そして上記共通配線
ボードと抵抗アレーボードと両面多点接続板と検査回路
ボードとを重ね合わせて該検査回路ボードと共通配線ボ
ード間に抵抗アレーボードと両面多点接続板とを加圧挟
持し上記各接触子を圧縮せる重ね合わせ組立体を形成
し、上記各保護抵抗の一端が抵抗アレーボードの一方の
表面において上記接触子の反発力により上記検査回路ボ
ードと加圧接触し、同他端が同抵抗アレーボードの他方
の表面において上記接触子の反発力により上記共通配線
ボードと加圧接触する構成にする。
プ毎に共用することによって、共通信号本線の数は総支
線数をグループの数で除した数に大巾に減ずることがで
きる。
ープに分けて各グループ毎に検査回路ボードを形成した
ので、ICウエハと検査回路ボードとの熱収縮差を可及
的に低減し、ICウエハ上の外部接点と接触子との接触
を確保する。
が一枚の抵抗アレーボードの介在のみにて容易に達成で
き、又この保護抵抗の挿入により、仮にグループ内の一
つのICチップにショート破損が生じていたとしても、
この保護抵抗により他のグループ内のICチップへの電
流供給不足が有効に防止され、上記グループ分け検査を
適切に実現できる。
アレーボードとの組立体が簡潔合理的に構成でき、無数
の保護抵抗群をグループ毎に仕分けして整然と配置で
き、更には上記保護抵抗が破損した場合の保守交換が容
易である。
通配線ボードの各表面を対向配置し、抵抗アレーボード
の各表面において、各保護抵抗の両端を検査回路ボード
と共通配線ボードとに夫々接触させる構成により、上記
保護抵抗の挿入目的と装置全体の薄型化を同時に達成す
ることができる。
回路ボードと共通配線ボード間に介在して三者の重ね合
わせ組立体を構成することより、保護抵抗を両ボード間
に加圧挟持し適度な接触圧にて接触させることができ
る。
乃至図7に基づき説明する。
置本体、2はプローブ装置(検査ユニット)を示す。上
記プローブ装置2は共通配線ボード3と検査回路ボード
4とを備える。検査回路ボード4は多層配線回路基板か
ら成り、その一方の表面において共通配線ボード3上に
形成された共通信号本線8から分岐する支線9の端部に
接続し、他方の表面において該表面に設けた多数の電極
パッド30を、接触子5を介してICウエハ6上の各I
Cチップ7の各外部接点に接続する構造を有する。
はコイルバネを示し、該コイルバネの一方の巻端は上記
電極パッド30に固着接続され、同他方巻端はICウエ
ハ6上のICチップ7の各外部接点に弾力的に加圧接触
するバネ構造を有する。このコイルバネから成る接触子
5はICウエハ6と上記各ボード3,4との熱膨張差に
追随して撓み、同膨張差を吸収する。
回路基板は上記支線9を形成する配線パターンを有して
いる。
た各ICチップ7群に共通の信号本線8を形成する多層
配線基板である。この共通配線ボード3は熱膨張の少な
いベース板、例えば上記多層配線基板にセラミック板又
はガラス板等の熱膨張の少ないバックアッププレートを
貼り合わせ、これによって検査回路ボード4を拘束して
熱膨張を抑止する。
Cウエハ6上のICチップ7群を複数のグループG1〜
Gnに分けて各グループ毎に検査を行う検査装置であ
り、例えばICウエハ6上に200のICチップ7が形
成されている場合、これを複数グループ、例えば10の
グループに分け、一つのグループG内の20のICチッ
プをグループ毎に検査する検査装置である。
7がメモリICであれば、共通アドレス信号本線、共通
入出力信号本線等である。
ップ7群の選択を行う縦横列選択信号本線や接地本線等
が存在するが、説明を簡略化するため省略し、図1にお
いては、共通アドレス信号本線8aと共通入出力信号本
線8bを共通信号本線8として図示している。
体1とは、ケーブル10を介して共通配線ボード3上の
上記共通信号本線8等と接続される。
Cウエハ6上のICチップ7群を複数のグループG1〜
Gnに分けて各グループ毎に検査を行う構成を採りなが
ら、図1等に示すように、上記ICチップ7群に接触し
て信号の授受を行うプローブ装置2とテスター装置本体
1間を接続する共通信号本線8を形成し、該共通信号本
線8から分岐して上記各グループG内の各ICチップ7
へ導入される支線9に保護抵抗Rを挿入する。
のICチップ7群との信号の授受を行う検査回路ボード
4と、テスター装置本体1を検査回路ボード4に接続す
るための上記グループ毎の各ICチップ7群に共通の共
通信号本線8を有する共通配線ボード3を形成する。
ーボード11を形成し、上記検査回路ボード4と共通配
線ボード3と抵抗アレーボード11とを、該検査回路ボ
ード4と共通配線ボード3間に抵抗アレーボード11を
介在して各ボード4,3,11の各表面(各板面)が互
いに対向するよう配置する。
間に面対向配置された上記抵抗アレーボード11の一方
の表面において、各保護抵抗Rの一端を検査回路ボード
4と直接又は間接的に接触させ、同抵抗アレーボード1
1の他方の表面において同保護抵抗Rの他端を共通配線
ボード3と直接又は間接的に接触させる。
通信号本線8から分岐して上記各グループ内の各ICチ
ップ7へ導入される各支線9に該抵抗アレーボード11
を介して各保護抵抗Rが挿入される。
の具体構造例について説明すると、上記検査回路ボード
4と抵抗アレーボード11間に、複数の接触子14を保
有せる両面多点接続板15を介在し、上記共通配線ボー
ド3と抵抗アレーボード11と両面多点接続板15と検
査回路ボード4の各表面(各板面)を対向させつつ重ね
合わせて重ね合わせ組立体2 ′(プローブ装置2)を
形成する。
ード3の全面において多数並設し、該各重ね合わせ組立
体2 ′を半導体ウエハ6上の各ICチップ7群との接
続に供して、テスター装置本体1とICチップ群7間の
接続を図る。
抗アレーボード11は図4及び図5に示すように、対向
せる両表面において開口せる多数の貫通孔12を並設し
た多孔プレート13を有し、該多孔プレート13の各貫
通孔12内に各保護抵抗Rを緩挿して形成する。
ミックス等の絶縁片の積層体から成る多層絶縁ブロック
26の各層間に配線27を巡らせて形成し、該配線27
の一端を上記多層絶縁ブロック26の上端に密着した電
極28と接触させ、同他端を同ブロック26の下端に密
着した電極28′と接触させる。上記電極28,28′
はSn等の低融点金属により形成されており、上記保護
抵抗Rの全体形状として角柱形又は円柱形等を呈する。
の各貫通孔12に対し抜き差し可能にして、破損した保
護抵抗Rのみを交換可能な構成にする。この貫通孔12
の形状は装填する保護抵抗Rの形状に合わせて四角筒孔
又は円筒孔等とする。
記重ね合わせ組立体2′を構成する上記両面多点接続板
15は、該接続板15の厚み方向において圧縮弾性を有
する多数の接触子14を保有し、各接触子14の一端が
上記保護抵抗Rの一端に加圧接触され、同他端が上記検
査回路ボード4の一方表面(重ね合わせ面)に配された
電極パッド16に加圧接触する。各接触子14の両端の
加圧接触をより確実にするため、上記各接触部をハンダ
付けしても良い。
両表面において開口せる多数の貫通孔22を有する多孔
プレート23を形成し、この各貫通孔22内にピン形の
接触子14を該孔22の軸線方向において緩挿し抜き差
し可能にする。又上記多孔プレート23は検査回路ボー
ド4と対向する面に凹所29を有し、該凹所29内に上
記検査回路ボード4上の電源用コンデンサーチップ等の
電子部品を収容する。
ド11及び両面多点接続板15及び検査回路ボード4の
重ね合わせ組立体2 ′の形成によって、上記接触子1
4が圧縮されて弾力を蓄えた状態におかれる。その反発
力によって前記加圧接触を保証する。
続板15の両者を上記共通配線ボード3と検査回路ボー
ド4間に重ね合わて介在させ、各ボード3,11,1
5,4の各表面を互いに対向するよう配置することによ
り、上記各保護抵抗Rの一端を抵抗アレーボード11の
一方の表面において、上記接触子14を介して検査回路
ボード4の電極パッド16と加圧接触させ、同保護抵抗
Rの他端を同抵抗アレーボード11の他方の表面におい
て共通配線ボード3の重ね合わせ面に配された電極パッ
ド21と直接又は間接的に加圧接触させる。
設けられた支線9を分岐配線するためのパッドであり、
支線9及び保護抵抗Rは電極パッド21を介して共通信
号本線8に対し分岐接続される。
いて、上記共通信号本線8からの支線9と検査回路ボー
ド4の配線パターンとが上記各保護抵抗R及び各接触子
14を介して電気的に接続され、上記各支線9に各保護
抵抗Rが適切に挿入される。
ード11及び両面多点接続板15及び検査回路ボード4
の各ボードに連通せる螺子締結孔17を夫々形成し、該
螺子締結孔17に螺子18を挿入して、上記各ボードを
上記順序で重ね合わせた状態で一体に強固に締結し、該
抵抗アレーボード11と両面多点接続板15とを検査回
路ボード4と共通配線ボード間3に加圧挟持した状態を
形成する。
ボード11及び両面多点接続板15を重ね合わせ状態に
して螺子18により締結し、該重合体に上記検査回路ボ
ード4を貼着してもよい。
4の加圧的な重ね合わせ状態を保持し、上記保護抵抗R
の両端と上記共通配線ボードの表面に配した電極パッド
21及び検査回路ボード4の表面に配した電極パッド1
6の加圧接触を保証して、接触の信頼性を向上すること
ができる。
1の貫通孔24内にピン形の接地用コンタクト19を保
有する。上記抵抗アレーボード11の貫通孔24と上記
両面多点接続板15の貫通孔25とを連通して設け、上
記接地用コンタクト19はこの24,25内に緩挿さ
れ、該接地用コンタクト19を介して上記共通配線ボー
ド3と検査回路ボード4間に接地ラインを形成する。該
接地用コンタクト19は抵抗アレーボード11及び両面
多点接続板15の厚み方向において圧縮弾性を有する接
触子である。
ード11を形成する多孔プレート13を金属板により形
成し、該金属製多孔プレート13の対向する両表面並び
に上記各保護抵抗Rを緩挿する各貫通孔12の内周面を
絶縁材にて被覆34を施し、他方上記接地用コンタクト
19を緩挿する貫通孔24の内周面には上記絶縁被覆3
4を施さずに金属を露出させて、接地用コンタクト19
をこの導電金属面と接触させ接地効果を高める。
て接地ラインに接続し、信号の高速化ひいては高速検査
を可能にする。
縁被覆34で覆われた貫通孔31と上記両面多点接続板
15の貫通孔32とを連通して設け、この31,32内
にピン形の電源用コンタクト33を緩挿する。該電源用
コンタクト33は上記両ボード11,15の厚み方向に
おいて圧縮弾性を有する接触子であり、上記共通配線ボ
ード3の共通電源本線と検査回路ボード4の電源ライン
とを接続して、各ICチップ7群へ電力を供給する。
の他の具体構造例について説明すると、上記検査回路ボ
ード4と抵抗アレーボード11と共通配線ボード3と
を、各表面を対向させつつ重ね合わせて重ね合わせ組立
体2 ′(プローブ装置2)を形成する。
ード3の全面において多数並設し、該各重ね合わせ組立
体2 ′を半導体ウエハ6上の各ICチップ7群との接
続に供して、テスター装置本体1とICチップ群7間の
接続を図る。
抗アレーボード11は図4及び図5に示すように、対向
せる両表面において開口せる多数の貫通孔12を並設し
た多孔プレート13を有し、該多孔プレート13の各貫
通孔12内に各保護抵抗Rを緩挿して形成する。
ミックス等の絶縁片の積層体から成る多層絶縁ブロック
26の各層間に配線27を巡らせて形成し、該配線27
の一端を上記多層絶縁ブロック26の上端に密着した電
極28と接触させ、同他端を同ブロック26の下端に密
着した電極28′と接触させる。上記電極28,28′
はSn等の低融点金属により形成されており、上記保護
抵抗Rの全体形状として角柱形又は円柱形等を呈する。
の各貫通孔12に対し抜き差し可能にして、破損した保
護抵抗Rのみを交換可能な構成にする。この貫通孔12
の形状は装填する保護抵抗Rの形状に合わせて四角筒孔
又は円筒孔等とする。
保護抵抗Rを弾持するスプリング20を有し、例えば図
示のように検査回路ボード4と対向する側に圧縮弾性を
有するスプリング20を備える。
通配線ボード3の重ね合わせ面に形成された電極パッド
21との加圧接触に供され、同他端は上記スプリング2
0介して上記検査回路ボード4の一方表面(重ね合わせ
面)に配された電極パッド16に加圧接触する。この加
圧接触をより確実にするため、各接触部をハンダ付けし
ても良い。
ド11及び検査回路ボード4の重ね合わせ組立体2 ′
の形成によって、上記スプリング20が圧縮されて弾力
を蓄えた状態におかれる。その反発力によって前記加圧
接触を保証する。
通配線ボード3と検査回路ボード4間に重ね合わて介在
させ、各ボード3,11,4の各表面を互いに対向する
よう配置することにより、上記各保護抵抗Rの一端を抵
抗アレーボード11の一方の表面において、上記スプリ
ング20を介して検査回路ボード4の電極パッド16と
直接又は間接的に加圧接触させ、同保護抵抗Rの他端を
同抵抗アレーボード11の他方の表面において共通配線
ボード3の電極パッド21と直接又は間接的に加圧接触
させる。
設けられた支線9を分岐配線するためのパッドであり、
支線9及び保護抵抗Rは電極パッド21を介して共通信
号本線8に対し分岐接続される。
において、上記共通信号本線8からの支線9と検査回路
ボード4の配線パターンとが、上記各保護抵抗R及びス
プリング20を介して電気的に接続され、上記各支線9
に各保護抵抗Rが適切に挿入される。
プレート13は、図4,5に点線で示すように検査回路
ボード4との対向面に凹所29を有し、該凹所29内に
上記検査回路ボード4上の電源用コンデンサーチップ等
の電子部品を収容する。
ード11及び検査回路ボード4の各ボードに連通せる螺
子締結孔17を夫々形成し、該螺子締結孔17に螺子1
8を挿入して、上記各ボードを上記順序で重ね合わせた
状態で一体に強固に締結し、該抵抗アレーボード11を
検査回路ボード4と共通配線ボード間3に加圧挟持した
状態を形成する。
ボード11を重ね合わせ状態にして螺子18により締結
し、該重合体に上記検査回路ボード4を貼着してもよ
い。
圧的な重ね合わせ状態を保持し、上記保護抵抗Rの両端
と上記共通配線ボード3の表面に配された電極パッド2
1及び検査回路ボード4の表面に配された電極パッド1
6との加圧接触を保証して、接触の信頼性を向上するこ
とができる。
1の貫通孔24内にピン形の接地用コンタクト19を保
有する。該接地用コンタクト19は該貫通孔24内に緩
挿され、該接地用コンタクト19を介して上記共通配線
ボード3と検査回路ボード4間に接地ラインを形成す
る。該接地用コンタクト19は抵抗アレーボード11の
厚み方向において圧縮弾性を有する接触子である。
ード11を形成する多孔プレート13を金属板により形
成し、該金属製多孔プレート13の対向する両表面並び
に上記各保護抵抗Rを緩挿する各貫通孔12の内周面を
絶縁材にて被覆34を施し、他方上記接地用コンタクト
19を緩挿する貫通孔24の内周面には上記絶縁被覆3
4を施さずに金属を露出させて、接地用コンタクト19
をこの導電金属面と接触させ接地効果を高める。
て接地ラインに接続し、信号の高速化ひいては高速検査
を可能にする。
縁被覆34で覆われた貫通孔31内にピン形の電源用コ
ンタクト33を貫通して緩挿する。該電源用コンタクト
33は上記抵抗アレーボード11の厚み方向において圧
縮弾性を有する接触子であり、上記共通配線ボード3の
共通電源本線と検査回路ボード4の電源ラインとを接続
して、各ICチップ7群へ電力を供給する。
た共通信号本線8として、共通アドレス信号本線8aと
入出力本線8bとを示しており、同図に示すように、共
通アドレス信号本線8aから各グループG1〜Gn内の
縦列(又は横列)のグループG′に属する各ICチップ
7に支線9を分岐配線し、他方共通入出力信号本線8b
から各グループG1〜Gn内の横列(又は縦列)のグル
ープG″に属する各ICチップ7に支線9を分岐配線
し、各支線9に保護抵抗Rを挿入する。
共通アドレス信号本線8aに流れ、該信号は支線9を介
してグループG′内の各ICチップに印加され、アドレ
スを開く。
号が共通入出力信号本線8bに流れ、該信号は支線9を
介してグループG″内の各ICチップ7に印加され、上
記開かれたアドレスに検査信号を入力する。そしてこの
検査信号に対する応答信号を同じ支線9と共通入出力信
号本線8bを介してテスター装置本体1に入力し、検査
を実行する。
説明したが、他種のICにおいても保護抵抗Rを介する
ことにより信号線の共用が可能である。
に共用することによって、共通信号本線の数は総支線数
をグループの数で除した数に大巾に削減することができ
る。
が抵抗アレーボードの介在のみにて容易に達成でき、又
この保護抵抗の挿入により、仮にグループ内の一つのI
Cチップにショート破損が生じていたとしても、この保
護抵抗によりグループ内の他のICチップへの電流供給
不足が有効に防止され、上記グループ分け検査と線路数
の削減目的を適切に実現できる。よってウエハレベルに
おけるバーンイン検査等の工業化を促進できる。
アレーボードとの組立体が簡潔合理的に構成でき、無数
の保護抵抗群をグループ毎に仕分けして整然と配置で
き、保護抵抗が破損した場合の保守交換がより容易に行
える。
共通配線ボード間に介在させて各表面を対向配置し、該
抵抗アレーボードの各表面において上記保護抵抗を検査
回路ボード及び共通配線ボードとに夫々接触させる構成
により、上記保護抵抗の挿入目的を達成しつつ、装置全
体の薄型化を図ることができる。
回路ボードと共通配線ボード間に介在して三者の重ね合
わせ組立体の形成により、保護抵抗を両ボード間に加圧
挟持し適度な接触圧にて接触させることができる。
用コンタクトを介して上記共通配線ボードと検査回路ボ
ード間における接地ラインの形成を容易にすることがで
きる。
用コンタクトを介して上記共通配線ボードと検査回路ボ
ード間における電源ラインの形成を容易にすることがで
きる。
ープのICチップ群を以て示す。
抵抗アレーボードと検査回路ボードの重ね合わせ組立体
を示す断面図。
と抵抗アレーボードと検査回路ボードの重ね合わせ組立
体を示す断面図。
を保護抵抗を省略して示す平面図。
示す平面図。
大断面図。
Claims (2)
- 【請求項1】ICウエハ上のICチップ群を複数のグル
ープに分けて各グループ毎に検査を行うICウエハの検
査装置であって、ICウエハ上のICチップ群との信号
の授受を行う検査回路ボードと、テスター装置本体を検
査回路ボードに接続するための上記グループ毎の各IC
チップ群に共通の共通信号本線を有する共通配線ボード
と、多孔プレートの各貫通孔に保護抵抗を抜き差し可に
挿入して多数の保護抵抗を保有せしめた抵抗アレーボー
ドとを有し、上記共通配線ボードと抵抗アレーボードと
検査回路ボードとを重ね合わせて該検査回路ボードと共
通配線ボード間に抵抗アレーボードを加圧挟持せる重ね
合わせ組立体を形成し、上記各保護抵抗の一端が抵抗ア
レーボードの一方の表面において検査回路ボードと接触
し、同他端が同抵抗アレーボードの他方の表面において
共通配線ボードと接触する構成としたことを特徴とする
ICウエハの検査装置。 - 【請求項2】ICウエハ上のICチップ群を複数のグル
ープに分けて各グループ毎に検査を行うICウエハの検
査装置であって、ICウエハ上のICチップ群との信号
の授受を行う検査回路ボードと、テスター装置本体を検
査回路ボードに接続するための上記グループ毎の各IC
チップ群に共通の共通信号本線を有する共通配線ボード
と、多孔プレートの各貫通孔に保護抵抗を抜き差し可に
挿入して多数の保護抵抗を保有せしめた抵抗アレーボー
ドと、多孔プレートの各貫通孔に弾性を有する接触子を
抜き差し可に挿入して多数の接触子を保有せしめた両面
多点接続板とを有し、上記共通配線ボードと抵抗アレー
ボードと両面多点接続板と検査回路ボードとを重ね合わ
せて該検査回路ボードと共通配線ボード間に抵抗アレー
ボードと両面多点接続板とを加圧挟持し上記各接触子を
圧縮せる重ね合わせ組立体を形成し、上記各保護抵抗の
一端が抵抗アレーボードの一方の表面において上記接触
子の反発力により上記検査回路ボードと加圧接触し、同
他端が同抵抗アレーボードの他方の表面において上記接
触子の反発力により上記共通配線ボードと加圧接触する
構成としたことを特徴とするICウエハの検査装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000143867A JP3383267B2 (ja) | 2000-05-16 | 2000-05-16 | Icウエハの検査装置 |
US09/814,963 US20010043075A1 (en) | 2000-05-16 | 2001-03-23 | Apparatus for inspecting IC wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000143867A JP3383267B2 (ja) | 2000-05-16 | 2000-05-16 | Icウエハの検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001326257A JP2001326257A (ja) | 2001-11-22 |
JP3383267B2 true JP3383267B2 (ja) | 2003-03-04 |
Family
ID=18650619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000143867A Expired - Fee Related JP3383267B2 (ja) | 2000-05-16 | 2000-05-16 | Icウエハの検査装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20010043075A1 (ja) |
JP (1) | JP3383267B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110006799A1 (en) * | 2008-02-21 | 2011-01-13 | Tokyo Electron Limited | Method for manufacturing probe supporting plate, computer storage medium and probe supporting plate |
JP2010238691A (ja) * | 2009-03-30 | 2010-10-21 | Fujitsu Ltd | 中継部材およびプリント基板ユニット |
JP2011043377A (ja) | 2009-08-20 | 2011-03-03 | Tokyo Electron Ltd | 検査用接触構造体 |
US8963568B2 (en) * | 2010-03-31 | 2015-02-24 | Tektronix, Inc. | Resistive probing tip system for logic analyzer probing system |
USD758372S1 (en) * | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
USD729808S1 (en) * | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
USD759022S1 (en) * | 2013-03-13 | 2016-06-14 | Nagrastar Llc | Smart card interface |
USD780763S1 (en) * | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
USD864968S1 (en) | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
CN108725346B (zh) * | 2018-06-20 | 2021-11-30 | 联润电子(广州)有限公司 | 一种新能源汽车高压线束并行固定用卡扣 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5647026A (en) * | 1991-10-29 | 1997-07-08 | Eastman Kodak Company | Uniformity correction and threshold or halftoning conversion unit and method |
-
2000
- 2000-05-16 JP JP2000143867A patent/JP3383267B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-23 US US09/814,963 patent/US20010043075A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2001326257A (ja) | 2001-11-22 |
US20010043075A1 (en) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4871520B2 (ja) | 多重回路板間の高密度接続 | |
JP2755486B2 (ja) | フォイル・アダプタを有するプリント回路基板テスト装置 | |
US7087442B2 (en) | Process for the formation of a spatial chip arrangement and spatial chip arrangement | |
KR100760782B1 (ko) | 세그멘트형 접촉자 | |
US5399982A (en) | Printed circuit board testing device with foil adapter | |
US5315241A (en) | Method for testing integrated circuits | |
JP3383267B2 (ja) | Icウエハの検査装置 | |
US5923181A (en) | Methods and apparatus for burn-in stressing and simultaneous testing of semiconductor device chips in a multichip module | |
US5633598A (en) | Translator fixture with module for expanding test points | |
US3830956A (en) | Multilayer printed circuit board with test pads | |
US5831444A (en) | Apparatus for performing a function on an integrated circuit | |
JPH0766240A (ja) | フレキシブル回路基板と接触対象物との接続方法およびその構造 | |
KR102163321B1 (ko) | 프로브 카드 및 그 제조 방법 | |
US6249114B1 (en) | Electronic component continuity inspection method and apparatus | |
JP2002074985A (ja) | メモリモジュールおよびその製造方法ならびにそれに使用するテストコネクタ | |
CN212625492U (zh) | 一种led芯片检测装置 | |
KR101479956B1 (ko) | 자동 테스트 장비 인터페이스용 직각 연결 시스템 | |
US20060170437A1 (en) | Probe card for testing a plurality of semiconductor chips and method thereof | |
JPH11344521A (ja) | 積層型コネクター装置および回路基板の検査装置 | |
JP3046025B1 (ja) | Icウエハの検査装置 | |
JP3161047B2 (ja) | プリント配線板の検査装置 | |
JP4031185B2 (ja) | プリント回路基板検査器 | |
WO1995023341A1 (en) | Translator fixture with module for expanding test points | |
JP5221387B2 (ja) | 取り外し可能な部品を用いた電子アセンブリ | |
JP3053392B1 (ja) | 半導体ウエハの検査ユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |