CN103929895A - 具有内埋元件的电路板、其制作方法及封装结构 - Google Patents
具有内埋元件的电路板、其制作方法及封装结构 Download PDFInfo
- Publication number
- CN103929895A CN103929895A CN201310013683.XA CN201310013683A CN103929895A CN 103929895 A CN103929895 A CN 103929895A CN 201310013683 A CN201310013683 A CN 201310013683A CN 103929895 A CN103929895 A CN 103929895A
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- conductive
- circuit pattern
- electronic component
- insulated substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种具有内埋元件的电路板的制作方法包括步骤:提供电路基板,其包括电子元件、具有第一及第二表面的绝缘基板及第一介电胶片,电子元件收容于所述绝缘基板的收容通孔中,第一介电胶片覆盖绝缘基板及电子元件,且填充电子元件与绝缘基板之间的空隙;在第一表面及第一介电胶片上分别形成第一及第二导电线路图形,并电连接第一及第二导电线路图形,电连接第二导电线路图形及电子元件;在第一导电线路图形一侧压合第二介电胶片;以及在第二介电胶片的表面形成外层导电线路层,并电连接外层导电线路层及电子元件,以获得具有内埋元件的电路板。本发明还提供一种由上述方法制成的具有内埋元件的电路板及具有该具有内埋元件的电路板的封装结构。
Description
技术领域
本发明涉及具有内埋元件的电路板制作领域,尤其涉及一种具有内埋电子元件的具有内埋元件的电路板、具有内埋元件的电路板的制作方法及封装结构。
背景技术
印刷电路板因具有装配密度高等优点而得到了广泛的应用。关于电路板的应用请参见文献Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880,IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 418-425。常见的电路板的外层导电线路的焊盘暴露在电路板的同一侧,且暴露于同一侧的焊盘处于同一平面上。当电子元件构装于暴露在外的焊盘上时,焊盘均位于电子元件的下方,从而增加了具有电子元件的电路板的高度,扩大了封装有芯片的具有内埋元件的电路板的封装结构的体积。
发明内容
因此,有必要提供一种具有内埋元件的电路板、具有内埋元件的电路板的制作方法及具有该具有内埋元件的电路板的封装结构,以使电子元件埋入具有内埋元件的电路板中,从而减少具有内埋元件的电路板的厚度,缩小具有电子元件的具有内埋元件的电路板的体积,进而缩小封装有芯片的具有内埋元件的电路板的体积。
一种具有内埋元件的电路板的制作方法,包括步骤:提供一个电路基板,所述电路基板包括一个电子元件、一个绝缘基板及一个第一介电胶片,所述绝缘基板具有相对的第一表面及第二表面,所述绝缘基板还具有一个贯穿所述第一表面及第二表面的第一通孔,所述第一通孔的横截面积大于所述电子元件的横截面积,所述电子元件收容于所述第一通孔中,所述第一介电胶片覆盖所述绝缘基板的第二表面及所述电子元件,且填充所述电子元件与所述绝缘基板之间的空隙;在所述绝缘基板的第一表面上形成一个第一导电线路图形,在所述第一介电胶片靠近所述第二表面的表面上形成第二导电线路图形,并电连接所述第一导电线路图形及第二导电线路图形,电连接所述第二导电线路图形及所述电子元件;在所述第一导电线路图形一侧压合一个第二介电胶片,所述第二介电胶片覆盖第一导电线路图形、从第一导电线路图形露出的绝缘基板的第一表面及电子元件;以及在所述第二介电胶片远离所述第一表面的表面形成第一外层导电线路层,并电连接所述第一外层导电线路层及电子元件,电连接所述第一外层导电线路层及第一导电线路图形,以获得所述具有内埋元件的电路板。
一种具有内埋元件的电路板,其包括绝缘基板、电子元件、第一介电胶片、第一导电线路图形、第二导电线路图形、第二介电胶片及第一外层导电线路层。所述绝缘基板具有相对的第一表面及第二表面。所述绝缘基板还设有一个贯穿所述第一表面及第二表面的第一通孔。所述第一通孔的横截面积大于所述电子元件的横截面积。所述电子元件收容于所述第一通孔内。所述第一介电胶片覆盖所述绝缘基板的第二表面及所述电子元件,并填充绝缘基板与电子元件之间的空隙。所述第一导电线路图形形成于所述绝缘基板的第一表面上。所述第一介电胶片覆盖所述绝缘基板的第二表面及所述电子元件,并填充所述电子元件与所述绝缘基板之间的空隙。所述第二导电线路图形形成于所述第一介电胶片靠近所述第二表面的表面上,与所述第一导电线路图形电性相连,且通过设于所述第一介电胶片中的导电盲孔与所述电子元件电性相连。所述第二介电胶片覆盖第一导电线路图形、从第一导电线路图形露出的绝缘基板的第一表面及电子元件。所述第一外层导电线路层形成于所述第二介电胶片靠近所述第一表面的表面上,且通过设于所述第二介电胶片中的导电盲孔与所述电子元件及第一导电线路图形电性相连。
一种封装结构,其包括一个芯片及上述的具有内埋元件的电路板,所述具有内埋元件的电路板的第一外层导电线路层包括多个电性接触垫,所述芯片通过焊球与所述具有内埋元件的电路板的电性接触垫相互连接。
与现有技术相比,本技术方案提供的具有内埋元件的电路板及其制作方法,电子元件埋于所述绝缘基板中,从而减少具有内埋元件的电路板的厚度,缩小具有电子元件的具有内埋元件的电路板的体积,进而缩小封装有芯片的具有内埋元件的电路板的体积。
附图说明
图1是本技术方案提供的电子元件、绝缘基板及支撑板的剖面示意图,所述绝缘基板及电子元件置于所述支撑板上,且所述电子元件收容于所述绝缘基板中。
图2为在图1所示的绝缘基板远离所述支撑板的一侧压合一个第一介电胶片后的剖面示意图。
图3为将图2中的支撑板移除后所获得电路基板的剖面示意图。
图4为在图3所示所述电路基板上形成一个通孔及在所述第一介电胶片中形成第一盲孔后的剖面示意图。
图5为在图4所示的绝缘基板上形成一个第一导电线路图形,在第一介电胶片的表面上形成第二导电线路图形,并将通孔制成导电通孔,第一盲孔制成第一导电盲孔后的剖面示意图。
图6为在图5所示的第一导电线路图形一侧压合一个第二介电胶片,在第二导电线路图形一侧压合一个第三介电胶片后的剖面示意图。
图7为在图6所示的所述第二介电胶片中形成一个第二盲孔,在所述第三介电胶片中形成至少一个第三盲孔后的剖面示意图。
图8为在图7所示的第二介电胶片的表面形成第一外层导电线路层,在第三介电胶片表面形成第二外层导电线路层,并将所述第二盲孔、第三盲孔分别制成第二导电盲孔、第三导电盲孔后的剖面示意图。
图9为在图8所示的第一外层导电线路层的表面形成第一防焊层,在第二外层导电线路层的表面形成第二防焊层后的剖面示意图。
图10为在图9所示的第一外层导电线路层的每个第一电性接触垫的表面形成一个第一保护层,在每个第二电性接触垫的表面形成一个第二保护层后的获得的具有内埋元件的电路板的剖面示意图。
图11为在图10所示的具有内埋元件的电路板上构装一个芯片后所获得封装结构的示意图。
主要元件符号说明
电子元件 | 10 |
绝缘基板 | 11 |
支撑板 | 12 |
主体 | 101 |
第一电性连接端 | 103 |
第二电性连接端 | 105 |
第一表面 | 11a |
第二表面 | 11b |
第一通孔 | 111 |
离型膜 | 121 |
第一介电胶片 | 21 |
电路基板 | 100a |
第二通孔 | 211 |
第一盲孔 | 213 |
第一导电线路图形 | 110 |
第二导电线路图形 | 120 |
导电通孔 | 214 |
第一导电盲孔 | 215 |
导电线路 | 110a、120a |
第二介电胶片 | 22 |
第三介电胶片 | 23 |
第二盲孔 | 216a、216b |
第三盲孔 | 217 |
第一外层导电线路层 | 130 |
第二外层导电线路层 | 140 |
第二导电盲孔 | 218a、218b |
第三导电盲孔 | 219 |
第一电性接触垫 | 131 |
第二电性接触垫 | 141 |
第一防焊层 | 150 |
第二防焊层 | 160 |
第一开口 | 151 |
第二开口 | 161 |
第一保护层 | 170 |
具有内埋元件的电路板 | 100 |
封装结构 | 200 |
芯片 | 300 |
第三电性接触垫 | 301 |
焊球 | 303 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本技术方案提供的电路板制作方法包括如下步骤:
第一步,请参阅图1,提供一个电子元件10、一个绝缘基板11及一个支撑板12。
所述电子元件10可以为如电阻、电容器、芯片等,其包括一个主体101、第一电性连接端103及第二电性连接端105。所述第一电性连接端103及第二电性连接端105中的每个电性连接端与所述主体101电性相连。本实施方式中,所述电子元件10为业界习知的多层陶瓷电容器;所述主体101为内部形成有多个内电极的陶瓷体;所述第一电性连接端103及第二电性连接端105均为外电极,且分别位于所述主体101的相对两侧。
所述绝缘基板11具有相对的第一表面11a及第二表面11b。所述绝缘基板11还设有一个贯穿所述第一表面11a及第二表面11b的第一通孔111。所述第一通孔111的横截面积大于所述电子元件10的横截面积。
接着,将所述绝缘基板11及电子元件10设置于所述支撑板12上,使得所述第一表面11a与所述支撑板12相接触,所述电子元件10收容于所述第一通孔111中。也就是说,所述绝缘基板11及电子元件10设置于所述支撑板12的上侧。优选地,本实施方式中,所述电子元件10远离所述支撑板12的表面与所述绝缘基板11的第二表面11b平齐,也就是说,所述电子元件10的厚度等于所述绝缘基板11的厚度。本领域技术人员可以理解,所述电子元件10远离所述支撑板12的表面也可以凸出所述绝缘基板11的第二表面11b,也就是说,所述电子元件10远离所述支撑板12的表面较所述绝缘基板11的第二表面11b远离所述支撑板12,即,所述电子元件10的厚度大于所述绝缘基板11的厚度;所述绝缘基板11的第二表面11b也可以凸出所述电子元件10远离所述支撑板12的表面,也就是说,所述电子元件10远离所述支撑板12的表面较所述绝缘基板11的第二表面11b靠近所述支撑板12,即,所述电子元件10的厚度小于所述绝缘基板11的厚度。
优选地,本实施例中,为了后续步骤中更好地将所述绝缘基板11及电子元件10与所述支撑板12分离,所述支撑板12靠近所述绝缘基板11的表面上还设有一个离型膜121。也就是说,所述离型膜121位于所述支撑板12与绝缘基板11之间。所述离型膜121可以为聚丙烯薄膜、聚乙烯薄膜以及聚对苯二甲酸乙二醇酯等高分子薄膜,优选为聚对苯二甲酸乙二醇酯薄膜,本实施例中即采用聚对苯二甲酸乙二醇酯薄膜作为所述离型膜121。所述离型膜121也可以为其他业界常用的离型纸。
第二步,请参阅图2,在所述绝缘基板11的第二表面11b一侧压合第一介电胶片21,以使所述第一介电胶片21覆盖所述绝缘基板11的第二表面11b及所述电子元件10远离所述支撑板12的表面,且填充所述电子元件10与所述绝缘基板11之间的空隙,从而绝缘基板11、及第一介电胶片21及位于第一通孔111内的电子元件10共同粘结为一个整体,构成一个电路基板100a。
本步骤中,采用热压合的方式将第一介电胶片21压合于所述绝缘基板11远离所述支撑板12的一侧。第一介电胶片21材料可以为聚酰亚胺(Polyimide, PI)、聚乙烯对苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate,PEN) 、PP (Prepreg)或ABF (Ajinomoto Build-up film)等,优选为PP或ABF。
第三步,请一并参阅图3,将所述支撑板12与所述电路基板100a分离,以获得所述电路基板100a。
本领域技术人员可以理解,第一步中也可以提供两个绝缘基板11及两个电子元件10,此种情况下,一个绝缘基板11及一个电子元件10设置于所述支撑板12的上侧(如图1所示),另一个绝缘基板11及另一个电子元件10设置于所述支撑板12的下侧,且另一个电子元件10收容于另一个绝缘基板11的第一通孔111中,也就是说,支撑板12夹设于所述两个绝缘基板11之间。此种情况下,在第二步中,在所述绝缘基板11的第二表面11b一侧压合第一介电胶片21的同时,也可以在所述支撑板12的下侧压合另一个第一介电胶片21,该另一个第一介电胶片21覆盖该另一个绝缘基板11、另一个电子元件10及电子元件于绝缘基板11之间的空隙。如此,移除支撑板12之后可以获得两个相分离的电路基板100a。
第四步,请参阅图4,在所述电路基板100a的所述绝缘基板11及所述第一介电胶片21对应于所述绝缘基板11的区域形成至少一个第二通孔211,在所述第一介电胶片21对应于所述电子元件10的第一电性连接端103的区域形成一个第一盲孔213。
本步骤中,所述第二通孔211及第一盲孔213均可以采用激光烧蚀的方式形成。所述第二通孔211贯穿所述绝缘基板11及所述第一介电胶片21对应于所述绝缘基板11的区域。第二通孔211也可以采用机械钻孔的方式形成。第二通孔211的个数可以为一个,也可以为多个。图4中以形成两个第二通孔211为例进行说明。所述第一盲孔213仅贯穿所述第一介电胶片21对应于所述电子元件10的第一电性连接端103的区域,以暴露出部分第一电性连接端103。可以理解的是,在此步骤之后,还可以进一步包括去胶渣(desmear)的步骤,以将第二通孔211及第一盲孔213内部的胶渣去除,从而可以有效地防止在后续进行电镀时,胶渣影响形成的导电孔的导电性。
第五步,请参阅图5,在绝缘基板11的第一表面11a上形成一个第一导电线路图形110,在第一介电胶片21靠近所述第二表面11b的表面上形成第二导电线路图形120,并将第二通孔211制成导电通孔214,第一盲孔213制成第一导电盲孔215。所述第一导电线路图形110包括多条导电线路110a。所述第二导电线路图形120包括多条导电线路120a。所述导电通孔214电导通所述第一导电线路图形110及第二导电线路图形120。所述第一导电盲孔215电导通所述第二导电线路图形120与所述电子元件10的第一电性连接端103。
本步骤具体可采用如下方法:
首先,采用化学镀铜的方式,在第一表面11a、第一介电胶片21靠近所述第一表面11a的表面及电子元件10靠近所述第一表面11a的表面上形成第一导电种子层,在第二通孔211内壁、第一盲孔213内壁及介电层远离所述第一表面11a的表面上形成第二导电种子层。
可以理解的是,也可以采用其他方法,如黑化或者化学吸附导电粒子等,在第一表面11a、第一介电胶片21靠近所述第一表面11a的表面及电子元件10靠近所述第一表面11a的表面、第二通孔211内壁、第一盲孔213内壁及介电层远离所述第一表面11a的表面上形成第一导电种子层及第二导电种子层。
其次,在第一导电种子层和第二导电种子层的表面分别形成光致抗蚀剂层,并采用曝光及显影的方式,将与欲形成第一导电线路图形110对应的部分去除得到第一光致抗蚀剂图形,将与欲形成第二导电线路图形120对应的部分去除得到第二光致抗蚀剂图形。
接着,在从第一光致抗蚀剂图形的空隙露出的第一导电种子层表面形成第一电镀铜层,在从第二光致抗蚀剂图形露出的第二导电种子层表面形成第二电镀铜层。
最后,采用剥膜的方式去除第一光致抗蚀剂图形和第二光致抗蚀剂图形,并采用微蚀的方式去除原被第一光致抗蚀剂图形覆盖的第一导电种子层,去除原被第二光致抗蚀剂图形覆盖的第二导电种子层。如此,位于第一表面11a上的第一导电种子层及形成在其上的第一电镀铜层共同构成第一导电线路图形110;位于第一介电胶片21远离所述第一表面11a的表面上的第二导电种子层及形成在其上的第二电镀铜层共同构成第二导电线路图形120;位于第二通孔211内的第二导电种子层及形成上其上的第二电镀铜层共同构成贯穿绝缘基板11及第一介电胶片21的导电通孔214;位于第一盲孔213内的第二导电种子层形成上其上的第二电镀铜层共同构成第一导电盲孔215。所述第一导电线路图形110及第二导电线路图形120通过所述导电通孔214相互电连通。第二导电线路图形120及第一电性连接端103的通过第一导电盲孔215相互电连通。
本领域技术人员可以理解,所述导电通孔214也可以通过树脂塞孔的方式形成。也就是说,在从第二光致抗蚀剂图形露出的第二导电种子层表面形成第二电镀铜层步骤中,所述第二通孔211中的第二电镀铜层无需填满电镀铜,可以在电镀完成之后,在第二通孔211中进行树脂塞孔来填充第二通孔211中的空隙。
第六步,请参阅图6,在第一导电线路图形110一侧压合一个第二介电胶片22,在第二导电线路图形120一侧压合一个第三介电胶片23。所述第二介电胶片22覆盖第一导电线路图形110、从第一导电线路图形110露出的绝缘基板11的第一表面及电子元件10靠近所述第一表面11a的表面。所述第三介电胶片23覆盖第二导电线路图形120及从第二导电线路图形120露出的第一介电胶片21靠近所述第二表面11b的表面。
本步骤中,采用热压合的方式将第二介电胶片22及第三介电胶片23分别压合于所述第一导电线路图形110及第二导电线路图形120。第二介电胶片22及第三介电胶片23材料均可以为聚酰亚胺(Polyimide, PI)、聚乙烯对苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate,PEN) 、PP (Prepreg)或ABF (Ajinomoto Build-up film)等,优选为PP或ABF。
本领域技术人员可以理解,若第二导电线路图形120包括多个用于与外界电性相连的电性接触垫,第二导电线路图形120即可为一个外侧导电线路层,此时,第三介电胶片23也可以省略不要。
第七步,请一并参阅图7,在所述第二介电胶片22对应于所述第二电性连接端105的区域形成一个第二盲孔216a,在所述第二介电胶片22除对应于所述第二电性连接端105的区域之外的区域形成至少一个第二盲孔216b,在所述第三介电胶片23中形成至少一个第三盲孔217。
本步骤中,所述第二盲孔216a、第二盲孔216b第二盲孔216b、第三盲孔217均可以采用激光烧蚀的方式形成。所述第二盲孔216a仅贯穿所述第二介电胶片22对应于所述第二电性连接端105的区域,以暴露出部分第二电性连接端105。所述第二盲孔216b仅贯穿所述第二介电胶片22除对应于所述第二电性连接端105的区域之外的区域,以暴露出部分第一导电线路图形110。所述第三盲孔217仅贯穿所述第三介电胶片23,以暴露出部分第二导电线路图形120。第三盲孔217的个数可以为一个,也可以为多个,图7中以形成一个仅贯穿所述第三介电胶片23对应于所述第一电性连接端103区域的第三盲孔217为例进行说明。
可以理解的是,在此步骤之后,还可以进一步包括去胶渣(desmear)的步骤,以将第二盲孔216a、第二盲孔216b及第三盲孔217内部的胶渣去除,从而可以有效地防止在后续进行电镀时,胶渣影响形成的导电孔的导电性。
第八步,请参阅图8,在第二介电胶片22远离所述绝缘基板11的表面形成第一外层导电线路层130,在第三介电胶片23远离所述绝缘基板11的表面形成第二外层导电线路层140,并将所述第二盲孔216a、第二盲孔216b及第三盲孔217分别制成第二导电盲孔218a、第二导电盲孔218b及第三导电盲孔219。所述第一外层导电线路层130包括多个第一电性接触垫131及多条导电线路(图未示)。所述第二外层导电线路层140包括多个用于与外界进行电连接的第二电性接触垫141及多条导电线路(图未示)。所述第二导电盲孔218a电连接所述第一外层导电线路层130及第二电性连接端105。所述第二导电盲孔218b电连接所述第一外层导电线路层130及第一导电线路图形110。所述第三导电盲孔219电连接所述第二导电线路图形120及第二外层导电线路层140。
本步骤可以采用如第五步相似的步骤来完成,在此不再赘述。
第九步,请参阅图9,在第一外层导电线路层130的表面及从所述第一外层导电线路层130露出的第二介电胶片22的表面形成第一防焊层150,在第二外层导电线路层140的表面及从所述第二外层导电线路层140露出的第三介电胶片23的表面形成第二防焊层160。所述第一防焊层150内具有与多个第一电性接触垫131一一对应的多个第一开口151,每个第一电性接触垫131均从对应的第一开口151露出。所述第二防焊层160内具有与多个第二电性接触垫141一一对应的多个第二开口161,每个第二电性接触垫141均从对应的第二开口161露出。
第十步,请参阅图10,在第一外层导电线路层130的每个第一电性接触垫131从第一开口151露出的表面形成一个第一保护层170;在每个第二电性接触垫141从第二开口161露出的表面形成一个第二保护层180。如此,即获得一个内埋有电子元件10的具有内埋元件的电路板100。
本实施例中,所述第一保护层170及第二保护层180可以为锡、铅、银、金、镍、钯等金属或其合金的单层结构,也可以为上述金属中两种或者两种以上的多层结构。所述第一保护层170及第二保护层180也可以为有机保焊层(OSP)。当所述第一保护层170及第二保护层180为金属时,所述第一保护层170及第二保护层180可以采用化学镀的方式形成。当所述第一保护层170及第二保护层180为有机保焊层时,所述第一保护层170及第二保护层180可以采用化学方法形成。
本领域技术人员可以理解,电子元件10的电性连接端的数量不限于本实施方式中的两个,也可以为三个、四个或者更多个,应根据实际需要来定。本领域技术人员还可以理解,电导通电子元件10的电连接端与导电线路图形或者导电线路层的导通盲孔的数量也不限于本实施方式中的两个,也可以为三个、四个或者更多个,应根据电子元件10的电性连接端的数量来设定。
请参阅图10,本技术方案提供一种采用上述方法制作的内埋有电子元件10的具有内埋元件的电路板100,其包括电子元件10、绝缘基板11、第一介电胶片21、第一导电线路图形110、第二导电线路图形120、第二介电胶片22及第一外层导电线路层130。所述绝缘基板11具有相对的第一表面11a及第二表面11b。所述绝缘基板11还设有一个贯穿所述第一表面11a及第二表面11b的第一通孔111。所述第一通孔111的横截面积大于所述电子元件10的横截面积。所述电子元件10收容于所述第一通孔111内。所述第一介电胶片21覆盖所述绝缘基板11的第二表面11b及所述电子元件10,并填充绝缘基板11与电子元件10之间的空隙。所述第一导电线路图形110形成于所述绝缘基板11的第一表面11a上。所述第二导电线路图形120形成于所述第一介电胶片21靠近所述第二表面11b的表面上,与所述第一导电线路图形110电性相连,且通过设于所述第一介电胶片21中的第一导电盲孔215所述电子元件10电性相连。所述第二介电胶片22覆盖第一导电线路图形110、从第一导电线路图形110露出的绝缘基板11的第一表面11a及电子元件10。所述第一外层导电线路层130形成于所述第二介电胶片22靠近所述第一表面11a的表面上。所述第一外层导电线路层130通过设于所述第二介电胶片22中的第二导电盲孔218a与所述电子元件10电性相连,且通过设于所述第二介电胶片22中的第二导电盲孔218b与所述第一导电线路图形110电性相连。
本技术方案提供的具有内埋元件的电路板及其制作方法,电子元件10埋于所述绝缘基板11中,从而减少具有内埋元件的电路板100的厚度,缩小具有电子元件10的具有内埋元件的电路板100的体积。此外,由于电子元件10与绝缘基板11通过第一介电胶片21粘结为一个整体,故,在制作形成导电盲孔的盲孔时,电子元件10不易相对第一介电胶片21移动,提高了电子元件10与所需形成的盲孔之间的对位精确度,进而提高了具有内埋元件的电路板100的制作效率。
请参阅图11,本技术方案提供一种包括上述具有内埋元件的电路板100的封装结构200。所述封装结构200包括具有内埋元件的电路板100及芯片300。
所述具有内埋元件的电路板100如上所述,在此不再赘述。
所述芯片300封装于所述具有内埋元件的电路板100。所述芯片300具有与多个第一电性接触垫131一一对应的多个第三电性接触垫301。每个第一电性接触垫131与对应的第三电性接触垫301通过一个焊球303相互电连通。如此,既可获得一个构装有芯片300的封装结构200。所述焊球303的材质可以为锡、铅或铜,或者为锡、铅或铜的合金。本领域技术人员可以理解,所述芯片300与多个第一电性接触垫131之间也可以通过导线键合方式相连。
本技术方案提供的封装结构200中,电子元件10埋于所述绝缘基板11中,从而减少具有内埋元件的电路板100的厚度,缩小具有电子元件10的具有内埋元件的电路板100的体积,进而缩小了具有芯片300的封装结构200的体积。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (14)
1.一种具有内埋元件的电路板的制作方法,包括步骤:
提供一个电路基板,所述电路基板包括一个电子元件、一个绝缘基板及一个第一介电胶片,所述绝缘基板具有相对的第一表面及第二表面,所述绝缘基板还具有一个贯穿所述第一表面及第二表面的第一通孔,所述第一通孔的横截面积大于所述电子元件的横截面积,所述电子元件收容于所述第一通孔中,所述第一介电胶片覆盖所述绝缘基板的第二表面及所述电子元件,且填充所述电子元件与所述绝缘基板之间的空隙;
在所述绝缘基板的第一表面上形成一个第一导电线路图形,在所述第一介电胶片靠近所述第二表面的表面上形成第二导电线路图形,并电连接所述第一导电线路图形及第二导电线路图形,电连接所述第二导电线路图形及所述电子元件;
在所述第一导电线路图形一侧压合一个第二介电胶片,所述第二介电胶片覆盖第一导电线路图形、从第一导电线路图形露出的绝缘基板的第一表面及电子元件;以及
在所述第二介电胶片远离所述第一表面的表面形成第一外层导电线路层,并电连接所述第一外层导电线路层及电子元件,电连接所述第一外层导电线路层及第一导电线路图形,以获得所述具有内埋元件的电路板。
2.如权利要求1所述的具有内埋元件的电路板的制作方法,其特征在于,所述电路基板的制作方法包括以下步骤:
提供所述电子元件、绝缘基板及一个支撑板;
将所述绝缘基板及电子元件设于所述支撑板上,使得所述第一表面与所述支撑板相接触,所述电子元件收容于所述第一通孔;
在所述绝缘基板的第二表面一侧压合所述第一介电胶片,使得所述第一介电胶片覆盖所述绝缘基板的第二表面及所述电子元件远离所述支撑板的表面,且填充所述电子元件与所述绝缘基板之间的空隙;
移除所述支撑板,以获得所述电路基板。
3.如权利要求2所述的具有内埋元件的电路板的制作方法,其特征在于,所述支撑板靠近所述绝缘基板的表面还设有一个离型膜。
4.如权利要求1所述的具有内埋元件的电路板的制作方法,其特征在于,在形成所述第一导电线路图形及第二导电线路图形时,还形成电导通所述第一导电线路图形及第二导电线路图形导电通孔,形成电导通所述第二导电线路图形及电子元件的第一导电盲孔。
5.如权利要求1所述的具有内埋元件的电路板的制作方法,其特征在于,所述电子元件包括第一电性连接端及第二电性连接端,在所述绝缘基板的第一表面上形成一个第一导电线路图形,在所述第一介电胶片靠近所述第二表面的表面上形成第二导电线路图形,并电连接所述第一导电线路图形及第二导电线路图形,电连接所述第二导电线路图形及所述电子元件,包括步骤:
在所述电路基板的所述绝缘基板及所述第一介电胶片对应于所述绝缘基板的区域形成至少一个第二通孔,在所述第一介电胶片对应于所述电子元件的第一电性连接端的区域形成一个第一盲孔;
在所述第一表面、第一介电胶片靠近所述第一表面的表面及电子元件靠近所述第一表面的表面上形成第一导电种子层,在所述至少一个第二通孔的每个通孔的内壁、所述第一盲孔的内壁及所述第一介电胶片远离所述第一表面的表面上形成第二导电种子层;
在所述第一导电种子层和第二导电种子层的表面分别形成光致抗蚀剂层,并采用曝光及显影的方式,将与欲形成所述第一导电线路图形对应的部分去除得到第一光致抗蚀剂图形,将与欲形成所述第二导电线路图形对应的部分去除得到第二光致抗蚀剂图形;
在从所述第一光致抗蚀剂图形的空隙露出的第一导电种子层表面形成第一电镀铜层,在从所述第二光致抗蚀剂图形露出的第二导电种子层表面形成第二电镀铜层;
采用剥膜的方式去除所述第一光致抗蚀剂图形和第二光致抗蚀剂图形,并采用微蚀的方式去除原被所述第一光致抗蚀剂图形覆盖的第一导电种子层,去除原被所述第二光致抗蚀剂图形覆盖的第二导电种子层,从而位于所述第一表面上的第一导电种子层及形成在其上的第一电镀铜层共同构成第一导电线路图形,位于所述第一介电胶片远离所述第一表面的表面上的第二导电种子层及形成在其上的第二电镀铜层共同构成第二导电线路图形,位于所述第二通孔内的第二导电种子层及形成上其上的第二电镀铜层共同构成贯穿绝缘基板及第一介电胶片的导电通孔,位于第一盲孔内的第二导电种子层形成上其上的第二电镀铜层共同构成第一导电盲孔,所述导电通孔电连接所述第一导电线路图形及第二导电线路图形,所述第一导电盲孔电连接所述第二导电线路图形及第一电性连接端。
6.如权利要求1所述的具有内埋元件的电路板的制作方法,其特征在于,所述电子元件为多层陶瓷电容器,所述第一电性连接端及第二电性连接端均为外电极。
7.如权利要求1所述的具有内埋元件的电路板的制作方法,其特征在于,在所述第一导电线路图形一侧压合一个第二介电胶片时,还在所述第二导电线路图形一侧压合一个第三介电胶片,所述第三介电胶片覆盖所述第二导电线路图形及从所述第二导电线路图形露出的所述第一介电胶片靠近所述第二表面的表面;在所述第二介电胶片远离所述绝缘基板的表面形成第一外层导电线路层时,还在所述第三介电胶片远离所述绝缘基板的表面形成第二外层导电线路层,并电连接所述第二外层导电线路层及第二导电线路图形,以获得所述具有内埋元件的电路板。
8.一种具有内埋元件的电路板,其包括绝缘基板、电子元件、第一介电胶片、第一导电线路图形、第二导电线路图形、第二介电胶片及第一外层导电线路层,所述绝缘基板具有相对的第一表面及第二表面,所述绝缘基板还设有一个贯穿所述第一表面及第二表面的第一通孔,所述第一通孔的横截面积大于所述电子元件的横截面积,所述电子元件收容于所述第一通孔内,所述第一介电胶片覆盖所述绝缘基板的第二表面及所述电子元件,并填充绝缘基板与电子元件之间的空隙,所述第一导电线路图形形成于所述绝缘基板的第一表面上,所述第一介电胶片覆盖所述绝缘基板的第二表面及所述电子元件,并填充所述电子元件与所述绝缘基板之间的空隙,所述第二导电线路图形形成于所述第一介电胶片靠近所述第二表面的表面上,与所述第一导电线路图形电性相连,且通过设于所述第一介电胶片中的导电盲孔与所述电子元件电性相连,所述第二介电胶片覆盖第一导电线路图形、从第一导电线路图形露出的绝缘基板的第一表面及电子元件,所述第一外层导电线路层形成于所述第二介电胶片靠近所述第一表面的表面上,且通过设于所述第二介电胶片中的导电盲孔与所述电子元件及第一导电线路图形电性相连。
9.如权利要求8所述的具有内埋元件的电路板,其特征在于,所述具有内埋元件的电路板还包括一个第三介电胶片及第二外层导电线路层,所述第三介电胶片覆盖所述第二导电线路图形及从所述第二导电线路图形露出的所述第一介电胶片靠近所述第二表面的表面,所述第二外层导电线路层形成于所述第三介电胶片远离所述绝缘基板的表面,且通过形成于所述第三介电胶片内的导电盲孔与所述第二导电线路图形电性相连。
10.如权利要求8所述的具有内埋元件的电路板,其特征在于,所述第一导电线路图形与所述第二导电线路图形通过设于所述绝缘基板中的导电孔电导通。
11.如权利要求8所述的具有内埋元件的电路板,其特征在于,所述绝缘基板的厚度等于所述电子元件的厚度。
12.如权利要求8所述的具有内埋元件的电路板,其特征在于,所述电性接触垫的表面形成有保护层。
13.一种封装结构,其包括芯片及如权利要求8至10任一项所述的具有内埋元件的电路板,所述具有内埋元件的电路板的第一外层导电线路层包括多个电性接触垫,所述芯片通过焊球与所述具有内埋元件的电路板的电性接触垫相互连接。
14.如权利要求13所述的封装结构,其特征在于,所述电性接触垫通过设于所述第二介电胶片内的导电盲孔与所述电子元件相互电连接。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310013683.XA CN103929895A (zh) | 2013-01-15 | 2013-01-15 | 具有内埋元件的电路板、其制作方法及封装结构 |
TW102102147A TWI498056B (zh) | 2013-01-15 | 2013-01-21 | 具有內埋元件的電路板、其製作方法及封裝結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310013683.XA CN103929895A (zh) | 2013-01-15 | 2013-01-15 | 具有内埋元件的电路板、其制作方法及封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103929895A true CN103929895A (zh) | 2014-07-16 |
Family
ID=51147920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310013683.XA Pending CN103929895A (zh) | 2013-01-15 | 2013-01-15 | 具有内埋元件的电路板、其制作方法及封装结构 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103929895A (zh) |
TW (1) | TWI498056B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104597978A (zh) * | 2015-01-22 | 2015-05-06 | 宇帷国际股份有限公司 | 电子装置及其电路模组 |
CN106159635A (zh) * | 2015-04-03 | 2016-11-23 | 原子能及能源替代委员会 | 制造用于电子元件的包括带腔体的端部的导电构件的方法 |
CN112151433A (zh) * | 2019-06-27 | 2020-12-29 | 何崇文 | 基板结构、封装结构及其制作方法 |
CN114126208A (zh) * | 2020-08-28 | 2022-03-01 | 欣兴电子股份有限公司 | 电路板结构及其制作方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106658964A (zh) * | 2015-10-28 | 2017-05-10 | 碁鼎科技秦皇岛有限公司 | 电路板及其制作方法 |
TWI577248B (zh) * | 2016-07-19 | 2017-04-01 | 欣興電子股份有限公司 | 線路載板及其製作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200635465A (en) * | 2005-03-30 | 2006-10-01 | Advanced Semiconductor Eng | Method of fabricating a device-containing substrate |
TWI298941B (en) * | 2006-04-19 | 2008-07-11 | Advanced Semiconductor Eng | Method of fabricating substrate with embedded component therein |
TWI311542B (en) * | 2006-06-27 | 2009-07-01 | Hon Tech Inc | Testing machine for electronic element |
US20100018761A1 (en) * | 2008-07-22 | 2010-01-28 | Advanced Semiconductor Engineering, Inc. | Embedded chip substrate and fabrication method thereof |
TW201019438A (en) * | 2008-11-07 | 2010-05-16 | Advanced Semiconductor Eng | Structure and process of embedded chip package |
CN101978800A (zh) * | 2008-03-24 | 2011-02-16 | 日本特殊陶业株式会社 | 部件内置布线基板 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI241007B (en) * | 2004-09-09 | 2005-10-01 | Phoenix Prec Technology Corp | Semiconductor device embedded structure and method for fabricating the same |
TWI399140B (zh) * | 2009-06-12 | 2013-06-11 | Unimicron Technology Corp | 內埋式封裝結構的製作方法 |
-
2013
- 2013-01-15 CN CN201310013683.XA patent/CN103929895A/zh active Pending
- 2013-01-21 TW TW102102147A patent/TWI498056B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200635465A (en) * | 2005-03-30 | 2006-10-01 | Advanced Semiconductor Eng | Method of fabricating a device-containing substrate |
TWI298941B (en) * | 2006-04-19 | 2008-07-11 | Advanced Semiconductor Eng | Method of fabricating substrate with embedded component therein |
TWI311542B (en) * | 2006-06-27 | 2009-07-01 | Hon Tech Inc | Testing machine for electronic element |
CN101978800A (zh) * | 2008-03-24 | 2011-02-16 | 日本特殊陶业株式会社 | 部件内置布线基板 |
US20100018761A1 (en) * | 2008-07-22 | 2010-01-28 | Advanced Semiconductor Engineering, Inc. | Embedded chip substrate and fabrication method thereof |
TW201019438A (en) * | 2008-11-07 | 2010-05-16 | Advanced Semiconductor Eng | Structure and process of embedded chip package |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104597978A (zh) * | 2015-01-22 | 2015-05-06 | 宇帷国际股份有限公司 | 电子装置及其电路模组 |
CN104597978B (zh) * | 2015-01-22 | 2018-10-02 | 英信科技有限公司 | 电子装置及其电路模组 |
CN106159635A (zh) * | 2015-04-03 | 2016-11-23 | 原子能及能源替代委员会 | 制造用于电子元件的包括带腔体的端部的导电构件的方法 |
CN106159635B (zh) * | 2015-04-03 | 2019-12-20 | 原子能及能源替代委员会 | 制造用于电子元件的包括带腔体的端部的导电构件的方法 |
CN112151433A (zh) * | 2019-06-27 | 2020-12-29 | 何崇文 | 基板结构、封装结构及其制作方法 |
CN112151433B (zh) * | 2019-06-27 | 2024-02-09 | 何崇文 | 基板结构、封装结构及其制作方法 |
CN114126208A (zh) * | 2020-08-28 | 2022-03-01 | 欣兴电子股份有限公司 | 电路板结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201429326A (zh) | 2014-07-16 |
TWI498056B (zh) | 2015-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103687344B (zh) | 电路板制作方法 | |
KR101241544B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
CN102119588B (zh) | 元器件内置模块的制造方法及元器件内置模块 | |
CN103889168A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
CN103929895A (zh) | 具有内埋元件的电路板、其制作方法及封装结构 | |
CN1980523A (zh) | 金属芯子、封装板、及其制造方法 | |
JP6795137B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
US10531569B2 (en) | Printed circuit board and method of fabricating the same | |
KR102194718B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
WO2014125973A1 (ja) | 部品内蔵樹脂多層基板および樹脂多層基板 | |
TW201427509A (zh) | 具有內埋元件的電路板及其製作方法 | |
CN103906370B (zh) | 芯片封装结构、具有内埋元件的电路板及其制作方法 | |
CN104244582A (zh) | 埋入式高密度互连印刷电路板及其制作方法 | |
US20090316329A1 (en) | Chip component and method for producing the same and component built-in module and method for producing the same | |
CN103871996A (zh) | 封装结构及其制作方法 | |
CN104254213A (zh) | 多层电路板及其制作方法 | |
CN103889165A (zh) | 具有内埋元件的电路板及其制作方法 | |
CN107645855B (zh) | 无导线电镀电路板及其制作方法 | |
KR101167453B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
US20160353572A1 (en) | Printed circuit board, semiconductor package and method of manufacturing the same | |
CN103889169B (zh) | 封装基板及其制作方法 | |
CN103857210A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
KR100734244B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
CN106341945A (zh) | 一种柔性线路板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140716 |
|
WD01 | Invention patent application deemed withdrawn after publication |