CN102005389A - 降低背沟道刻蚀型tft漏电率的方法 - Google Patents
降低背沟道刻蚀型tft漏电率的方法 Download PDFInfo
- Publication number
- CN102005389A CN102005389A CN201010509490XA CN201010509490A CN102005389A CN 102005389 A CN102005389 A CN 102005389A CN 201010509490X A CN201010509490X A CN 201010509490XA CN 201010509490 A CN201010509490 A CN 201010509490A CN 102005389 A CN102005389 A CN 102005389A
- Authority
- CN
- China
- Prior art keywords
- protection layer
- leakage current
- channel region
- etch type
- type tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开一种降低背沟道刻蚀型TFT漏电流的方法,在经过沟道成型制程、沟道区保护层制程后,在沟道区保护层上增设一附加保护层,所述附加保护层将TFT沟道区覆盖。本发明由于在经过沟道成型制程、沟道区保护层制程后,在TFT的沟道区保护层上增加一附加保护层,覆盖TFT沟道区域,因此,可以阻挡后续金属类薄膜制作时一些导电粒子注入或扩散进入到TFT沟道上方的沟道区保护层中,避免引起“浮栅”效应,从而有效降低TFT漏电流,本发明提供的制作方法,可使TFT-array漏电流降低约一个数量级以上。
Description
技术领域
本发明涉及TFT的制作,尤其涉及一种降低背沟道刻蚀型TFT漏电率的方法。
背景技术
薄膜晶体管TFT(Thin Film Transistor)液晶显示器在现代生活中有着广泛的应用,如手机显示屏、电脑的显示器、MP3、MP4显示屏等等,其中显示画面均匀、高解析度、无窜扰等是高品质TFT-LCD的关键要求,而与此有关的是TFT的电性参数-漏电流(Ioff),漏电流是薄膜三极管TFT的一个重要电性参数,若其过大,则影响TFT的开关特性,从而导致TFT-LCD出现显示不均、发白、窜扰等显示类缺陷。
针对于传统的背沟道刻蚀型结构的TFT而言,其漏电流相对于沟道保护型结构的要偏高,主要是与沟道保护型相比,其非晶硅的厚度偏厚,另外,在制造过程中,由于背沟道刻蚀型TFT在沟道刻蚀中受到等离子的损伤,以及因暴露在后续制程中导致沟道内有杂质污染,这些均会导致漏电流偏高。若能有效降低背沟道刻蚀型结构TFT漏电流,可以较大幅度的提高TFT-LCD的品质,提高其竞争力。
发明内容
本发明要解决的技术问题是克服现有技术存在的缺陷,提供一种降低背沟道刻蚀型TFT漏电流的方法,能够有效降低背沟道刻蚀型TFT的漏电流。
本发明提供的一种降低背沟道刻蚀型TFT漏电流的方法,在经过沟道成型制程、沟道区保护层制程后,在沟道区保护层上增设一附加保护层,所述附加保护层将TFT沟道区覆盖。
其中,所述附加保护层图形制作为涂布、曝光、显影的方式。
其中,所述附加保护层图形制作也可以为涂布、激光照射、显影的方式。
其中,所述附加保护层图形制作还可采用掩模蒸镀或喷墨印刷的方式。
优选地,所述附加保护层的制作过程包括:以狭缝涂布的方式在沟道区保护层上涂布光刻胶,而后热烘、曝光,再用进行显影,最后进行后烘。
优选地,所述光刻胶为正性光刻胶,采用质量百分比为2.38%的TMAH进行显影。
优选地,所述光刻胶为负性光刻胶,采用质量百分比为0.4%的TMAH进行显影。
优选地,所述附加保护层所用材料为光刻胶。
优选地,所述沟道区保护层的材料选自SiNx或SiOx、SiNxOy中的任一种或者两种或两种以上的组合。
优选地,所述附加保护层至少应该保留到制程中所有种类的金属薄膜制作完成。
与现有技术相比,本发明具有如下优点:
本发明提供的降低背沟道刻蚀型TFT漏电流的方法,由于在经过沟道成型制程、沟道区保护层制程后,在TFT沟道区保护层上增加一附加保护层,覆盖TFT沟道区域,因此,可以阻挡后续金属类薄膜制作时一些导电粒子注入或扩散进入到TFT沟道上方的沟道区保护层中,避免引起“浮栅”效应,从而有效降低TFT漏电流,能够提高TFT-LCD的品质,避免出现显示不均、发白、窜扰等显示类缺陷。本发明提供的降低背沟道刻蚀型TFT漏电流的方法,可使TFT-array(TFT阵列)漏电流降低约一个数量级以上。
具体实施方式
本发明的基本构思是,提供一种降低背沟道刻蚀型TFT漏电流的方法,在经过沟道成型制程、沟道区保护层制程后,在TFT的沟道区保护层上增加一附加保护层,用以阻挡后续金属类薄膜制作时一些导电粒子注入或扩散进入到TFT沟道上方的沟道区保护层中,避免引起“浮栅”效应,从而有效降低TFT漏电流。
本发明的具体方法如下:
S1、背沟道刻蚀型TFT完成必要制程-沟道区形成并在沟道区覆盖沟道区保护层;
S2、在沟道区保护层上再增设一附加保护层;
其中,附加保护层的材料、图形制作及位置说明如下:
1)附加保护层的材料选用应该至少具备如下条件:
①不会引入新的金属粒子;
②有利于附加保护层图形的制作;
③附加保护层材料应在其图形制作完成和金属成膜之间的制程中不被刻蚀、溶解等;
除了满足上述条件,附加保护层的材料还要根据不同的制作方法选择不同的材料,如采用涂布、曝光、显影的方式或涂布、激光照射、显影的方式时,可选用有机物如光刻胶等材料,如采用掩模蒸镀、喷墨印刷等方法时,可以根据实际情况选择合适的材料。
2)附加保护层图形的制作方法、位置及面积大小:
①附加保护层图形的制作方法;
附加保护层图形的制作方法可以为涂布、曝光、显影;也可以采用涂布、激光照射、显影的方式,或者采用掩模蒸镀、喷墨印刷等方法;
当然,在实际制作中并不限定于以上的制作方法。
②附加保护层图形的位置:
附加保护层图形位置应该位于沟道区保护层之上,且在TFT沟道的正上方;
③附加保护层图形的面积:
附加保护层图形的面积应该至少要大于沟道区的面积,即应能够覆盖沟道区;
3)附加保护层图形的保留时间:
完成附加保护层的图形制作后,其图形应该至少保留到整个TFT-array金属薄膜制作完成;也即在整个TFT-array金属薄膜制作过程中,附加保护层一直不能去掉,在整个TFT-array金属薄膜制作完成后,才可以去掉附加保护层或仍然保留之,这样才能防止沟道区上的沟道保护层内受到金属杂质的污染。其中,金属薄膜的作用不限于作为导电层、反射层等。
以下通过具体的实施例对本发明的降低背沟道刻蚀型TFT漏电流的方法进行详细说明。
实施例一
本实施例中,采用先涂布、再曝光、显影的方式来制作附加保护层图形,具体如下:
背沟道刻蚀型TFT完成必要制程-沟道区形成并在其上覆盖沟道区保护层;而后在沟道区上的沟道区保护层再增加一附加保护层,具体步骤为:
采用正性光刻胶以狭缝涂布的方式在沟道区保护层上涂布,之后热烘、曝光,再用质量百分比浓度为2.38%的TMAH(四甲基氢氧化氨)进行显影,最后进行后烘,这样就完成附加保护层图形的制作;
本实施例中附加保护层图形的面积与Island图形的面积相同,从而将沟道区保护层完全覆盖。
实施例二
本实施例中,采用先涂布、再曝光、显影的方式来制作附加保护层图形,具体如下:
背沟道刻蚀型TFT完成必要制程-沟道区形成并在其上覆盖沟道区保护层;而后在沟道区上的沟道区保护层再增加一附加保护层,具体步骤为:
采用负性光刻胶以狭缝涂布的方式在沟道区保护层上涂布,之后热烘、曝光,再用质量百分比浓度为0.4%的TMAH(四甲基氢氧化氨)进行显影,最后进行后烘,这样就完成附加保护层图形的制作;
本实施例中附加保护层图形的面积与Island图形的面积相同,从而将沟道区保护层完全覆盖。
由上述实施例可见,本发明提供的一种降低背沟道刻蚀型TFT漏电流的方法,由于在经过沟道成型制程、沟道区保护层制程后,在TFT沟道区保护层上增加一附加保护层,覆盖TFT沟道区域,因此,可以阻挡后续金属类薄膜制作时一些导电粒子注入或扩散进入到TFT沟道上方的沟道区保护层中,避免引起“浮栅”效应,从而有效降低TFT漏电流,本发明提供的制作方法,可使TFT-array漏电流降低约一个数量级以上。
采用本发明背沟道刻蚀型TFT漏电流的方法,不会影响TFT的开关特性,避免TFT-LCD出现显示不均、发白、窜扰等显示类缺陷。
以上仅是本发明的优选实施方式,应当指出的是,上述优选实施方式不应视为对本发明的限制,本发明的保护范围应当以权利要求所限定的范围为准。对于本技术领域的普通技术人员来说,在不脱离本发明的精神和范围内,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种降低背沟道刻蚀型TFT漏电流的方法,其特征在于,在经过沟道成型制程、沟道区保护层制程后,在沟道区保护层上增设一附加保护层,所述附加保护层将TFT沟道区覆盖。
2.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述附加保护层的图形制作包括涂布、曝光、显影的步骤。
3.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述附加保护层的图形制作包括涂布、激光照射、显影的步骤。
4.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述附加保护层的图形制作采用掩模蒸镀或喷墨印刷的方式。
5.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述附加保护层的制作过程包括:以狭缝涂布的方式在沟道区保护层上涂布光刻胶,而后热烘、曝光,再进行显影,最后进行后烘。
6.根据权利要求5所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述光刻胶为正性光刻胶,采用质量百分比为2.38%的TMAH进行显影。
7.根据权利要求5所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述光刻胶为负性光刻胶,采用质量百分比为0.4%的TMAH进行显影。
8.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述附加保护层所用材料为光刻胶。
9.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述沟道区保护层的材料选自SiNx、SiOx、SiNxOy中的任一种或两种或两种以上的组合。
10.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述附加保护层至少应该保留到制程中所有种类的金属薄膜制作完成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010509490XA CN102005389A (zh) | 2010-10-15 | 2010-10-15 | 降低背沟道刻蚀型tft漏电率的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010509490XA CN102005389A (zh) | 2010-10-15 | 2010-10-15 | 降低背沟道刻蚀型tft漏电率的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102005389A true CN102005389A (zh) | 2011-04-06 |
Family
ID=43812638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010509490XA Pending CN102005389A (zh) | 2010-10-15 | 2010-10-15 | 降低背沟道刻蚀型tft漏电率的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102005389A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106249493A (zh) * | 2015-06-05 | 2016-12-21 | 群创光电股份有限公司 | 显示装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1081023A (zh) * | 1992-06-09 | 1994-01-19 | 国际商业机器公司 | 薄膜晶体管和有源矩阵液晶显示器件 |
CN1578550A (zh) * | 2003-07-28 | 2005-02-09 | 友达光电股份有限公司 | 主动式驱动有机电激发光显示器结构 |
CN1655039A (zh) * | 2004-02-10 | 2005-08-17 | Nec液晶技术株式会社 | 薄膜晶体管、使用其的液晶显示器、以及其制造方法 |
CN101324733A (zh) * | 2008-08-04 | 2008-12-17 | 京东方科技集团股份有限公司 | 电子纸有源基板及其制造方法和电子纸显示屏 |
CN101533779A (zh) * | 2009-04-03 | 2009-09-16 | 北京大学深圳研究生院 | 一种薄膜晶体管及图像显示装置的制作方法 |
CN101548389A (zh) * | 2006-12-05 | 2009-09-30 | 佳能株式会社 | 底栅型薄膜晶体管、其制造方法及显示装置 |
CN101567378A (zh) * | 2008-04-23 | 2009-10-28 | 爱普生映像元器件有限公司 | 固体拍摄装置及其制造方法 |
CN101794823A (zh) * | 2009-02-04 | 2010-08-04 | 索尼公司 | 薄膜晶体管和显示装置 |
-
2010
- 2010-10-15 CN CN201010509490XA patent/CN102005389A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1081023A (zh) * | 1992-06-09 | 1994-01-19 | 国际商业机器公司 | 薄膜晶体管和有源矩阵液晶显示器件 |
CN1578550A (zh) * | 2003-07-28 | 2005-02-09 | 友达光电股份有限公司 | 主动式驱动有机电激发光显示器结构 |
CN1655039A (zh) * | 2004-02-10 | 2005-08-17 | Nec液晶技术株式会社 | 薄膜晶体管、使用其的液晶显示器、以及其制造方法 |
CN101548389A (zh) * | 2006-12-05 | 2009-09-30 | 佳能株式会社 | 底栅型薄膜晶体管、其制造方法及显示装置 |
CN101567378A (zh) * | 2008-04-23 | 2009-10-28 | 爱普生映像元器件有限公司 | 固体拍摄装置及其制造方法 |
CN101324733A (zh) * | 2008-08-04 | 2008-12-17 | 京东方科技集团股份有限公司 | 电子纸有源基板及其制造方法和电子纸显示屏 |
CN101794823A (zh) * | 2009-02-04 | 2010-08-04 | 索尼公司 | 薄膜晶体管和显示装置 |
CN101533779A (zh) * | 2009-04-03 | 2009-09-16 | 北京大学深圳研究生院 | 一种薄膜晶体管及图像显示装置的制作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106249493A (zh) * | 2015-06-05 | 2016-12-21 | 群创光电股份有限公司 | 显示装置 |
CN106249493B (zh) * | 2015-06-05 | 2019-10-11 | 群创光电股份有限公司 | 显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10224252B2 (en) | Method for fabricating array substrate, array substrate and display device | |
EP2713385B1 (en) | Active layer ion implantation method for thin-film transistor | |
US20160141425A1 (en) | Thin film transistor assembly, array substrate method of manufacturing the same, and display device | |
US10930786B2 (en) | Thin film transistor, manufacturing method, array substrate, display panel, and device | |
US10115832B2 (en) | Thin film transistor, method for manufacturing the same, array substrate and display device | |
CN105914183B (zh) | Tft基板的制造方法 | |
US20150318362A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof | |
CN103151388A (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
US9842935B2 (en) | Low temperature poly silicon (LTPS) thin film transistor (TFT) and the manufacturing method thereof | |
CN107634035B (zh) | 阵列基板的制造方法 | |
US20180299736A1 (en) | Thin film transistor, method for manufacturing the same, array substrate and display device | |
US20150349140A1 (en) | Thin film transistor, method for fabricating the same and display apparatus | |
US20180314105A1 (en) | Counter substrate, display panel, display device and fabricating method | |
CN108447822A (zh) | Ltps tft基板的制作方法 | |
US10453963B2 (en) | Array substrate manufacturing method | |
US20180166562A1 (en) | Thin Film Transistor, Manufacturing Method for Array Substrate, Array Substrate and Display Device | |
US20160329352A1 (en) | Array substrate and fabrication method thereof, and display device | |
US11152403B2 (en) | Method for manufacturing array substrate, array substrate and display panel | |
WO2019200835A1 (zh) | Cmos型ltps tft基板的制作方法 | |
CN102005389A (zh) | 降低背沟道刻蚀型tft漏电率的方法 | |
US20170012065A1 (en) | Array substrate, a method for manufacturing the same, and display device | |
US20230230984A1 (en) | Manufacturing method of array substrate, and display panel | |
US20190157318A1 (en) | Back-channel-etched tft substrate and manufacturing method thereof | |
US20160308061A1 (en) | Thin film transistor and fabrication method thereof, and display device | |
KR20170028429A (ko) | 공면형 산화물 반도체 tft 기판의 제작방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110406 |