一种虚拟源地电压产生电路
技术领域
本发明涉及集成电路制造领域,尤其涉及一种虚拟源地电压产生电路。
背景技术
半导体集成电路芯片设计中,集成电路芯片经常会预留一些引脚用于后续阶段的功能改进。但为了保证芯片的正常工作或稳定性,通常需要给这些预留的引脚一个固定的电压,如固定为源电压或接地电压。但实际应用中,如果在集成电路芯片预留引脚加上实际的电压或接地,就会导致静电释放而损坏芯片。因而,通常需要采用虚拟的源电压产生电路及地电压产生电路分别提供源电压及地电压到上述芯片预留的引脚。
如图1所示,传统的源电压产生电路由1个PMOS管、2个NMOS管组成。若晶体管P1的源极电压Vdd与反馈晶体管N2的导通电压VTN2之间的差值Vdd-VTN2大于P1的导通电压|VTP1|,则P1导通,N1截止,P1的输出电压为Vdd,从而得到虚拟源电压Vdd。但实际生产时,由于生产工艺的差异,反馈晶体管N2的导通电压VTN2会不同。若P1的源极电压Vdd较小,而N2的导通电压很大,则Vdd-VTN2小于P1的导通电压|VTP1|时,P1截止,P1输出电压可能为低电压,而不能提供源电压Vdd。由此可见,传统的源电压电路具有很明显的限制,即P1的源极电压比较大且反馈晶体管的导通电压VTN2比较小。
如图2所示,传统的地电压产生电路由2个PMOS管、1个NMOS管组成。若反馈晶体管P4的源极电压Vdd与导通电压VTP4之间的差值Vdd-VTP4大于N6的导通电压VTN6,则N6导通,N6的输出电压为地电压‘0’。但实际生产时,由于生产工艺的差异,反馈晶体管P4的导通电压VTN4会不同。若源极电压Vdd较小,而P4的导通电压VTP4较高,则Vdd-VTP4小于N6的导通电压VTN6时,N6截止,N6输出可能为高,而不能提供地电压‘0’。由此可见,传统的地电压电路也具有很明显的限制,要求源极电压Vdd较高且反馈晶体管P4的导通电压VTP4较小。
由上述可知,无论源电压产生电路或地电压产生电路,均对反馈晶体管的导通电压及源极电压有较高的要求的缺陷,输出电压的稳定性较差,且不能同时提供源电压及地电压。
发明内容
本发明的目的在于提供一种源极电压取值范围大、输出稳定性高的虚拟源地电压产生电路。
本发明提供一种虚拟源地电压产生电路,它包含:高低电压产生电路,由极性相反的两反相器电路并联组成,用于产生一高电压及一低电压;分离电路,用于依据高电压及低电压输出源电压或地电压。
优选的,上述分离电路为或门电路,所述或门电路为至少由两个PMOS管并联组成。
优选的,上述分离电路为或门电路,所述或门电路为或门。
优选的,上述分离电路为与门电路,所述与门电路至少由两个NMOS并联组成。
优选的,上述分离电路为与门电路,所述或门电路为与门。
本发明还提供另一种虚拟源地电压产生电路,它包含:高低电压产生电路,
由极性相反的两反相器电路并联组成,用于产生一高电压及一低电压;分离电
路,用于依据高电压及低电压输出源电压和地电压。
优选的,上述分离电路由与门电路及或门电路组成。
优选的,上述或门电路为至少由两个PMOS管并联组成。
优选的,上述或门电路为或门。
优选的,上述与门电路至少由两个NMOS并联组成。
优选的,上述与门电路为与门。
采用本发明的虚拟源地电压电路,由于高低电压产生电路由两反相器电路组成,源极电压Vdd的取值范围较大,再结合分离电路,则能输出高稳定性的源电压或地电压,或者输出高稳定性的源电压及地电压。
附图说明
图1为现有技术中虚拟源电压产生电路结构图;
图2为现有技术中虚拟地电压产生电路结构图;
图3为本发明虚拟源地电压产生电路功能框图;
图4为具体实施方式中的一种虚拟源地电压产生电路结构图;
图5为具体实施方式中的一种虚拟源地电压电路产生源电压的电路结构图;
图6为具体实施方式中的一种虚拟源地电压产生电路产生地电压的电路结构图;
图7为具体实施方式中的一种虚拟源地电压产生电路产生产生源电压和地电压的电路结构图。
具体实施方式
针对上述虚拟源电压或地电压产生电路的缺陷,如图3所示,本发明提供一种虚拟源地电压产生电路,它包含高低电压产生电路1及分离电路2。其中,高低电压输出高电压及低电压到分离电路,而分离电路能将该高电压及低电压分离出来而产生源电压或地电压,或者产生源电压及地电压。
如图4所示,高低电压产生电路1具体由两极性相反的反相器并联而成,由反相器电路的输出特性可知,它可产生两电压V1及V2,其中一个为高电压另一个为低电压。但由于无法区别V1及V2何者为高电压或低电压,因而需要一个分离电路来分离出高电压或低电压。具体的可以通过将V1与V2输入与门电路来产生低电压,V1与V2输入一个或门电路来产生高电压。如图4所示,或门电路可以利用两PMOS管P11与P12并联组成,与门电路可以利用两NMOS管N11与N12并联组成。若V1为高电压,V2为低电压,则P12管导通,输出源电压;若V1为低电压,V2为高电压,则P11管导通,输出源电压。同理,若V1为高电压,V2为低电压,则N11管导通,输出地电压;若V1为低电压,V2为高电压,则N12管导通,输出地电压。显然,或门电路也可以由2个以上的PMOS管并联组成,与门电路也可以由2个以上的NMOS管组成。由于高低电压产生电路由两反相器并联组成,由反相器的特性可知,高低电压产生电路源极电压Vdd取值范围较大,且可以输出高稳定性的高电压或低电压。
当然,若图4的分离电路2只有或门电路,即只设有两PMOS管,则可输出源电压,图4所示的虚拟源地电压产生电路为源电压产生电路;若图4的分离电路2只有与门电路,即只设有两NMOS管,则输入地电压,图4所示的虚拟源地电压产生电路为地电压产生电路;若图4的分离电路2具有与门电路及或门电路,即设有两PMOS管及两NMOS管,则可输出源电压及地电压,图4所示的虚拟源地电压产生电路为源地电压产生电路。由于高低电压产生电路1由两反相器组成,没有反馈晶体管导通电压的限制,从而其源极电压Vdd能有较大的取值范围,降低集成电路工艺设计的苛刻要求,且该虚拟源地电压产生电路还可以同时输出源电压及地电压的效果,并且输出的源电压及地电压非常稳定。
如图5、图6所示,分离电路2可以为简单的为或门或与门。由于高低电压产生电路1已产生理想的高电压及低电压,显然,具有高电压输出效果输出的电路均可为或门电路,而不应当仅限于本发明图4中两PMOS管并联构成的或门电路,或图5中的简单或门;具有低电压输入效果的电路均可为与门电路,而不应当仅限于本发明图4中两NMOS管并联构成的与门电路,或图6中的简单与门。当然,分离电路2也可以同时输出源电压及地电压,如图7所示,当分离电路由与门电路及或门电路组成时,与门电路输出地电压,同时或门电路输出源电压。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。