CN101779375A - 流水线型ad转换器 - Google Patents

流水线型ad转换器 Download PDF

Info

Publication number
CN101779375A
CN101779375A CN200880103170A CN200880103170A CN101779375A CN 101779375 A CN101779375 A CN 101779375A CN 200880103170 A CN200880103170 A CN 200880103170A CN 200880103170 A CN200880103170 A CN 200880103170A CN 101779375 A CN101779375 A CN 101779375A
Authority
CN
China
Prior art keywords
switching stage
pipelined
digital
circuit
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880103170A
Other languages
English (en)
Inventor
森江隆史
松川和生
崎山史朗
道正志郎
德永祐介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101779375A publication Critical patent/CN101779375A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种流水线型AD转换器。该流水线型AD转换器(1)具有多个转换级(11、11、…)。在各转换级中，模拟/数字转换电路(101)将来自前一级的输入电压(Vin)转换为数字码(Dout)。数字/模拟转换电路(102)将由模拟/数字转换电路得到的数字码转换为中间电压(Vda)。电荷计算电路(103)具有：电容部(C1、C2)，对输入电压进行采样；放大部(104)，对由电容部采样的输入电压与由所述数字/模拟转换电路所得到的中间电压的混合电压进行放大。放大部(104)包括彼此具有相同的结构并且彼此并联连接的多个运算放大器(amp1、amp1、…)。

Description

流水线型AD转换器
技术领域
本发明涉及一种流水线(pipeline)型AD转换器。
背景技术
在信号处理领域中使用着流水线型AD转换器。流水线型AD转换器具有级联连接(cascade connection)的多个转换级(Stage)，在各转换级中依次实行模拟/数字转换以及剩余电压的放大输出，模拟信号转换为每1比特的数字信号。
一般情况下，流水线型AD转换器中要求越是靠近初级的转换级放大精度越高。例如，将模拟输入电压转换为10比特的数字数据的流水线型AD转换器的情况下，最后一级(第10级)的转换级中所容许的误差(容许误差)为“输入电压的(1/2)倍”，但第9级的转换级的容许误差为“输入电压的(1/2)2倍”，初级的转换级的容许误差是输入电压的(1/2)10倍。这样，随着从最后一级的转换级向初级的转换级靠近，容许误差每级减小(1/2)。另外，优选减小流水线型AD转换器的电路规模以及消耗功率。根据这种原因，随着从初级的转换级向最后一级的转换级靠近，以电容元件的电容值、运算放大器的增益、运算放大器的电流驱动能力减小的方式设计各转换级。由此，越是靠近初级的转换级放大精度越高，越是接近最后一级的转换级电路规模以及消耗功率越小。这样，以往在每个转换级中对电容元件和运算放大器进行最合适的设计(例如，非专利文献1)。
另外，近年来随着模拟电路微小化的发展，对模拟电路中的输出误差由模拟结构进行补偿变得困难起来。因此，预先掌握模拟电路中的输出误差，以消除其输出误差的方式对数字数据进行补偿的数字补偿技术的研究在蓬勃进行着(例如，专利文献1)。
非专利文献1：宫原 正也，仓科 隆，松泽 昭，《对元件的微小化带给模拟CMOS电路的影响的研究-CMOS运算放大器以及流水线型ADC性能的设计规则依存关系》，电子信息通信学会集成电路研究专业委员会，丰桥，ICD2005-59vol，105.no，185.pp，25-30.jul.2005.
专利文献1：美国专利第6,545,628号说明书
但是，以往的流水线型AD转换器中，由于需要在每个转换级对运算放大器的增益和电流驱动能力进行设计，因此布局的设计较困难，布局的设计工时也较多。
另外，由于制造误差、温度变化、电源电压的变动等，各转换级中的运算放大器的增益发生变动。因此，为了掌握数字数据的误差，需要对各转换级中运算放大器的增益误差进行测定。但是，在以往的流水线型AD转换器中，由于需要在每个转换级对运算放大器的增益误差进行个别的测定，因此对于测定各转换级中的运算放大器的增益误差，要花费时间和劳力。特别是实行数字补偿的情况下，在掌握了各转换级中的增益误差之后必需对数字数据的补偿量进行测定。
再有，在以往的流水线型AD转换器中，由于每个转换级增益不同，因此输入输出特性(输入电压与数字输出之间的关系)的倾斜度局部地不同。因此，即使使用数字补偿技术来对以往的流水线型AD转换器的数字输出进行补偿，提高输入输出特性的线性度(也就是，将输入输出特性的倾斜度设定为恒定值)也比较困难，更不能期待S/N比的改善。这样，以往的流水线型AD转换器，由于在用于数字补偿的准备中花费时间，并且提高输入输出特性的线性度较困难，因此对于数字补偿技术不合适。
发明内容
因此，本发明的目的是提供一种容易进行布局的设计以及增益误差的测定的流水线型AD转换器。更加详细的目的是提供一种适合于数字补偿的流水线型AD转换器。
根据本发明的1个方面，是一种流水线型AD转换器，具有级联连接的多个转换级，所述多个转换级分别包括：模拟/数字转换电路，将来自前一级的输入电压转换为数字码(Digital Code)：数字/模拟转换电路，将由所述模拟/数字转换电路所得到的数字码转换为中间电压；以及电荷计算电路，包括：电容部，对所述输入电压进行采样；以及放大部，对混合电压进行放大，该混合电压是由所述电容部采样的输入电压与由所述数字/模拟转换电路所得到的中间电压的混合电压，所述放大部包括彼此具有相同的结构并且彼此并联连接的多个运算放大器。
上述流水线型AD转换器中，通过增减各转换级中的运算放大器的并列数目，能够调整转换级的电流驱动能力。另外，由于各运算放大器彼此之间为相同的结构，因此与以往那样在每个转换级个别地对运算放大器进行设计的情况相比，能够容易地设计布局，能够削减布局的设计工时。再有，由于各转换级的增益彼此相同，因此若知道1个转换级的增益误差则能够估计各转换级中的增益误差。由此，能够容易掌握各转换级中的增益误差。并且，即使在各转换级中产生了增益误差，从而流水线型AD转换器的输入输出特性不连续，但其输入输出特性的各部分的倾斜度彼此相同。因此，通过数字补偿技术可以容易提高流水线型AD转换器的输入输出特性的线性度，并容易改善S/N比。
另外，在上述流水线型AD转换器中，对于所述多个转换级的各自，优选该转换级中含有的电容部的电容值越大则该转换级中含有的运算放大器的个数越多。另外，在上述流水线型AD转换器中，对于所述多个转换级的各自，优选该转换级越是靠近初级的转换级，则该转换级中含有的所述电容部的电容值越大，该转换级中含有的运算放大器的个数也越多。
上述流水线型AD转换器中，能够减少各转换级中的沉淀误差，并且能够减小流水线型AD转换器整体的电路面积以及消耗功率。
根据本发明的另一方面，是一种流水线型AD转换器，具有级联连接的多个转换级，所述多个转换级分别包括：模拟/数字转换电路，将来自前一级的输入电压转换为数字码；数字/模拟转换电路，将由所述模拟/数字转换电路得到的数字码转换为中间电压；以及多个电荷计算电路，彼此并联连接的，所述多个电荷计算电路分别具有：电容部，对所述输入电压进行采样；以及运算放大器，对混合电压进行放大，该混合电压是由所述电容部采样的输入电压与由所述数字/模拟转换电路所得到的中间电压的混合电压，所述多个电荷计算电路的各自的运算放大器彼此具有相同的结构，所述多个电荷计算电路的各自的电容部具有与该电荷计算电路的运算放大器的电流驱动能力相对应的电容值。
所述流水线型AD转换器中，不仅是运算放大器而且使电容部也处于并列状态，能够使电容部带给运算放大器的影响在多个转换级之间大致相等。由此，能够减小转换级之间的增益的偏差。另外，由于各电荷计算电路彼此是相同的结构，因此与仅使运算放大器并列的情况下相比，能够更加容易地对布局进行设计。再有，即使各转换级中的电荷计算电路的并列数目彼此不同，由于各转换级中的增益彼此相同，因此能够容易地掌握各转换级中的增益误差。另外，可以容易提高流水线型AD转换器的输入输出特性的线性度，并容易改善S/N比。
优选上述流水线型AD转换器还具有数字补偿电路，所述数字补偿电路根据所述多个转换级之中的至少1个转换级中的增益误差，对如下的数字数据进行补偿，所述数字数据由所述多个转换级的各自含有的模拟/数字转换电路所得到的数字码构成。
上述流水线型AD转换器中，由于基于各转换级中的增益误差对数字数据进行补偿，因此即使各转换级中的增益比希望值小也能够将数字数据设定为合适的值。因此，由于不需要以初级的转换级中的增益为希望值的方式对各转换级中含有的运算放大器进行设计，因此在各转换级中能够抑制电路规模和消耗功率的过大。并且，由于能够容易地掌握各转换级中的增益误差，因此适合于数字补偿技术。
如上所述，由于各运算放大器彼此为相同结构，因此容易对布局进行设计。再有，由于各转换级的增益彼此相同，因此能够容易掌握各转换级中的增益误差。并且，通过数字补偿技术可以容易提高输入输出特性的线性度，并容易改善S/N比。
附图说明
图1是表示本发明的实施方式1中的流水线型AD转换器的结构的图。
图2是表示图1所示的转换级的内部结构的图。
图3A是表示每个转换级增益不同的流水线型AD转换器中的数字补偿前的输入输出特性的图。
图3B是表示每个转换级增益不同的流水线型AD转换器中的数字补偿后的输入输出特性的图。
图4A是表示图1所示的流水线型AD转换器中的数字补偿前的输入输出特性的图。
图4B是表示图1所示的流水线型AD转换器中的数字补偿后的输入输出特性的图。
图5是表示图1所示的数字补偿电路的结构例的图。
图6是表示图1所示的采样保持级的内部结构的图。
图7是表示图1所示的流水线型AD转换器的变形例的图。
图8是表示本发明的实施方式2中的流水线型AD转换器的结构的图。
图9是表示图8所示的转换级的内部结构的图。
图10是表示图9所示的转换级的变形例的图。
图11是表示图9所示的转换级的另一个变形例的图。
图12是表示图8所示的流水线型AD转换器的变形例的图。
图13是表示图12所示的电荷计算电路的结构例的图。
图14A是用于对具有本发明中的流水线型AD转换器的视频***进行说明的图。
图14B是表示对具有本发明中的流水线型AD转换器的无线***进行说明的图。
图中：
1、1a、2、2a-流水线型AD转换器
10-采样保持级
11、21-转换级
12-数字补偿电路
101-模拟/数字转换电路
102-数字/模拟转换电路
103-采样保持电路
104-放大部
105-传输电路
201、202、204-电荷计算电路
comp-比较器
sel-选择器
SW1、SW2、SW3、SW4、SW5-开关
C1、C2、C3、C4、C5-电容元件
amp1、amp3、amp4-运算放大器
UC1、UC2、UC31、UC32、UC41、UC42-电容元件
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。另外，图中相同或者相当的部分附于相同的符号并不进行重复说明。
(实施方式1)
图1是表示本发明的实施方式1中的流水线型AD转换器1的结构。该AD转换器1具有级联连接的采样保持级10以及多个转换级11、11…(图1中为10级的转换级)。
采样保持级10与时钟信号CLK同步从而交替执行如下的处理，分别是对输入电压VVV进行采样并保持的处理，以及将所保持的输入电压作为输出电压Vout0进行输出的处理。
各转换级11、11、…与时钟信号CLK同步，从而交替执行模拟/数字转换处理与运算放大处理。在模拟/数字转换处理时，转换级11、11、…分别基于来自前一级的输出电压Vout0、Vout1、…输出数字码Dout1、Dout2、…，并且对输出电压Vout0、Vout1、…进行采样。在运算放大处理时，转换级11、11、…分别基于采样的电压与对应于数字码Dout1、Dout2、…的中间电压，将输出电压Vout1、Vout2、…输出至下一级的转换级。
数字补偿电路12，掌握各转换级11、11、…中的增益误差，并基于这些的增益误差，对由数字码Dout1、Dout2、…、Dout10构成的数字数据(在此为10比特数据)进行补偿，作为数字数据DDD来输出。
另外，各转换级11、11、…含有1个或者多个相同种类的运算放大器。也就是说，运算放大器amp1、amp1、…的各自具有彼此相同的结构(例如构成运算放大器的元件的种类和连接关系相同)，并且具有相同的电流驱动能力(例如构成运算放大器的元件的大小相同)。
(转换级的内部结构)
图2是表示图1所示的转换级11的内部结构。另外，图2是对转换级11中具有4个运算放大器amp1、amp1、…的情况进行说明。转换级11具有模拟/数字转换电路101、数字/模拟转换电路102、电荷计算电路103。
模拟/数字转换电路101将从前一级的转换级11(或者采样保持级10)给予输入节点Nin的输入电压Vin(例如输出电压Vout0)转换为数字码Dout(例如数字码Dout1)。例如，模拟/数字转换电路101具有比较器comp，其对输入电压Vin与参考电压+Vref/4、-Vref/4进行比较，并对应其比较结果决定数字码Dout的值。输入电压Vin与数字码Dout之间的对应关系，例如：
若(Vin)＜(-Vref/4)，则Dout＝-1，
若(-Vref/4)＜(Vin)＜(+Vref/4)，则Dout＝0，
若(Vin)＞(+Vref/4)，则Dout＝+1。
数字/模拟转换电路102将由模拟/数字转换电路101得到的数字码Dout转换为中间电压Vda。例如，数字/模拟转换电路102具有选择器sel，其对应数字码Dout对参考电压+Vref、GND(0)、-Vref之中的任意1个进行选择。数字码Dout与中间电压Vda之间的对应关系，例如：
若Dout＝“-1”，则Vda＝“-Vref”，
若Dout＝“0”，则Vda＝“0”，
若Dout＝“+1”，则Vda＝“+Vref”。
电荷计算电路103交替执行下面的处理，分别是：与时钟信号CLK同步，并对输入电压Vin进行采样的采样处理；对采样的输入电压Vin与数字/模拟转换电路102所得到的中间电压Vda的混合电压进行放大的运算放大处理。电荷计算电路103具有电容元件C1/C2(电容部)、开关元件SW1、SW2、SW3、放大部104。开关元件SW1、SW2、SW3，与时钟信号CLK同步，对电容元件C1的一端的连接端、电容元件C2的一端的连接端、电容元件C1、C2的各自的另一端的连接端进行切换。
采样处理时，电容元件C1、C2的各自的一端与输入节点Nin连接，并且电容元件C1、C2的各自的另一端与接地节点连接。由此，输入电压Vin在电容元件C1、C2中被采样。另一方面，运算放大处理时，电容元件C1的一端与数字/模拟转换电路102连接，电容元件C2的一端与输出节点Nout连接，并且电容元件C1、C2的各自的另一端与中间节点Nc连接。由此，由电容元件C1、C2采样的输入电压Vin与数字/模拟转换电路102所得到的输入电压Vda的混合电压由放大部104进行放大。例如，放大部104的增益为希望值的情况下，输出电压Vout为：
Vout＝2×(Vin-Dout×(1/2)Verf)。
放大部104具有多个运算放大器amp1、amp1、…。运算放大器amp1、amp1、…的各自，在中间节点Nc与输出节点Nout之间彼此并联连接。若详细叙述，则是运算放大器amp1、amp1、…的各自的反相输入端子共同连接于中间节点Nc，各自的正相输入端子共同连接于接地节点，各自的输出端子共同连接于输出节点Nout。再有，运算放大器amp1、amp1、…各自的电源端子，也可以共同连接于用于提供电力的电源节点(并未图示)，各自的偏压端子也可以共同连接于用于提供偏压电压的偏压节点(并未图示)。
再有，电容部(电容元件C1、C2)的电容值在转换级11、11、…之间未必是相同的。例如，越是靠近初级的转换级11，电容部的电容值越大。同样，运算放大器11的个数(并联数)在转换级11、11、…之间彼此也未必相同。
本实施方式的流水线型AD转换器中，越是增多各转换级11、11…中的运算放大器amp1的个数(并联数)，则越能够增大转换级11中的电流驱动能力。这样，通过增减各转换级11、11、…的运算放大器amp的并联数目，能够对转换级11的电流驱动能力进行调整。
另外，由于各运算放大器amp1、amp1、…彼此是相同的结构，因此比起像以往那样在每个转换级个别地设计布局，能够容易地对布局进行设计。也就是说，能够减少布局的设计工时。并且，如果使彼此并联连接的运算放大器amp1、amp1、…的各单元的高度一致，则能够提高布局的规则性，由于能够提高布局密度，因此能够缩小流水线型AD转换器整体的电路面积。
再有，即使各转换级11、11、…中的运算放大器amp1的并联数目彼此不同，各转换级11、11、…中的增益(放大部104的增益)也是彼此相同的。因此，若知道了任意1个的转换级11中的增益误差，则可以估计其他的转换级11中的增益误差。例如，各转换级11、11、…中的增益误差，能够估计从第1级的转换级11顺序变小(1/2)。这样，比起像以往那样在每个转换级个别地对布局进行设计，能够容易地掌握各转换级11、11、…中增益误差。
另外，如本实施方式，通过基于各转换级11、11、…中的增益误差对数字数据进行补偿(进行数字补偿)，即使各转换级11、11、…中的增益比希望值小，也能够使数字数据DDD达到适当的值。因而，由于不需要以初级的转换级中的增益达到希望值的方式，对各转换级11、11、…所具有的运算放大器amp1的增益进行设计，因此能够抑制在各转换级11、11、…中电路规模和消费功率过渡增大。应且，本实施方式中的流水线型AD转换器1，能够以短时间掌握各转换级11、11、…中的增益误差。
(流水线型AD转换器的输入输出特性)
在此，参照图3A、图3B、图4A、图4B，对以往的流水线型AD转换器的输入输出特性(输入电压VVV与输出电压DDD之间的关系)与本实施方式中的流水线型AD转换器的输入输出特性进行比较。
在各转换级中产生了增益误差的情况下，以往的流水线型AD转换器的输入输出特性如图3A所示。也就是说，以往的流水线型AD转换器中，由于各转换级的增益彼此不同，因此不仅输入输出特性不连续，而且输入输出的倾斜度也局部地不同。因此，即使使用数字补偿技术对以往的流水线型AD转换器的数字输出进行补偿，也如图3所示输入输出特性变得不连续，输入输出特性的倾斜度依然局部地不同。这样，提高输入输出特性的线性度是较困难的。
另一方面，本实施方式的流水线型AD转换器1中，由于各转换级11、11、…中的增益彼此相同，因此产生了增益误差的情况下的输入输出特性如图4所示。也就是说，虽然输入输出特性不连续，但是输入输出特性的局部的倾斜度彼此是相同的。因此，若由数字补偿电路12对流水线型AD转换器1的数字输出进行补偿，则如图4所示不仅输入输出特性变得连续，而且输入输出特性的倾斜度变为一条直线(整体为恒定值)。这样，能够容易提高输入输出特性的线性度，并容易改善S/N比。
(数字补偿电路)
下面，参照图5，对图1所示的数字补偿电路12进行具体说明。在图5所示的数字补偿电路12中，数据存储部110、110、…对应转换级11、11、…而设置(在此设置有10级的数据存储器)，数据存储器110、110、…分别取得对应自身的数字码Dout1、Dout2、…、Dout10，并将所取得的数字码顺序传输至下一级。
接下来，对数字补偿电路12的动作进行说明。在此，将第1级的转换级11作为测定对象。首先，电压控制部111，使给予第1级的转换级11的输入电压(输出电压Vout0)的电压值固定于适当的规定值(例如，+Vref/4、-Vref/4等)。其次，数字控制部112，向第1级的转换级11中含有的数字/模拟转换电路102提供表示“0”的数字码，并将数字/模拟转换电路102的中间电压Vda设为“0”。并且，在第2级以后的转换级11、11、…中，执行模拟/数字转换处理以及运算放大处理，并输出数字码Dout2、…Dout10。接下来，增益误差决定部113，将数据存储部110、110、…所传输来的数字码Dout2、…Dout10作为数字数据Dm1进行保存。
接下来，数字控制部112，向第1级的转换级11所含有的数字/模拟转换电路102提供表示“-1”的数字码，并将数字/模拟转换器电路102的中间电压Vda设为“-Vref”。然后，在第2级以后的转换级中，再次执行模拟/数字转换处理以及运算放大处理，输出数字码Dout2、…Dout10。接下来，增益误差决定部113将数据存储部110、110、…所发送的数字码Dout2、…Dout10作为数字数据Dm2来保存。
接下来，增益误差决定部113求得2个数字数据Dm1、Dm2的差分。该差分数据的值，相当于对第1级的转换级中含有的放大部104所放大的参照电压Vref，由第2级以后的转换级11、11、…依次进行模拟/数字转换从而得到的数字数据。接下来，增益误差决定部113对差分数据与理想数据Di(例如，并没有产生增益误差时的差分数据)进行比较从而决定第1级的转换级中的增益误差(例如，将差分数据与理想数据Di之间的差分设定为增益误差)。
补偿量计算部114、114、…对应转换级11、11、…而设置，分别基于由增益误差决定部113所求得的增益误差，对与自身相对应的转换级11的增益误差进行估计，并设定对应于其增益误差的补偿量CC1、CC2、…、CC 10。例如，补偿量计算部114、114、…的各自估计各转换级11、11、…中的增益误差从第1级的转换级11顺序变小(1/2)。该情况下，补偿量CC 1成为对应第1级的转换级11中的增益误差的值，补偿量CC2、…、CC 10分别为CC 1×(1/2)、…、CC1×(1/2)9。
这样一来，求得对应于转换级11、11、…的补偿量CC1、CC2、…、CC10。输出补偿部115基于补偿量CC1、CC2、…、CC10对由数字码Dout1、Dout2、…Dout10构成的数字数据进行补偿(例如，从数字数据中减去补偿量CC1、CC2、…、CC10)，并作为数字数据DDD输出。
如上所述，由于仅对1个转换级11中的增益误差进行测定，就能够设定对应各转换级11、11、…的补偿量，因此能够缩短测定增益误差的时间，能够迅速地实行补偿量的设定。另外，由于对于各转换级11、11、…不需要个别地准备数字补偿中所必需的数据(理想数据等)，因此能够减少用于存储数字补偿中所必需的数据的存储器。
另外，测定误差增益的转换级也可以是第2级以后的转换级。但是，由于越是靠近第1级的转换级，作为增益误差的测定结果而得到的数字数据的比特数(也就是数字码的个数)越多，因此能够对增益误差进行更准确的测定。另外，也可以基于2个以上的转换级的测定结果进行数字补偿。
另外，数字补偿电路12并不限定于上述所说明的内容。例如，存在间歇地使流水线动作停止而对增益误差进行测定的方法、以及与流水线动作同时进行而对增益误差进行测定的方法等各种的测定方法。再有，对增益误差进行测定的方法中也存在各种方法。但是，使用了任意的数字补偿技术的情况下，也可以起到如下的效果，即能够容易地对增益误差进行测定。
(运算放大器的并联数目)
下面，对各转换级11、11、…中的运算放大器的并联数目进行详细说明。虽然运算放大器amp1的并联数目越多就越能够提高转换级11中的电流驱动能力，但是也增加了转换级11的电路面积和消耗功率。由此，各转换级11、11、…中的运算放大器amp1的并联数目优选基于其转换级11的负载电容(其转换级中含有的电容元件C1、C2的电容值或下一级的转换级的输入电容等)的电容值来决定。
一般情况下，转换级11中的负载电容的电容值越是靠近初级的转换级则越大。例如，随着从第1级的转换级11向第10级的转换级11靠近从而转换级11的负载电容值各变小(1/2)的情况下，优选随着从第1级的转换级11向第10级的转换级靠近，以运算放大器amp1的并联数目各减少(1/2)的方式进行设计。具体的是以如下的方式进行设计，运算放大器amp1的并联数目在第1级的转换级中为“29＝512个”、第2级的转换级中为“28＝256个”、第3级的转换级中为“27＝128个”、第10级的转换级中为“20＝1个”。
另外，若各转换级11、11、…中的电容元件C1、C2的电容值过于小，则由于对电容元件C1、C2的电容值进行精度良好的设计比较困难，因此若将第1级的转换级11中的负载电容设为“C0”，则各转换级11、11、…中的负载电容以如下的方式进行设计是比较实际的。
优选以如下的方式进行设计，即
第1级的转换级：C0
第2级的转换级：C0×(1/2)
第3级的转换级：C0×(1/2)2
第4级以后的转换级：C0×(1/2)3
该情况下，各转换级11、11、…中的运算放大器的并联数目
第1级的转换级：8个
第2级的转换级：4个
第3级的转换级：2个
第4级以后的转换级：1个
如上所述，通过越是靠近初级的转换级而越增多运算放大器的并联数目，能够随着从初级的转换级向最后一级的转换级靠近而减小转换级11中的电流驱动能力。由此，能够减少(或者消除)各转换级11、11、…中的沉淀(Settling)误差，并且能够减小流水线型AD转换器整体的电路面积以及消耗功率。
(采样保持级)
另外，采样保持级10也可以具有彼此并联连接的多个运算放大器amp1、amp1、…。如图6所示，采样保持级10具有：电容元件C3(电容电路)，其用于对来自外部的输入电压VVV进行采样；传输电路105，其将由电容元件C3采样的输入电压VVV传输至初级的转换级11。传输电路105具有多个运算放大器amp1、amp1、…。运算放大器amp1、amp1、…各自与转换级11相同，并联连接于中间节点Nc与输出节点Nout之间。开关元件SW4与时钟信号CLK同步而对电容元件C3一端的连接端进行切换，SW5与时钟信号CLK同步而对电容元件C3的另一个连接端进行切换。
由这种构成，通过增减运算放大器的并联数目能够调整采样保持级10的电流驱动能力。另外，由于各运算放大器amp1、amp1、…彼此是相同的结构，因此容易设计布局，能够减少布局的设计工时。另外，由于能够将采样保持级10的增益设为与转换级11的增益相同，因此能够基于转换级11的增益误差容易地对采样保持级10的增益误差进行估计。例如，若将第1级的转换级11的增益误差设为“△K”，则能够估计采样保持级10的增益误差为“△K×(1/2)”。
(实施方式1的变形例)
另外，如图7所示，在转换级11、11、…中可以存在2种以上的运算放大器(在此，2种的运算放大器为amp3、amp4)。运算放大器amp3、amp4的各自彼此之间具有相同的结构，但也可以具有不同的结构。也就是说，各转换级11、11、…所含有的多个运算放大器的各自可以具有2个以上的电流驱动能力之中的任意1个的电流驱动能力。
再有，在图7所示的流水线型AD转换器1a中，转换级11、11、…与采样保持级10的各自的结构，除将图2、图6所示的运算放大器amp1替换为运算放大器amp3或者运算放大器amp4以外与图2、图6所示的结构相同。
一般情况下，运算放大器的驱动能力越大则构成该运算放大器的元件也越大(电路面积变大)。由此，可以认为由于越是增多运算放大器的并联数目则能够使每一个运算放大器的电流驱动能力变小，因此能够使运算放大器的电路面积减小。但是，例如，在制造过程中规定了元件的最小尺寸的情况等，由于并不能将运算放大器的电路面积设定得比最小尺寸小，因此不能期待运算放大器的电路面积的缩小。另一方面，比起电路面积过于小的电路，电路面积在某些程度大的电路能够与防护频带(Guard Band)或井(Well)等其他的电路共有，面积利用效率得到提高。也就是说，比起采用电流驱动能力小的运算放大器来构成转换级11，采用电流驱动能力大的运算放大器来构成转换级11能够减少运算放大器的并联数目，其结果能够减小电路的面积。
下面，对采用了运算放大器amp3、amp4的流水线型AD转换器的设计进行具体的说明。另外，运算放大器amp3、amp4，分别设定为与运算放大器amp1具有相同的结构，对于运算放大器1具有3倍、4倍的电流驱动能力。
例如，为了将各转换级11、11、…设定为最合适的状态(例如设定为并不发生沉淀误差)，以如下的方式采用1种的运算放大器amp1来构成各转换级11、11、…。
第1级的转换级：运算放大器amp1×40个
第2级的转换级：运算放大器amp1×27个
第3级的转换级：运算放大器amp1×18个
第4级的转换级：运算放大器amp1×12个
第5级的转换级：运算放大器amp1×8个
第6级以后的转换级：运算放大器amp1×6个
该例中，第1级的转换级11具有相当于40个运算放大器amp1的电流驱动能力。
另一方面，若以各转换级11、11、…的电流驱动能力接近于上述例子的方式，仅采用运算放大器amp3来构成各转换级11、11、…，则如下所示。
第1级的转换级：运算放大器amp3×14个
第2级的转换级：运算放大器amp3×9个
第3级的转换级：运算放大器amp3×6个
第4级的转换级：运算放大器amp3×4个
第5级的转换级：运算放大器amp3×3个
第6级以后的转换级：运算放大器amp3×2个
这样，若仅由运算放大器amp3构成转换级11、11、…，则由于第1级、第5级的转换级分别具有相当于42个运算放大器amp1、9个运算放大器amp1的电流驱动能力，因此在第1级、第5级的转换级中额外地消耗功率。假定，由“13个的运算放大器amp3”构成第1级的转换级的情况下，由于第1级的转换级仅具有39个运算放大器amp1的电流驱动能力，因此产生沉淀误差。
同样，若仅采用运算放大器amp4来构成各转换级11、11、…，则为如下的情况。
第1级的转换级：运算放大器amp4×10个
第2级的转换级：运算放大器amp4×7个
第3级的转换级：运算放大器amp4×5个
第4级的转换级：运算放大器amp4×3个
第5级的转换级：运算放大器amp4×2个
第6级以后的转换级：运算放大器amp4×2个
该例中，在第2级、第3级、以及第6级以后的转换级中也额外地消耗功率。
在此，若采用2种的运算放大器amp3、amp4来构成各转换级11、11、…，则为如下的情况。
第1级的转换级：运算放大器amp4×10个
第2级的转换级：运算放大器amp3×9个
第3级的转换级：运算放大器amp3×6个
第4级的转换级：运算放大器amp4×3个
第5级的转换级：运算放大器amp4×2个
第6级以后的转换级：运算放大器amp3×2个
如上所述，通过采用2种以上的运算放大器来构成各转换级11、11、…，可以对各转换级11、11、…中的电流驱动能力进行合适的设计，使各电流驱动能力不存在过大或不足。另外，与仅由1种的运算放大器构成转换级11、11、…的情况相比，由于能够使用具有大的电流驱动能力的运算放大器，因此可以在各转换级11、11、…中对运算放大器进行高效率的配置，其结果能够缩小各转换级11、11、…的电路面积。
(实施方式2)
图8是表示本发明的实施方式2中的流水线型AD转换器2的结构。该AD转换器2具有级联连接的多个转换级21、21、…以及图1所示的采样保持级10。各转换级21、21、…具有1个或者多个同一种类的电荷计算电路。也就是说，各电荷计算电路201、201…含有的运算放大器彼此具有相同的结构，并且具有相同的电流驱动能力，各电荷计算电路201、201、…含有的电容部彼此具有相同的电容值。
(转换级的内部结构)
图9是表示图8所示的转换级21的内部结构。转换级21具有多个电荷计算电路201、201、…和图2所示的模拟/数字转换电路101以及数字/模拟转换电路102。多个电荷计算电路201、201、…的各自并联连接于输入节点Nin与输出节点Nout之间。
各电荷计算电路201、201、…中代替图2所示的电容元件C1、C2而具有电容元件UC1、UC2(电容部)。其他的结构与图2的电荷计算电路103相同。电容部(电容元件UC1、UC2)的电容值，在电荷计算电路201、201、…之间彼此是相同的。也就是说，转换级21中，不仅是运算放大器amp1电荷计算电路的其他的结构(电容元件UC1、UC2和开关元件SW1、SW2、SW3等)也处于并联状态。另外，各电荷计算电路201、201、…中的电容部具有对应于其电荷计算电路201中含有的运算放大器amp1的电路驱动能力的电容值。例如，运算放大器amp1的电流驱动能力越大则电容部的电容值也越大。
如上所述，通过不仅是运算放大器amp1而且使电荷计算电路201的其他的结构也处于并联状态，能够使电容元件UC1、UC2和开关元件SW1、SW2、SW3带给运算放大器amp1的影响在转换级21、21、…之间大致相等。由此，能够减小转换级21、21、…之间的增益的偏差。
另外，由于各电荷计算电路201、201、…彼此是相同的结构，因此与仅使运算放大器amp1并联的情况相比，能够更加容易地对布局进行设计，能够进一步缩小各转换级21、21、…的电路规模。
再有，即使各转换级21、21、…中的电荷计算电路201的并列数目彼此不同，各转换级21、21、…中的增益也彼此相等。因此，由于如果知道任意1个的转换级21中的增益误差，就可以估计其他的转换级21以及采样保持级10的各自中的增益误差，因此能够较容易地掌握各转换级21、21、…中的增益误差。另外，可以较容易地提高输入输出特性的线性度，并容易改善S/N比。这样，本实施方式的流水线型AD转换器2非常适合于数字补偿技术。
另外，电荷计算电路201的个数(并列数)在转换级21、21、…之间彼此未必是相同的。例如，如果越是靠近第1级的转换级越是增多电荷计算电路201的并联数目，则能够适当地设定各转换级21、21、…中的放大精度以及电流驱动能力，并且能够适当地设定各转换级21、21、…的电路规模和消耗功率。
另外，如图10所示，模拟/数字转换电路102也可以含有对应电荷计算电路201、201、…的多个选择器(多个模拟/数字转换部)sel、sel、…。各选择器sel、sel、…将数字码Dout转换为中间电压Vda。该情况下，各电荷计算电路201、201、…接收来自对应于其电荷计算电路201的选择器sel的中间电路Vda。通过这种构成，与仅使电荷计算电路201并联的情况下相比，能够更加容易地进行布局的设计，并能够进一步缩小各转换级21、21、…的电路面积。
再有，如图11所示，模拟/数字转换电路101也可以含有对应于多个选择器sel、sel、…而设置的多个比较器(多个模拟/数字转换部)comp、comp、…。各比较器comp、comp、…将输入电压转换为数字码Dout。该情况下，各选择器sel、sel、…将由对应于其选择器sel的比较器comp所得到的数字码Dout转换为中间电压Vda。
(实施方式2的变形例)
另外，如图12所示，也可以在转换级21、21、…中存在2种以上的电荷计算电路(在此为电荷计算电路203、204)。电荷计算电路203、204的各自所含有的运算放大器彼此具有相同的结构，但彼此具有不同的电流驱动能力。另外，电荷计算电路203、204的各自所含有电容部具有对应于其电荷计算电路的电容值(也就是，具有彼此不同的电容值)。也就是说，各转换级21、21、…所含有的多个电荷计算电路的各自运算放大器可以具有2个以上的电流驱动能力之中的任意1个的电流驱动能力。
再有，在图12所示的流水线型AD转换器2a中，各转换级21、21、…的结构除将图9所示的电荷计算电路201替换为电荷计算电路203或者电荷计算电路204以外与图9所示的结构相同。
图13A、图13B分别表示图12所示的电荷计算电路203、204的内部结构。电荷计算电路203、204分别代替图9所示的电容部(电容元件UC1、UC2)以及运算放大器而含有电容部(电容元件UC31、UC32)以及运算放大器amp3、电容部(电容元件UC41、UC42)以及运算放大器amp4。其他的结构与图9所示的电荷计算电路201相同。电容部(电容元件UC31、UC32)具有对应于运算放大器amp3的电流驱动能力的电容值，电容部(电容元件UC41、UC42)具有对应于运算放大器amp4的电流驱动能力的电容值。
如上所述，通过具有2种以上的电荷计算电路来构成各转换级21、21、…，可以对转换级21、21、…各自中的电容值以及电流驱动能力进行恰当的设计，使电容值以及电流驱动能力不存在过大或者不足。另外，与仅由1种的电荷计算电路构成转换级21、21、…的情况下相比，由于可以使用具有大的电流驱动能力以及电容值的电荷计算电路，因此能够在各转换级21、21、…中对电荷计算电路进行高效率的配置，其结果能够缩小各转换级21、21、…的电路面积。
再有，在图12所示的各转换级21、21、…中，如图10、11所示模拟/数字转换电路101、数字/模拟转换电路102也可以处于并联状态。
(其他的实施方式)
以上的各实施方式中的流水线型AD转换器可以应用于视频***或无线***等的模拟信号处理***。
如图14A所示，各实施方式中流水线型AD转换器可以应用于处理模拟视频信号的视频***。在图14A中，模拟视频信号输入电路41输入模拟视频信号(例如摄像信号或电视广播信号)。流水线型AD转换器1将模拟视频信号输入电路41所输入的模拟视频信号转换为数字视频信号。数字视频信号处理电路42对由流水线型AD转换器1所得到的数字视频信号实行YC分离等的各种视频信号处理。显示电路43输入由数字视频信号处理电路42所处理的数字视频信号，并显示以数字视频信号方式表示的图像。
另外，如图14B所示，各实施方式中的流水线型AD转换器可以应用于从无线信号提取数字信号的无线***。在图14B中，无线信号输入电路51例如是天线，其接收无线信号。向下变换(Down Convert)电路52(模拟信号提取电路)对无线信号输入电路51所接收到的无线信号实行向下变换处理等，从无线信号提取出模拟信号。流水线型AD转换器1将由向下变换电路52所提取出的模拟信号转换为数字信号。数字信号处理电路53对由流水线型AD转换器1所得到的数字信号进行处理。
如上所述，通过对视频是同或无线***这种的模拟信号处理***应用各实施方式中的流水线型AD转换器，能够减少***整体的设计工时。另外，间歇性地停止***的动作从而实行数字补偿时，由于为了增益误差的测定而使***整体停止的时间变短，因此可以顺畅地进行***的动作。另外，与***的动作同时进行从而实行数字补偿的情况下，与以往相比能够减少用于存储数字补偿所需的数据(理想数据等)的存储器区域。再有，由于通过数字补偿技术可以提高流水线型AD转换器的输入输出特性的线性度，因此能够提高***的性能，获得设计余量。
另外，虽然在以上的各实施方式中，以单一型的运算放大器为例进行了说明，但即使是差动型的运算放大器也可以起到上述的效果。另外，各转换级所含有模拟/数字转换电路101并不限于1比特，也可以进行多比特的转换。
(产业上的利用可能性)
如上所述，本发明的流水线型AD转换器由于能够容易地进行布局设计以及增益误差的测定，因此可以适用于广泛的信号处理领域。特别是可以应用于视频、无线等本来流水线AD转换器便是其优势的视频、无线领域。

Claims (15)

1.一种流水线型AD转换器，其特征在于，
具有级联连接的多个转换级，
所述多个转换级分别包括：
模拟/数字转换电路，将来自前一级的输入电压转换为数字码；
数字/模拟转换电路，将由所述模拟/数字转换电路所得到的数字码转换为中间电压；以及
电荷计算电路，包括：电容部，对所述输入电压进行采样；以及放大部，对混合电压进行放大，该混合电压是由所述电容部采样的输入电压与由所述数字/模拟转换电路所得到的中间电压的混合电压，
所述放大部包括彼此具有相同的结构并且彼此并联连接的多个运算放大器。
2.根据权利要求1所述的流水线型AD转换器，其特征在于，
对于所述多个转换级的各自，该转换级中含有的电容部的电容值越大，则该转换级中含有的运算放大器的个数越多。
3.根据权利要求2所述的流水线型AD转换器，其特征在于，
对于所述多个转换级的各自，该转换级越是靠近初级的转换级，则该转换级中含有的所述电容部的电容值越大，该转换级中含有的运算放大器的个数也越多。
4.根据权利要求3所述的流水线型AD转换器，其特征在于，
所述多个转换级的各自所含有的多个运算放大器分别具有相同的电流驱动能力。
5.根据权利要求3所述的流水线型AD转换器，其特征在于，
所述多个转换级的各自所含有的多个运算放大器，分别具有2种以上不同的电流驱动能力之中的任意1种的电流驱动能力。
6.一种流水线型AD转换器，其特征在于，
具有级联连接的多个转换级，
所述多个转换级分别包括：
模拟/数字转换电路，将来自前一级的输入电压转换为数字码；
数字/模拟转换电路，将由所述模拟/数字转换电路得到的数字码转换为中间电压；以及
多个电荷计算电路，彼此并联连接，所述多个电荷计算电路分别具有：电容部，对所述输入电压进行采样；以及运算放大器，对混合电压进行放大，该混合电压是由所述电容部采样的输入电压与由所述数字/模拟转换电路所得到的中间电压的混合电压，
所述多个电荷计算电路的各自的运算放大器彼此具有相同的结构，
所述多个电荷计算电路的各自的电容部具有与该电荷计算电路的运算放大器的电流驱动能力相对应的电容值。
7.根据权利要求6所述的流水线型AD转换器，其特征在于，
对于所述多个转换级的各自，该转换级越是靠近初级的转换级，则该转换级中所含有的电荷计算电路的个数越多。
8.根据权利要求7所述的流水线型AD转换器，其特征在于，
所述多个转换级的各自所含有的多个电荷计算电路的各自的运算放大器具有相同的电流驱动能力。
9.根据权利要求7所述的流水线型AD转换器，其特征在于，
所述多个转换级的各自所含有的多个电荷计算电路的各自的运算放大器，具有2种以上的不同的电流驱动能力之中的任意1种的电流驱动能力。
10.根据权利要求6所述的流水线型AD转换器，其特征在于，
所述数字/模拟转换电路含有与所述多个电荷计算电路相对应的多个数字/模拟转换部，
所述多个数字/模拟转换部分别将由所述模拟/数字转换电路所得到的数字码转换为中间电压，
所述多个电荷计算电路分别接收由对应于自身的数字/模拟转换部所得到的中间电压。
11.根据权利要求10所述的流水线型AD转换器，其特征在于，
所述模拟/数字转换电路含有与所述多个数字/模拟转换部相对应的多个模拟/数字转换部，
所述多个模拟/数字转换部分别将所述输入电压转换为数字码，
所述多个数字/模拟转换部分别将由对应于自身的模拟/数字转换部所得到的数字码转换为中间电压。
12.根据权利要求1～11的任意1项所述的流水线型AD转换器，其特征在于，
还具有与初级的所述转换级连接的采样保持级，
所述采样保持级包括：
电容电路，对来自外部的电压进行采样；以及
传输电路，将由所述电容电路采样的电压传输至所述初级的转换级，
所述传输电路含有彼此具有相同结构并且彼此并联连接的多个运算放大器。
13.根据权利要求1～11的任意1项所述的流水线型AD转换器，其特征在于，
还具有数字补偿电路，根据所述多个转换级之中的至少1个转换级中的增益误差，对如下的数字数据进行补偿，所述数字数据由所述多个转换级的各自含有的模拟/数字转换电路所得到的数字码构成。
14.一种视频***，其特征在于，具有：
模拟信号输入电路，输入模拟视频信号；
权利要求1或者权利要求6所述的流水线型AD转换器，将由所述模拟视频信号输入电路所输入的模拟视频信号转换为数字视频信号；以及
数字视频信号处理电路，处理由所述流水线型AD转换器得到的数字视频信号。
15.一种无线***，其特征在于，具有：
无线信号输入电路，接收无线信号；
模拟信号提取电路，从由所述无线信号输入电路所接收到的无线信号提取模拟信号；
权利要求1或者权利要求6所述的流水线型AD转换器，将由所述模拟信号提取部得到的模拟信号转换为数字信号；以及
数字信号处理电路，处理由所述流水线型AD转换器得到的数字信号。
CN200880103170A 2007-09-14 2008-08-21 流水线型ad转换器 Pending CN101779375A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007239020 2007-09-14
JP2007-239020 2007-09-14
PCT/JP2008/002268 WO2009034683A1 (ja) 2007-09-14 2008-08-21 パイプライン型ａｄ変換器

Publications (1)

Publication Number Publication Date
CN101779375A true CN101779375A (zh) 2010-07-14

Family

ID=40451704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880103170A Pending CN101779375A (zh) 2007-09-14 2008-08-21 流水线型ad转换器

Country Status (4)

Country Link
US (1) US7911369B2 (zh)
JP (1) JP5014431B2 (zh)
CN (1) CN101779375A (zh)
WO (1) WO2009034683A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107769779A (zh) * 2017-11-13 2018-03-06 苏州云芯微电子科技有限公司 一种用于模数转换器的参考源驱动电路及方法
CN108347246A (zh) * 2017-01-22 2018-07-31 瑞昱半导体股份有限公司 流水线模拟数字转换器及其操作方法
CN109728817A (zh) * 2017-10-27 2019-05-07 瑞昱半导体股份有限公司 流水线式模拟数字转换器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5926388B2 (ja) * 2012-09-07 2016-05-25 旭化成エレクトロニクス株式会社 サンプルホールド回路、ａ／ｄ変換器およびサンプルホールド回路のキャリブレーション方法
US9973079B2 (en) * 2013-02-26 2018-05-15 Linear Technology Corporation Synchronized charge pump-driven input buffer and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834427B2 (ja) 1985-11-12 1996-03-29 日本電気株式会社 論理回路
JPH07123210B2 (ja) 1985-12-27 1995-12-25 株式会社日立製作所 差動増幅素子
US4894657A (en) 1988-11-25 1990-01-16 General Electric Company Pipelined analog-to-digital architecture with parallel-autozero analog signal processing
JP3042423B2 (ja) * 1996-09-30 2000-05-15 日本電気株式会社 直並列型ａ／ｄ変換器
US6420991B1 (en) 1999-09-08 2002-07-16 Texas Instruments Incorporated Dynamic element matching for converting element mismatch into white noise for a pipelined analog to digital converter
US6396429B2 (en) * 2000-01-07 2002-05-28 Analog Devices, Inc. Front-end sampling for analog-to-digital conversion
US6366230B1 (en) * 2000-06-07 2002-04-02 Texas Instruments Incorporated Pipelined analog-to-digital converter
US6441765B1 (en) 2000-08-22 2002-08-27 Marvell International, Ltd. Analog to digital converter with enhanced differential non-linearity
JP2002223165A (ja) 2001-01-29 2002-08-09 Sanyo Electric Co Ltd アナログ−デジタル変換回路、レイアウト作成方法、レイアウト作成装置およびレイアウト作成プログラム
JP2004031407A (ja) 2002-06-21 2004-01-29 Nec Corp 半導体集積回路とその設計方法及び設計装置
JP3851870B2 (ja) 2002-12-27 2006-11-29 株式会社東芝 可変分解能ａ／ｄ変換器
JP4086799B2 (ja) 2004-02-27 2008-05-14 三洋電機株式会社 アナログデジタル変換装置
US7119728B2 (en) 2004-02-27 2006-10-10 Sanyo Electric Co., Ltd. Analog/digital converting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108347246A (zh) * 2017-01-22 2018-07-31 瑞昱半导体股份有限公司 流水线模拟数字转换器及其操作方法
CN108347246B (zh) * 2017-01-22 2021-07-30 瑞昱半导体股份有限公司 流水线模拟数字转换器及其操作方法
CN109728817A (zh) * 2017-10-27 2019-05-07 瑞昱半导体股份有限公司 流水线式模拟数字转换器
CN107769779A (zh) * 2017-11-13 2018-03-06 苏州云芯微电子科技有限公司 一种用于模数转换器的参考源驱动电路及方法

Also Published As

Publication number Publication date
WO2009034683A1 (ja) 2009-03-19
JP5014431B2 (ja) 2012-08-29
US7911369B2 (en) 2011-03-22
US20100149010A1 (en) 2010-06-17
JPWO2009034683A1 (ja) 2010-12-24

Similar Documents

Publication Publication Date Title
US7030804B2 (en) Switched-capacitor circuit and pipelined A/D converter
US7515086B2 (en) Pipelined analog-to-digital converter and method of analog-to-digital conversion
CN101222230B (zh) 可校准电容失配和有限增益误差的流水线型模数转换器
CN101133556B (zh) 乘法数字到模拟转换器及包含其的管线模拟到数字转换器
US8947286B2 (en) Analog/digital converter
CN200997595Y (zh) 新型模数转换器结构
CN101931413A (zh) 流水线模数转换器以及乘法数模转换器
KR101435978B1 (ko) 이중채널 ｓａｒ 및 플래쉬 ａｄｃ를 이용한 하이브리드 파이프라인 ａｄｃ
US20130321184A1 (en) SAR Assisted Pipelined ADC and Method for Operating the Same
CN102983863A (zh) 一种流水线模数转换器的第一级电路结构
CN101779375A (zh) 流水线型ad转换器
KR101168047B1 (ko) 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법
US8159383B2 (en) Switched capacitor circuit and pipelined analog-to-digital conversion circuit with the switched capacitor circuit
TW201101701A (en) I-bit cell circuit used in a pipelined analog to digital converter
CN101227190A (zh) 电容平均转换器
CN111446964A (zh) 一种新型十四比特流水线-逐次逼近型模数转换器
CN101309083A (zh) 采样保持电路与第一级mdac运放共享的电路及应用
CN101632229A (zh) A/d转换器以及a/d转换方法
CN102270988A (zh) 共享运算跨导放大器流水线adc
CN101282120A (zh) 一种乘法数字模拟转换电路及其应用
CN102474264A (zh) 流水线型ad变换器及其输出校正方法
CN102177658B (zh) 开关电容器流水线级
CN101277115A (zh) 运放共享乘法数字模拟转换电路及其应用
US6825790B2 (en) Low power consumption pipelined analog-to-digital converter
JP2003008439A (ja) アナログ−デジタル変換回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100714