CN101887917A - 一种场效应晶体管及其制备方法 - Google Patents

一种场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN101887917A
CN101887917A CN2010101979849A CN201010197984A CN101887917A CN 101887917 A CN101887917 A CN 101887917A CN 2010101979849 A CN2010101979849 A CN 2010101979849A CN 201010197984 A CN201010197984 A CN 201010197984A CN 101887917 A CN101887917 A CN 101887917A
Authority
CN
China
Prior art keywords
effect transistor
semiconductor substrate
field
germanium
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101979849A
Other languages
English (en)
Inventor
朴颖华
葛亮
吴东平
张世理
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN2010101979849A priority Critical patent/CN101887917A/zh
Publication of CN101887917A publication Critical patent/CN101887917A/zh
Priority to PCT/CN2011/000729 priority patent/WO2011153816A1/zh
Priority to US13/642,286 priority patent/US20130140625A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于微电子器件技术领域，具体公开了一种不对称型源漏场效应晶体管及其制备方法。该场效应晶体管结构包括：半导体衬底、栅极结构、分别为混合结和PN结的源区和漏区，所述源区与漏区结构不对称，其一由PN结构成，另外一个由混合结构成，所述混合结由肖特基结和PN结混合构成。本发明通过改变离子注入的倾斜角度来控制离子注入形成的掺杂区域的位置，并进一步形成不对称型源漏场效应晶体管的独特结构。

Description

一种场效应晶体管及其制备方法
技术领域
本发明属于微电子器件技术领域，涉及半导体器件和相关工艺制备方法，更具体的说，涉及场效应晶体管及其制备方法。
背景技术
MOS场效应晶体管(MOSFET)是金属-氧化物-半导体场效应晶体管的简称，是利用电场效应来控制半导体中电流的一种半导体器件，只依靠一种载流子参与导电，故又称为单极型晶体管。MOS场效应晶体管可以用半导体硅、锗为材料，也可用化合物半导体砷化镓等材料制作，目前以使用硅材料的最多。通常MOS场效应晶体管由半导体衬底、源区和漏区、栅氧化层以及栅电极等几个主要部分组成，其基本结构一般是一个四端器件，它的中间部分是由金属-绝缘体-半导体组成的MOS电容结构，MOS电容的两侧分别是源区和漏区，在正常的工作状态下，载流子将从源区流入，从漏区流出，绝缘层上为栅极，在栅极上施加电压，可以改变绝缘层中的电场强度，控制半导体表面电场，从而改变半导体表面沟道的导电能力。
常规MOS场效应晶体管的源区和漏区是纯粹重掺杂PN结结构。这种PN结可以采用扩散、离子注入等制造工艺，将一定数量的杂质掺入半导体衬底在场效应晶体管的源区和漏区形成。然而，具有这种源漏结构的场效应晶体管其串联电阻比较大，短沟道效应严重，且不易按比例缩小。
如果将金属硅化物源漏来代替传统的重掺杂PN结源漏并应用在未来超缩微化的CMOS器件中，将会在一定程度上提高场效应晶体管的性能。金属硅化物源漏是指金属硅化物作为场效应的源极和漏极并且金属硅化物和硅衬底之间形成肖特基结，其主要优势是低的寄生电阻，优良的按比例缩小特性，简便的工艺制造，低的热预算以及抗闩锁效应或者绝缘体上的硅(SOI)里的浮体效应。然而，纯粹由肖特基结组成源漏的场效应晶体管也有许多潜在的问题，肖特基结常存在额外的漏电流和软击穿，这种源漏结构的场效应晶体管的可靠性目前还没有得到很好的研究。
混合结由肖特基结和PN结混合构成，具有工作电流高、开关速度快、漏电流小，击穿电压高等优点。
发明内容
本发明的目的是提出一种工作电流高、开关速度快、漏电流小的不对称型源漏场效应晶体管及其制备方法。
本发明提出的场效应晶体管，包括半导体衬底、栅极结构、分别为混合结和PN结的源区和漏区，所述源区与漏区结构不对称，其一由PN结构成，另外一个由混合结构成，所述混合结由肖特基结和PN结混合构成。
优选地，所述肖特基结由金属半导体化合物和所述半导体衬底接触构成，所述PN结是通过注入与所述半导体衬底掺杂类型不同的杂质离子并通过随后的热退火形成。
优选地，所述混合结中的所述金属半导体化合物与所述半导体衬底形成肖特基结，并同时与所述半导体衬底中的所述源区或漏区中的高掺杂区域形成欧姆接触。
优选地，所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构，所述半导体衬底的掺杂浓度在1*1014到1*1019cm-3之间。
优选地，所述场效应晶体管进一步包括形成在所述半导体衬底中的浅槽隔离结构、位于所述栅极结构两侧的侧墙结构。
优选地，所述的金属半导体化合物为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者它们之中几种的混合物。
本发明的另一目的是提供一种制备上述不对称型源漏场效应晶体管的方法，包括如下步骤：
a，提供一个半导体衬底，用浅槽隔离工艺形成隔离结构；
b，形成第一绝缘介质层，接着在所述第一绝缘介质层上形成一个电极层，然后通过光刻、刻蚀工艺对所述电极层和所述第一绝缘层进行图形化刻蚀从而形成栅极结构及其两侧的源极区域和漏极区域；
c，淀积形成第二绝缘介质层；
d，利用选择性各向异性刻蚀工艺对所述第二绝缘介质层进行刻蚀，从而沿着所述栅极结构两侧形成侧墙结构；
e，进行离子注入，选择注入角度α使得源极区域或漏极区域部分有离子到达，进行退火使注入的离子激活，在源极区域和漏极区域形成PN结；
f，淀积一金属层，退火后所述金属层和所述源极区域和漏极区域内暴露出来的所述半导体衬底反应形成金属半导体化合物导体层，除去未与上述半导体衬底反应的所述金属层。
本发明提供另一种制备所述不对称型源漏场效应晶体管的方法，包括如下步骤：
a，提供一个半导体衬底，用浅槽隔离工艺形成隔离结构；
b，形成第一绝缘介质层，接着在所述第一绝缘介质层上形成一个电极层，然后通过光刻、刻蚀工艺对所述电极层和所述第一绝缘层进行图形化刻蚀从而形成栅极结构及其两侧的源极区域和漏极区域；
c，进行第一次离子注入，选择注入角度α使得源极区域或漏极区域部分有离子到达，进行退火使注入的离子激活，在源极区域和漏极区域形成PN结；
d，淀积形成第二绝缘介质层；
e，利用选择性各向异性刻蚀工艺对所述第二绝缘介质层进行刻蚀，从而沿着所述栅极结构两侧形成侧墙结构，侧墙结构的厚度应小于栅极结构的高度与tanα的乘积；
f，淀积一金属层，退火后所述金属层和所述源极区域和漏极区域内暴露出来的所述半导体衬底反应形成金属半导体化合物导体层，除去未与上述半导体衬底反应的所述金属层。
优选地，以上两种方法中所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构。
优选地，以上两种方法所述第一绝缘介质层为二氧化硅、氮化硅、氧化铝或铪基高介电常数介质材料。
优选地，以上两种方法所述的电极层包含至少一个导电层，所述导电层为多晶硅、氮化钛、氮化钽、钨金属、金属硅化物中的任意一种或者为它们之间的多层结构。
优选地，以上两种方法通过所述离子注入在所述半导体衬底中形成的杂质峰值浓度不低于1*1019cm-3。
优选地，以上两种方法所述金属层为镍、钴、钛、铂中的任意一种或者为它们之间的混合物。
优选地，以上两种方法所述金属半导体化合物导体层为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者它们之中几种的混合物。
本发明具有工作电流高、开关速度快、漏电流小，击穿电压高等优点。
这些目标以及本发明的内容和特点，将经过下面的的附图说明进行详细的讲解。
附图说明
图1是本发明一个实例中使用的半导体衬底在形成浅槽隔离结构后的截面示意图。
图2是继图1后在半导体衬底上形成第一绝缘介质层和电极层后的截面示意图。
图3是继图2后通过光刻和刻蚀方法形成栅极结构后的截面示意图。
图4是继图3后淀积形成第二绝缘介质层后的截面示意图。
图5是继图4后进行刻蚀步骤形成侧墙结构后的截面示意图。
图6是继图5后进行离子注入并退火后的截面示意图。
图7是继图6后淀积金属层后的截面示意图。
图8是继图7后退火并除去金属层后形成的不对称型源漏场效应晶体管的截面示意图。
图9是继图3后进行离子注入并退火后的截面示意图。
图10是继图9后淀积形成第二绝缘介质层后的截面示意图。
图11是继图10后进行刻蚀步骤形成侧墙结构后的截面示意图。
图12是继图11后淀积金属层后的截面示意图。
图13是继图12后退火并除去金属层后形成的不对称型源漏场效应晶体管的截面示意图。
具体实施方式
下面结合附图对本发明提出的不对称型源漏场效应晶体管结构与制造工艺进行详细的描述。后面的描述中，相同的附图标记表示相同的组件，对其重复描述将省略。在后面的参考附图中，为了方便说明，放大或者缩小了不同层和区域的尺寸，所以所示大小并不一定代表实际尺寸，也不反映尺寸的比例关系。
应当注意的是在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。
图1是本发明一个实例中使用的半导体衬底形成浅槽隔离结构后的截面示意图。首先准备硅衬底101并完成生长前的各项工艺如清洗和去除硅表面的天然二氧化硅薄层等。在该实例中，所述的半导体衬底为单晶硅。然后使用浅槽隔离工艺在晶体管周围制造隔离结构102。
如图2所示，首先在衬底上形成第一绝缘介质层203。然后再在第一绝缘介质层203上形成一层电极层204。
如图3所示，通过光刻和刻蚀工艺对电极层和第一绝缘介质层进行图形化处理，从而形成栅极结构及其两侧的源极区域和漏极区域。
如图4所示，继续淀积形成第二绝缘介质层305。然后利用干法刻蚀工艺对该绝缘介质层进行各向异性刻蚀，从而沿着栅极结构两侧形成侧墙结构315，此时截面形状如图5所示。
如图6所示，进行离子注入，选择注入角度α使得源极区域或漏极区域部分有离子到达，进行退火使注入的离子激活，在半导体衬底中形成掺杂类型与衬底相反的区域406，406与硅衬底101形成PN结。
如图7所示，在衬底上淀积一金属层507，507为镍、钴、钛、铂中的任意一种或者为它们之间的混合物，退火后507和源极区域、漏极区域曝露出来的衬底反应生成金属半导体化合物。
如图8所示，除去剩余未反应的金属层507后金属半导体化合物导体层517裸露出来，517为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者为它们之间的混合物。在不偏离本发明精神的基础上，也可以选用其他工艺方法形成导体层517。
下面描述根据本发明制备不对称型源漏场效应晶体管的又一个实例：
图1是本发明一个实例中使用的半导体衬底形成浅槽隔离结构后的截面示意图。首先准备硅衬底101并完成生长前的各项工艺如清洗和去除硅表面的天然二氧化硅薄层等。在该实例中，所述的半导体衬底为单晶硅。然后使用浅槽隔离工艺在晶体管周围制造隔离结构102。
如图2所示，首先在衬底上形成第一绝缘介质层203。然后再在第一绝缘介质层203上形成一层电极层204。
如图3所示，通过光刻和刻蚀工艺对电极层和第一绝缘介质层进行图形化处理，从而形成栅极结构及其两侧的源极区域和漏极区域。
如图9所示，进行离子注入，选择注入角度，使得源极区域或漏极区域部分有离子到达，进行退火使注入的离子激活，在半导体衬底中形成掺杂类型与衬底相反的区域606，606与101形成PN结。
如图10所示，淀积形成第二绝缘介质层705。然后利用干法刻蚀工艺对该绝缘介质层进行各向异性刻蚀，从而沿着栅极结构两侧形成侧墙结构715，715的厚度应小于栅极结构的高度与tanα的乘积，即保证有部分衬底101暴露出来，此时截面形状如图11所示。
如图12所示，在衬底上淀积一金属层807，807为镍、钴、钛、铂中的任意一种或者为它们之间的混合物，退火后807和源极区域、漏极区域曝露出来的衬底反应生成金属半导体化合物。
如图13所示，除去剩余未反应的金属层807后所述金属半导体化合物导体层817裸露出来，817与101形成肖特基结，与606形成欧姆接触。817为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者为它们之间的混合物。在不偏离本发明精神的基础上，也可以选用其他工艺方法形成导体层817。

Claims (13)

1.一种场效应晶体管结构，其结构包括：半导体衬底、栅极结构、分别为混合结和PN结的源区和漏区，其特征在于：所述源区与漏区结构不对称，其一由PN结构成，另外一个由混合结构成，所述混合结由肖特基结和PN结混合构成。
2.根据权利要求1所述的场效应晶体管，其特征在于：所述肖特基结由金属半导体化合物和所述半导体衬底接触构成，所述PN结是通过注入与所述半导体衬底掺杂类型不同的杂质离子并通过随后的热退火处理形成。
3.根据权利要求2所述的场效应晶体管，其特征在于：所述混合结中的所述金属半导体化合物与所述半导体衬底形成肖特基结，并同时与所述半导体衬底中的所述源区或漏区中的高掺杂区域形成欧姆接触。
4.根据权利要求1所述的场效应晶体管，其特征在于：所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构，所述半导体衬底的掺杂浓度在1*1014到1*1019cm-3之间。
5.根据权利要求1所述的场效应晶体管，其特征在于：所述场效应晶体管进一步包括形成在所述半导体衬底中的浅槽隔离结构、位于所述栅极结构侧边的侧墙结构。
6.根据权利要求3所述的场效应晶体管，其特征在于：所述的金属半导体化合物为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者它们之中几种的混合物。
7.一种如权利要求1所述场效应晶体管的制造方法，其特征在于：具体步骤为下述2种方案之一：
第一种：
a，提供一个半导体衬底，用浅槽隔离工艺形成隔离结构；
b，形成第一绝缘介质层，接着在所述第一绝缘介质层上形成一个电极层，然后通过光刻、刻蚀工艺对所述电极层和所述第一绝缘层进行图形化刻蚀，从而形成栅极结构及其两侧的源极区域和漏极区域；
c，淀积形成第二绝缘介质层；
d，利用选择性各向异性刻蚀工艺对所述第二绝缘介质层进行刻蚀，从而沿着所述栅极结构两侧形成侧墙结构；
e，进行第一次离子注入，选择注入角度α使得源极区域或漏极区域部分有离子到达，进行退火使注入的离子激活，在源极区域和漏极区域形成PN结；
f，淀积一金属层，退火后所述金属层和所述源极区域和漏极区域内暴露出来的所述半导体衬底反应形成金属半导体化合物导体层，除去未与上述半导体衬底反应的所述金属层。
第二种：
a，提供一个半导体衬底，用浅槽隔离工艺形成隔离结构；
b，形成第一绝缘介质层，接着在所述第一绝缘介质层上形成一个电极层，然后通过光刻、刻蚀工艺对所述电极层和所述第一绝缘层进行图形化刻蚀，从而形成栅极结构及其两侧的源极区域和漏极区域；
c，进行第一次离子注入，选择注入角度α使得源极区域或漏极区域部分有离子到达，进行退火使注入的离子激活，在源极区域和漏极区域形成PN结；
d，淀积形成第二绝缘介质层；
e，利用选择性各向异性刻蚀工艺对所述第二绝缘介质层进行刻蚀，从而沿着所述栅极结构两侧形成侧墙结构，侧墙结构的厚度小于栅极结构的高度与tanα的乘积；
f，淀积一金属层，退火后所述金属层和所述源极区域和漏极区域内暴露出来的所述半导体衬底反应形成金属半导体化合物导体层，除去未与上述半导体衬底反应的所述金属层。
8.根据权利要求7所述的场效应晶体管的制造方法，其特征在于：所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构。
9.根据权利要求7所述的场效应晶体管的制造方法，其特征在于：所述第一绝缘介质层为二氧化硅、氮化硅、氧化铝或铪基高介电常数介质材料。
10.根据权利要求7所述的场效应晶体管的制造方法其特征在于：，所述的电极层包含至少一个导电层，所述导电层为多晶硅、氮化钛、氮化钽、钨金属、金属硅化物中的任意一种或者为它们之间的多层结构。
11.根据权利要求7所述的场效应晶体管的制造方法，其特征在于：通过所述离子注入在所述半导体衬底中形成的杂质峰值浓度不低于1*1019cm-3。
12.根据权利要求7所述的场效应晶体管的制造方法，其特征在于：所述金属层为镍、钴、钛、铂中的任意一种，或者为它们之间中几种的混合物。
13.根据权利要求7所述的场效应晶体管的制造方法，其特征在于：所述金属半导体化合物导体层为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者它们之中几种的混合物。
CN2010101979849A 2010-06-10 2010-06-10 一种场效应晶体管及其制备方法 Pending CN101887917A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010101979849A CN101887917A (zh) 2010-06-10 2010-06-10 一种场效应晶体管及其制备方法
PCT/CN2011/000729 WO2011153816A1 (zh) 2010-06-10 2011-04-25 一种场效应晶体管及其制备方法
US13/642,286 US20130140625A1 (en) 2010-06-10 2011-04-25 Field-Effect Transistor and Method of Making

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101979849A CN101887917A (zh) 2010-06-10 2010-06-10 一种场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN101887917A true CN101887917A (zh) 2010-11-17

Family

ID=43073731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101979849A Pending CN101887917A (zh) 2010-06-10 2010-06-10 一种场效应晶体管及其制备方法

Country Status (3)

Country Link
US (1) US20130140625A1 (zh)
CN (1) CN101887917A (zh)
WO (1) WO2011153816A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153816A1 (zh) * 2010-06-10 2011-12-15 复旦大学 一种场效应晶体管及其制备方法
CN102446718A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种减小半导体器件热载流子注入损伤的方法
CN103456629A (zh) * 2012-05-30 2013-12-18 格罗方德半导体公司 借由倾斜注入在p沟道晶体管的主动区域中形成源极与漏极架构
CN107527816A (zh) * 2016-06-16 2017-12-29 三星电子株式会社 制造用于鳍式场效应晶体管的源极‑漏极接触件的方法
CN110350029A (zh) * 2019-06-20 2019-10-18 北京元芯碳基集成电路研究院 晶体管及其制造方法
WO2022233045A1 (zh) * 2021-05-07 2022-11-10 华为技术有限公司 一种低功耗冷源场效应晶体管及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321201B (zh) * 2017-01-16 2021-03-30 立锜科技股份有限公司 功率元件
JP2018125518A (ja) * 2017-02-03 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 トランジスタ、製造方法
US11228174B1 (en) 2019-05-30 2022-01-18 Silicet, LLC Source and drain enabled conduction triggers and immunity tolerance for integrated circuits
US10892362B1 (en) * 2019-11-06 2021-01-12 Silicet, LLC Devices for LDMOS and other MOS transistors with hybrid contact
WO2022120175A1 (en) * 2020-12-04 2022-06-09 Amplexia, Llc Ldmos with self-aligned body and hybrid source
US11205737B1 (en) 2021-05-03 2021-12-21 King Abdulaziz University Photomemcapacitor and method for the production thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750088B2 (en) * 2001-09-28 2004-06-15 Oki Electric Industry Co., Ltd. SOI MOS field effect transistor and manufacturing method therefor
US20080191285A1 (en) * 2007-02-09 2008-08-14 Chih-Hsin Ko CMOS devices with schottky source and drain regions
CN101523557A (zh) * 2006-10-31 2009-09-02 飞思卡尔半导体公司 一个晶体管的dram单元结构及其形成方法
CN101834141A (zh) * 2010-04-28 2010-09-15 复旦大学 一种不对称型源漏场效应晶体管的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125041A1 (en) * 2004-12-14 2006-06-15 Electronics And Telecommunications Research Institute Transistor using impact ionization and method of manufacturing the same
JP5526496B2 (ja) * 2008-06-02 2014-06-18 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US7960223B2 (en) * 2008-06-16 2011-06-14 International Business Machines Corporation Structure and method to integrate dual silicide with dual stress liner to improve CMOS performance
CN101719517B (zh) * 2009-11-19 2011-12-14 复旦大学 一种肖特基隧穿晶体管的制备方法
CN101807602A (zh) * 2010-03-25 2010-08-18 复旦大学 一种不对称型源漏场效应晶体管及其制备方法
CN101887917A (zh) * 2010-06-10 2010-11-17 复旦大学 一种场效应晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750088B2 (en) * 2001-09-28 2004-06-15 Oki Electric Industry Co., Ltd. SOI MOS field effect transistor and manufacturing method therefor
CN101523557A (zh) * 2006-10-31 2009-09-02 飞思卡尔半导体公司 一个晶体管的dram单元结构及其形成方法
US20080191285A1 (en) * 2007-02-09 2008-08-14 Chih-Hsin Ko CMOS devices with schottky source and drain regions
CN101834141A (zh) * 2010-04-28 2010-09-15 复旦大学 一种不对称型源漏场效应晶体管的制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153816A1 (zh) * 2010-06-10 2011-12-15 复旦大学 一种场效应晶体管及其制备方法
CN102446718A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种减小半导体器件热载流子注入损伤的方法
CN103456629A (zh) * 2012-05-30 2013-12-18 格罗方德半导体公司 借由倾斜注入在p沟道晶体管的主动区域中形成源极与漏极架构
CN103456629B (zh) * 2012-05-30 2016-09-07 格罗方德半导体公司 借由倾斜注入在p沟道晶体管的主动区域中形成源极与漏极架构
CN107527816A (zh) * 2016-06-16 2017-12-29 三星电子株式会社 制造用于鳍式场效应晶体管的源极‑漏极接触件的方法
CN107527816B (zh) * 2016-06-16 2021-09-28 三星电子株式会社 制造用于鳍式场效应晶体管的源极-漏极接触件的方法
CN110350029A (zh) * 2019-06-20 2019-10-18 北京元芯碳基集成电路研究院 晶体管及其制造方法
CN110350029B (zh) * 2019-06-20 2023-04-28 北京元芯碳基集成电路研究院 晶体管及其制造方法
WO2022233045A1 (zh) * 2021-05-07 2022-11-10 华为技术有限公司 一种低功耗冷源场效应晶体管及其制造方法

Also Published As

Publication number Publication date
US20130140625A1 (en) 2013-06-06
WO2011153816A1 (zh) 2011-12-15

Similar Documents

Publication Publication Date Title
CN101887917A (zh) 一种场效应晶体管及其制备方法
CN101834141B (zh) 一种不对称型源漏场效应晶体管的制备方法
TWI342601B (en) Ultra-thin soi vertical bipolar transistors with an inversion collector on thin-buried oxide(box) for low substrate-bias operation and methods thereof
CN102593000B (zh) 半导体器件及其制造方法
CN101425539B (zh) 高迁移率沟槽金属氧化物半导体场效应晶体管
CN102487085B (zh) 半导体器件及其制造方法
CN102468334B (zh) Vdmos器件及其制造方法
CN101777586B (zh) 一种混合结型源漏场效应晶体管及其制备方法
TW201242022A (en) Transistors with high concentration of boron doped germanium
CN103545370A (zh) 用于功率mos晶体管的装置和方法
CN101079380A (zh) 半导体结构及其制造方法
CN103715072B (zh) 用于生产半导体器件的方法和场效应半导体器件
CN103811549A (zh) 横向mosfet
CN100468634C (zh) 半导体器件的制造方法
CN102544089B (zh) 半导体器件及其制造方法
US20170288047A1 (en) Shallow-Trench Semi-Super-Junction VDMOS Device and Manufacturing Method Therefor
CN100389501C (zh) 一种肖特基势垒mos晶体管及其制作方法
CN108010964A (zh) 一种igbt器件及制造方法
CN101807602A (zh) 一种不对称型源漏场效应晶体管及其制备方法
CN102479818B (zh) 半导体器件及其制造方法
CN103377944A (zh) 半导体器件制造方法
CN102044433B (zh) 一种混合源漏场效应晶体管及其制备方法
CN105789203A (zh) 一种半导体器件及其制备方法、电子装置
CN107910271A (zh) 功率半导体器件及其制造方法
CN102130011B (zh) 一种晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101117