CN101807602A - 一种不对称型源漏场效应晶体管及其制备方法 - Google Patents
一种不对称型源漏场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN101807602A CN101807602A CN 201010132084 CN201010132084A CN101807602A CN 101807602 A CN101807602 A CN 101807602A CN 201010132084 CN201010132084 CN 201010132084 CN 201010132084 A CN201010132084 A CN 201010132084A CN 101807602 A CN101807602 A CN 101807602A
- Authority
- CN
- China
- Prior art keywords
- window
- semiconductor substrate
- effect transistor
- drain
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于微电子器件技术领域，具体公开了一种不对称型源漏场效应晶体管及其制备方法。该不对称型源漏场效应晶体管是指晶体管的源区和漏区之一是由PN结构成而另一个是由PN结和肖特基结组成的混合结构成。同具有肖特基结的金属源漏场效应晶体管相比，本发明所述的场效应晶体管具有较低的漏电流特性，同时该种场效应晶体管的源漏串联电阻比PN结型源漏场效应晶体管的源漏串联电阻小。
Description
技术领域
本发明属于微电子器件技术领域，涉及半导体器件和相关工艺制备方法，更具体的说，涉及场效应晶体管及其制备方法。
背景技术
MOS场效应晶体管(MOSFET)是金属-氧化物-半导体场效应晶体管的简称，是利用电场效应来控制半导体中电流的一种半导体器件，只依靠一种载流子参与导电，故又称为单极型晶体管。MOS场效应晶体管可以用半导体硅、锗为材料，也可用化合物半导体砷化镓等材料制作，目前以使用硅材料的最多。通常MOS场效应晶体管由半导体衬底、源区和漏区、栅氧化层以及栅电极等几个主要部分组成，其基本结构一般是一个四端器件，它的中间部分是由金属-绝缘体-半导体组成的MOS电容结构，MOS电容的两侧分别是源区和漏区，在正常的工作状态下，载流子将从源区流入，从漏区流出，绝缘层上为栅极，在栅极上施加电压，可以改变绝缘层中的电场强度，控制半导体表面电场，从而改变半导体表面沟道的导电能力。
常规MOS场效应晶体管的源区和漏区是纯粹重掺杂PN结结构。这种PN结可以采用扩散、离子注入等制造工艺，将一定数量的杂质掺入半导体衬底在场效应晶体管的源区和漏区形成。然而，具有这种源漏结构的场效应晶体管其串联电阻比较大，短沟道效应严重，且不易按比例缩小。
如果将金属硅化物源漏来代替传统的重掺杂PN结源漏并应用在未来超缩微化的CMOS器件中，将会在一定程度上提高场效应晶体管的性能。金属硅化物源漏是指金属硅化物作为场效应的源极和漏极并且金属硅化物和硅衬底之间形成肖特基结，其主要优势是低的寄生电阻，优良的按比例缩小特性，简便的工艺制造，低的热预算以及抗闩锁效应或者绝缘体上的硅(SOI)里的浮体效应。然而，纯粹由肖特基结组成源漏的场效应晶体管也有许多潜在的问题，肖特基结常存在额外的漏电流和软击穿，这种源漏结构的场效应晶体管的可靠性目前还没有得到很好的研究。
混合结由肖特基结和PN结混合构成，具有工作电流高、开关速度快、漏电流小，击穿电压高等优点。
发明内容
为了解决传统重掺杂PN结型源漏场效应晶体管的高源漏串联电阻和肖特基结场效应晶体管高源漏泄漏电流等问题，本发明提出一种不对称型源漏场效应晶体管。
本发明提出的不对称型源漏场效应晶体管，包括半导体衬底、栅极结构、分别为混合结和PN结的源区和漏区，其中，所述源区和漏区结构不对称，其一由PN结构成，另外一个由混合结构成。所述混合结由肖特基结和PN结混合构成。
优选地，所述肖特基结由金属半导体化合物和所述半导体衬底接触构成，所述PN结是通过注入与所述半导体衬底掺杂类型不同的杂质离子并通过随后的热退火形成。
优选地，所述混合结中的所述金属半导体化合物与所述半导体衬底形成肖特基结，并同时与所述半导体衬底中的所述源区或漏区中的高掺杂区域形成欧姆接触。
优选地，所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构，所述半导体衬底的掺杂浓度在1*1014到1*1019cm-3之间。
优选地，所述场效应晶体管进一步包括形成在所述半导体衬底中的浅槽隔离结构、位于所述浅槽隔离结构之上的伪栅结构和侧墙，所述侧墙位于所述栅极结构和所述伪栅的侧边。
优选地，所述的金属半导体化合物为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者它们之中几种的混合物。
本发明还提出上述不对称型源漏的场效应晶体管的制造方法，包括：
提供一个半导体衬底，用浅槽隔离工艺形成隔离结构；
形成第一绝缘介质层，接着在所述第一绝缘介质层上形成一个电极层，然后通过光刻、刻蚀工艺对所述电极层和所述第一绝缘层进行图形化刻蚀，从而形成栅极结构和源区及漏区两侧的伪栅结构，并形成对应于源极和漏极区域的第一窗口和第二窗口，第二窗口的宽度小于第一窗口的宽度；
淀积形成第二绝缘介质层，该第二绝缘介质层厚度小于所述第一窗口宽度的一半并大于第二窗口宽度的一半，利用选择性各向异性刻蚀工艺对所述第二绝缘介质层进行刻蚀，从而沿着所述第一窗口两侧形成第一侧墙结构，刻蚀后所述的第二绝缘层仍然覆盖位于所述第二窗口区域的所述半导体衬底、不能形成侧墙结构；
进行第一次离子注入，在所述第一窗口处的所述半导体衬底中形成PN结；
刻蚀除去所述第一侧墙结构，淀积形成第三绝缘介质层且其厚度小于所述第二窗口宽度的一半，利用选择性各向异性刻蚀工艺对所述第三绝缘介质层进行刻蚀，从而沿着所述第一窗口和第二窗口两侧形成第二侧墙结构，所述第一窗口与第二窗口区域中为被所述第二侧墙保护的所述半导体衬底被裸露；
进行第二次离子注入，并进行退火使注入的离子激活，在所述第二窗口区域中的所述半导体衬底形成PN结，在所述第一窗口区域中所述半导体衬底中形成高浓度掺杂区域，该掺杂区域包含在第一次离子注入形成的区域内；
刻蚀除去第二侧墙结构，淀积形成第四绝缘介质层，该第四绝缘介质层厚度小于第三绝缘层的厚度，利用选择性各向异性刻蚀工艺对所述第四绝缘介质层进行刻蚀，从而沿着所述第一窗口和第二窗口两侧形成第三侧墙结构，所述第三侧墙的厚度小于所述第二侧墙的厚度；
淀积一金属层，退火后所述金属层和所述第一及第二窗口区域中暴露出来的所述半导体衬底反应形成金属半导体化合物导体层，除去未与上述半导体衬底反应的所述金属层。
优选地，所述源区形成于所述第一窗口区域，所述漏区形成于所述第二窗口区域；或者所述源区形成于所述第二窗口区域而所述漏区形成于所述第一窗口区域。
优选地，所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构。
优选地，所述第一绝缘介质层为二氧化硅、氮化硅、氧化铝或铪基高介电常数介质材料。
优选地，所述的电极层包含至少一个导电层，所述导电层为多晶硅、氮化钛、氮化钽、钨金属、金属硅化物中的任意一种，没或者为它们之中几种的多层结构。
优选地，通过所述第二次离子注入在所述半导体衬底中形成的杂质峰值浓度不低于1*1019cm-3。
优选地，所述金属层为镍、钴、钛、铂中的任意一种，或者为它们之中几种的混合物。
优选地，所述金属半导体化合物导体层为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者它们之中几种的混合物。
同具有肖特基结源漏结构和PN结源漏结构的场效应晶体管相比，本发明提出的场效应晶体管具有较低的泄漏电流，同时其源漏串联电阻比传统重掺杂PN结型源漏场效应晶体管的源漏串联电阻要小。
这些目标以及本发明的内容和特点，将经过下面的的附图说明进行详细的讲解。
附图说明
图1是本发明一个实例中使用的半导体衬底在形成浅槽隔离结构后的截面示意图。
图2是继图1后在半导体衬底上形成第一绝缘介质层后的截面示意图。
图3是继图2后在半导体衬底上形成电极层后的截面示意图。
图4是继图3后通过光刻和刻蚀方法形成窗口后的截面示意图。
图5是继图4后淀积形成第二绝缘介质层后的截面示意图。
图6是继图5后进行刻蚀步骤形成第一侧墙结构后的截面示意图。
图7是继图6后进行第一次离子注入并退火后的截面示意图。
图8是继图7后进行刻蚀步骤后的截面示意图。
图9是继图8后淀积形成第三绝缘介质层后的截面示意图。
图10是继图9后进行刻蚀步骤形成第二侧墙结构后的截面示意图。
图11是继图10后进行第二次离子注入并退火后的截面示意图。
图12是继图11后进行刻蚀步骤后的截面示意图。
图13是继图12后淀积形成第三绝缘介质层后的截面示意图。
图14是继图13后进行刻蚀步骤形成第三侧墙结构后的截面示意图。
图15是继图14后淀积金属层后的截面示意图。
图16是继图15后退火并除去金属层后形成的不对称型源漏场效应晶体管的截面示意图。
具体实施方式
下面结合附图对本发明提出的不对称型源漏场效应晶体管结构与制造工艺进行详细的描述。后面的描述中，相同的附图标记表示相同的组件，对其重复描述将省略。在后面的参考附图中，为了方便说明，放大或者缩小了不同层和区域的尺寸，所以所示大小并不一定代表实际尺寸，也不反映尺寸的比例关系。
应当注意的是在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。
图1是本发明一个实例中使用的半导体衬底形成浅槽隔离结构后的截面示意图。首先准备硅衬底101并完成生长前的各项工艺如清洗和去除硅表面的天然二氧化硅薄层等。在该实例中，所述的半导体衬底为单晶硅。然后使用浅槽隔离工艺在晶体管周围制造隔离结构102。
如图2所示，首先在衬底上形成第一绝缘介质层203。然后再在第一绝缘介质层203上形成一层电极层304，此时截面形状如图3所示。
如图4所示，通过光刻和刻蚀工艺对电极层和第一绝缘介质层进行图形化处理，在将要形成源和漏的区域形成第一窗口和第二窗口，所述源区形成于所述第一窗口区域而所述漏区形成于所述第二窗口区域，或者所述源区形成于所述第二窗口区域而所述漏区形成于所述第一窗口区域，且第一窗口宽度大于第二窗口。
如图5所示，继续淀积形成第二绝缘介质层405，且其厚度小于第一窗口宽度的一半并大于第二窗口宽度的一半。然后利用干法刻蚀工艺对该绝缘介质层进行各向异性刻蚀，形成第一侧墙415，刻蚀后第二绝缘层405仍然覆盖位于第二窗口区域的半导体衬底、不能形成侧墙结构，如图6所示。
如图7所示，进行第一次离子注入，退火后在第一窗口处的半导体衬底中形成掺杂类型与半导体衬底101相反的区域506，506与101接触处形成PN结。然后刻蚀除去侧墙415，刻蚀后截面如图8所示。
如图9所示，淀积形成第三绝缘介质层607且其厚度小于第二窗口宽度的一半。然后利用选择性各向异性刻蚀工艺对第三绝缘介质层607进行刻蚀，从而沿着第一窗口和第二窗口两侧形成第二侧墙结构617，第一窗口与第二窗口区域中未被第二侧墙617保护的所述半导体衬底被裸露，刻蚀后截面如图10所示。
如图11所示，进行第二次离子注入并进行退火使注入的离子激活，在第二窗口区域和第一窗口区域中半导体衬底中形成的高浓度掺杂区域708，在第一窗口区域中708区域包含在506区域内，在第二窗口区域中708区域与半导体衬底101形成PN结。
刻蚀除去第二侧墙结构617，刻蚀后截面如图12所示。
如图13所示，在衬底上淀积第四绝缘介质层809且其厚度小于第三绝缘介质层607的厚度。然后利用干法刻蚀工艺对该绝缘介质层进行各向异性刻蚀，从而沿着所述第一窗口和第二窗口两侧形成第三侧墙结构819，所述第三侧墙的厚度小于所述第二侧墙617的厚度，刻蚀后截面如图14所示。
如图15所示，在衬底上淀积一金属层910，910为镍、钴、钛、铂中的任意一种或者为它们之间的混合物。
退火后如图16所示，金属层910和第一及第二窗口区域中暴露出来的所述半导体衬底反应形成金属半导体化合物导体层911，除去剩余未反应的金属层910后导体层911裸露出来，911为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者为它们之间的混合物。在不偏离本发明精神的基础上，也可以选用其他工艺方法形成导体层911。
此时本实例的工艺步骤完成。在第一窗口，101与506形成PN结，911与708形成欧姆接触，911与101不接触；在第二窗口，101与708形成PN结，911与708形成欧姆接触，911与101形成肖特基结。
在以上实例中，为了保证导体层911与衬底101之间形成肖特基结，衬底101的初始掺杂浓度需控制在1*1014到1*1019cm-3之间；为了保证导体层911与708之间形成欧姆接触，区域708的掺杂浓度一般应高于1*1019cm-3。
Claims (14)
1.一种不对称型源漏场效应晶体管，其结构包括：半导体衬底、栅极结构、分别为混合结和PN结的源区和漏区，其特征在于：所述源区与漏区结构不对称，其一由PN结构成，另外一个由混合结构成，所述混合结由肖特基结和PN结混合构成。
2.根据权利要求1所述的场效应晶体管，其特征在于：所述肖特基结由金属半导体化合物和所述半导体衬底接触构成，所述PN结是通过注入与所述半导体衬底掺杂类型不同的杂质离子并通过随后的热退火形成。
3.根据权利要求1或2所述的场效应晶体管，其特征在于所述混合结中的所述金属半导体化合物与所述半导体衬底形成肖特基结，并同时与所述半导体衬底中的所述源区或漏区中的高掺杂区域形成欧姆接触。
4.根据权利要求1所述的场效应晶体管，其特征在于所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构，所述半导体衬底的掺杂浓度在1×1014到1×1019cm-3之间。
5.根据权利要求1所述的场效应晶体管，其特征在于所述场效应晶体管进一步包括形成在所述半导体衬底中的浅槽隔离结构、位于所述浅槽隔离结构之上的伪栅结构和侧墙，所述侧墙位于所述栅极结构和所述伪栅的侧边。
6.根据权利要求3所述的场效应晶体管，其特征在于所述的金属半导体化合物为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者它们之中几种的混合物。
7.一种具有权利要求1所述不对称型源漏场效应晶体管的制造方法，其特征在于包括：
提供一个半导体衬底，用浅槽隔离工艺形成隔离结构；
形成第一绝缘介质层，接着在所述第一绝缘介质层上形成一个电极层，然后通过光刻、刻蚀工艺对所述电极层和所述第一绝缘层进行图形化刻蚀，从而形成栅极结构和源区及漏区两侧的伪栅结构，并形成对应于源极和漏极区域的第一窗口和第二窗口且第二窗口的宽度小于第一窗口的宽度；
淀积形成第二绝缘介质层，该第二绝缘介质层厚度小于所述第一窗口宽度的一半并大于第二窗口宽度的一半，利用选择性各向异性刻蚀工艺对所述第二绝缘介质层进行刻蚀，从而沿着所述第一窗口两侧形成第一侧墙结构，刻蚀后所述的第二绝缘层仍然覆盖位于所述第二窗口区域的所述半导体衬底、不能形成侧墙结构；
进行第一次离子注入，在所述第一窗口处的所述半导体衬底中形成PN结；
刻蚀除去所述第一侧墙结构，淀积形成第三绝缘介质层且其厚度小于所述第二窗口宽度的一半，利用选择性各向异性刻蚀工艺对所述第三绝缘介质层进行刻蚀，从而沿着所述第一窗口和第二窗口两侧形成第二侧墙结构，所述第一窗口与第二窗口区域中为被所述第二侧墙保护的所述半导体衬底被裸露；
进行第二次离子注入，并进行退火使注入的离子激活，在所述第二窗口区域中的所述半导体衬底形成PN结，在所述第一窗口区域中所述半导体衬底中形成高浓度掺杂区域，该掺杂区域包含在第一次离子注入形成的区域内；
刻蚀除去第二侧墙结构，淀积形成第四绝缘介质层且其厚度小于第三绝缘层的厚度，利用选择性各向异性刻蚀工艺对所述第四绝缘介质层进行刻蚀，从而沿着所述第一窗口和第二窗口两侧形成第三侧墙结构，所述第三侧墙的厚度小于所述第二侧墙的厚度；
淀积一金属层，退火后所述金属层和所述第一及第二窗口区域中暴露出来的所述半导体衬底反应形成金属半导体化合物导体层，除去未与上述半导体衬底反应的所述金属层。
8.根据权利要求7所述不对称型源漏场效应晶体管的制造方法，其特征在于：所述源区形成于所述第一窗口区域而所述漏区形成于所述第二窗口区域，或者所述源区形成于所述第二窗口区域而所述漏区形成于所述第一窗口区域。
9.根据权利要求7所述不对称型源漏场效应晶体管的制造方法，其特征在于所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构。
10.根据权利要求7所述不对称型源漏场效应晶体管的制造方法，其特征在于所述第一绝缘介质层为二氧化硅、氮化硅、氧化铝或铪基高介电常数介质材料。
11.根据权利要求7所述不对称型源漏场效应晶体管的制造方法，其特征在于所述的电极层包含至少一个导电层，所述导电层为多晶硅、氮化钛、氮化钽、钨金属、金属硅化物中的任意一种，或者为它们之中几种间的多层结构。
12.根据权利要求7所述不对称型源漏场效应晶体管的制造方法，其特征在于：通过所述第二次离子注入在所述半导体衬底中形成的杂质峰值浓度不低于1×1019cm-3。
13.根据权利要求7所述不对称型源漏场效应晶体管的制造方法，其特征在于所述金属层为镍、钴、钛、铂中的任意一种，或者为它们之中几种的混合物。
14.根据权利要求7所述不对称型源漏场效应晶体管的制造方法，其特征在于所述金属半导体化合物导体层为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种，或者它们之中几种的混合物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010132084 CN101807602A (zh) | 2010-03-25 | 2010-03-25 | 一种不对称型源漏场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010132084 CN101807602A (zh) | 2010-03-25 | 2010-03-25 | 一种不对称型源漏场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101807602A true CN101807602A (zh) | 2010-08-18 |
Family
ID=42609306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010132084 Pending CN101807602A (zh) | 2010-03-25 | 2010-03-25 | 一种不对称型源漏场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101807602A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011153816A1 (zh) * | 2010-06-10 | 2011-12-15 | 复旦大学 | 一种场效应晶体管及其制备方法 |
| CN107293601A (zh) * | 2016-04-12 | 2017-10-24 | 朱江 | 一种肖特基半导体装置及其制备方法 |
| CN107785314A (zh) * | 2016-08-26 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5177568A (en) * | 1990-08-03 | 1993-01-05 | Hitachi, Ltd. | Tunnel injection semiconductor devices with schottky barriers |
| CN1964073A (zh) * | 2006-12-08 | 2007-05-16 | 北京大学 | 一种mos晶体管及其制作方法 |
| CN101523557A (zh) * | 2006-10-31 | 2009-09-02 | 飞思卡尔半导体公司 | 一个晶体管的dram单元结构及其形成方法 |
-
2010
- 2010-03-25 CN CN 201010132084 patent/CN101807602A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5177568A (en) * | 1990-08-03 | 1993-01-05 | Hitachi, Ltd. | Tunnel injection semiconductor devices with schottky barriers |
| CN101523557A (zh) * | 2006-10-31 | 2009-09-02 | 飞思卡尔半导体公司 | 一个晶体管的dram单元结构及其形成方法 |
| CN1964073A (zh) * | 2006-12-08 | 2007-05-16 | 北京大学 | 一种mos晶体管及其制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011153816A1 (zh) * | 2010-06-10 | 2011-12-15 | 复旦大学 | 一种场效应晶体管及其制备方法 |
| CN107293601A (zh) * | 2016-04-12 | 2017-10-24 | 朱江 | 一种肖特基半导体装置及其制备方法 |
| CN107785314A (zh) * | 2016-08-26 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107785314B (zh) * | 2016-08-26 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US10748816B2 (en) | 2016-08-26 | 2020-08-18 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor device and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101887917A (zh) | 一种场效应晶体管及其制备方法 | |
| CN101834141B (zh) | 一种不对称型源漏场效应晶体管的制备方法 | |
| CN101292334B (zh) | 源极区和漏极区之间具有box层的应变硅mos器件 | |
| TWI342601B (en) | Ultra-thin soi vertical bipolar transistors with an inversion collector on thin-buried oxide(box) for low substrate-bias operation and methods thereof | |
| CN101425539B (zh) | 高迁移率沟槽金属氧化物半导体场效应晶体管 | |
| CN102593000B (zh) | 半导体器件及其制造方法 | |
| CN102169897B (zh) | 半导体装置及其制造方法 | |
| CN102487085B (zh) | 半导体器件及其制造方法 | |
| TWI458097B (zh) | 溝渠式閘極金氧半場效電晶體及其製造方法 | |
| CN101800228A (zh) | 半导体装置 | |
| CN101777586B (zh) | 一种混合结型源漏场效应晶体管及其制备方法 | |
| CN103545370A (zh) | 用于功率mos晶体管的装置和方法 | |
| CN103000675A (zh) | 低源漏接触电阻mosfets及其制造方法 | |
| CN101079380A (zh) | 半导体结构及其制造方法 | |
| CN103811549A (zh) | 横向mosfet | |
| CN102983163A (zh) | 低源漏接触电阻MOSFETs及其制造方法 | |
| CN100468634C (zh) | 半导体器件的制造方法 | |
| CN102593181A (zh) | 基于soi衬底的高压金属氧化物半导体管及制造方法 | |
| CN106206579A (zh) | 一种半导体器件及其制造方法 | |
| CN100389501C (zh) | 一种肖特基势垒mos晶体管及其制作方法 | |
| CN101807602A (zh) | 一种不对称型源漏场效应晶体管及其制备方法 | |
| CN104576732B (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN108010964A (zh) | 一种igbt器件及制造方法 | |
| CN103377944A (zh) | 半导体器件制造方法 | |
| CN102044433B (zh) | 一种混合源漏场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100818 |