CN101770124A - Tft-lcd阵列基板及其制造方法 - Google Patents

Tft-lcd阵列基板及其制造方法 Download PDF

Info

Publication number
CN101770124A
CN101770124A CN200810247594A CN200810247594A CN101770124A CN 101770124 A CN101770124 A CN 101770124A CN 200810247594 A CN200810247594 A CN 200810247594A CN 200810247594 A CN200810247594 A CN 200810247594A CN 101770124 A CN101770124 A CN 101770124A
Authority
CN
China
Prior art keywords
tft
photoresist
film
semiconductor layer
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810247594A
Other languages
English (en)
Other versions
CN101770124B (zh
Inventor
刘翔
林承武
陈旭
谢振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
K Tronics Suzhou Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN200810247594.0A priority Critical patent/CN101770124B/zh
Priority to US12/648,480 priority patent/US8199270B2/en
Priority to KR1020090134044A priority patent/KR101118150B1/ko
Priority to JP2010000234A priority patent/JP5568317B2/ja
Publication of CN101770124A publication Critical patent/CN101770124A/zh
Application granted granted Critical
Publication of CN101770124B publication Critical patent/CN101770124B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种TFT-LCD阵列基板及其制造方法，其中方法包括：步骤1、在基板上沉积栅金属层薄膜，形成包括栅电极和栅线的图形；步骤2、在完成步骤1的基板上沉积栅绝缘层薄膜、半导体层薄膜和阻挡层薄膜，形成包括栅绝缘层、半导体层和阻挡层的图形在内的图形，阻挡层用于阻止TFT沟道部分的半导体层被刻蚀；步骤3、在完成步骤2的基板上，沉积欧姆接触层薄膜、透明导电层薄膜、源漏金属层薄膜和钝化层薄膜，形成包括欧姆接触层、像素电极、数据线、源电极、漏电极和钝化层的图形在内的图形。本发明通过在半导体层和欧姆接触层之间夹设阻挡层，能够在不增加构图工艺的情况下减小半导体层的厚度，提高TFT的性能。

Description

TFT-LCD阵列基板及其制造方法
技术领域
本发明涉及一种薄膜晶体管液晶显示器制造方法，尤其是一种薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)阵列基板及其制造方法。
背景技术
TFT-LCD具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。对于TFT-LCD来说，阵列基板结构以及制造工艺决定了其产品性能、成品率和价格。
为了有效地降低TFT-LCD的价格、提高成品率，TFT-LCD阵列基板结构(有源驱动TFT阵列)的制造工艺逐步得到简化，从开始的七次构图(7mask)工艺已经发展到目前基于狭缝光刻技术的四次构图(4mask)工艺。
现有技术中四次构图工艺采用灰色调或半色调掩模板，通过一次构图工艺完成有源层、数据线、源电极、漏电极和TFT沟道区域图形的制作。其工艺过程具体为：首先，通过第一次构图工艺形成栅线和栅电极；随后在形成有栅线和栅电极的基板上连续沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜(欧姆接触层薄膜)和源漏金属层薄膜；接着进行采用狭缝光刻技术的第二次构图工艺，利用灰色调或半色调掩模板，通过湿法刻蚀、多步刻蚀(半导体层刻蚀→灰化→干法刻蚀→掺杂半导体层刻蚀)形成数据线、有源层、源漏电极和TFT沟道图形；然后沉积钝化层薄膜，通过第三次构图工艺在钝化层上形成过孔；最后沉积透明导电层薄膜，通过第四次构图工艺形成像素电极。
现有技术四次构图工艺中存在如下的问题：在干法刻蚀欧姆接触层时，为了保证完全刻蚀掉TFT沟道区域的欧姆接触层，同时考虑到沉积薄膜的均一性和刻蚀均一性的要求，一般都要过刻，即需要刻蚀掉一部分半导体层，因此半导体层需要做得比较厚，厚度一般为100-300nm；TFT的关态电流为
Figure G2008102475940D0000021
其中q为电子的电荷量，n为电子密度，p为空穴密度，μe为电子迁移率，μp为空穴迁移率，W为TFT沟道的宽度，L为TFT沟道的长度，ds为TFT沟道处有源层的厚度，Vds为源电极和漏电极之间的电势，由上述公知可知，随着有源层厚度的增加，TFT的关态电流增大，缩短了TFT像素电极电荷的保持时间，直接影响了TFT的性能。此外，增加有源半导体层的厚度，还会增加欧姆接触层与TFT沟道之间的接触电阻，从而降低了迁移率。
发明内容
本发明的目的在于提供一种TFT-LCD阵列基板及其制造方法，克服现有技术四次构图工艺中半导体层较厚造成的TFT的关态电流过大，像素电极电荷保持时间变短，影响TFT的性能的缺陷。
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括栅线和数据线，栅线和数据线限定的像素区域内形成有像素电极和薄膜晶体管，其特征在于，所述薄膜晶体管中的半导体层与欧姆接触层之间设置有用于阻止所述半导体层被刻蚀的阻挡层，阻挡层图形的面积小于半导体层图形的面积，使所述欧姆接触层和半导体层接触。
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括：
步骤1、在基板上沉积栅金属层薄膜，通过构图工艺形成包括栅电极和栅线的图形；
步骤2、在完成步骤1的基板上沉积栅绝缘层薄膜、半导体层薄膜和阻挡层薄膜，通过构图工艺形成包括栅绝缘层、半导体层和阻挡层的图形在内的图形，所述阻挡层用于阻止TFT沟道部分的半导体层被刻蚀；
步骤3、在完成步骤2的基板上，沉积欧姆接触层薄膜、透明导电层薄膜、源漏金属层薄膜和钝化层薄膜，通过构图工艺，形成包括欧姆接触层、像素电极、数据线、源电极、漏电极和钝化层的图形在内的图形。
本发明提供的TFT-LCD阵列基板及其制造方法，在四次构图工艺过程中，在半导体层和欧姆接触层之间夹设形成一层阻挡层，阻挡层图形的面积小于半导体层图形的面积，这样就不会由于阻挡层的加入而影响欧姆接触层和半导体层的接触。该阻挡层能够保护TFT沟道部分的半导体层在刻蚀时不会被刻蚀掉，从而可以减小半导体层的厚度，减小TFT的关态电流，延长像素电极电荷保持的时间，提高TFT性能。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1所示为本发明TFT-LCD阵列基板制造方法流程图；
图2所示为本发明TFT-LCD阵列基板制造方法第一实施例流程图；
图3a所示为本发明TFT-LCD阵列基板制造方法第一实施例第一次构图工艺后的平面图；
图3b为图3a中A-A向截面图；
图4a所示为本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面图；
图4b所示为本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺中通过第一次刻蚀之后的截面图；
图4c所示本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺中对光刻胶进行灰化后的截面图；
图4d所示为本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺后的平面图；
图4e所示为图4d中B-B向截面图；
图5a所示为本发明TFT-LCD阵列基板制造方法第一实施例第三次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面图；
图5b所示为本发明TFT-LCD阵列基板制造方法第一实施例三次构图工艺中通过第一次刻蚀之后的TFT的截面图；
图5c所示为本发明TFT-LCD阵列基板制造方法第一实施例第三次构图工艺中对光刻胶进行灰化后的截面图；
图5d所示为本发明TFT-LCD阵列基板制造方法第一实施例第三次构图工艺后的平面图；
图5e所示为图5d中C-C向截面图；
图6所示为本发明TFT-LCD阵列基板制造方法第一实施例第四次构图工艺后的TFT的截面图；
图7所示为本发明TFT-LCD阵列基板制造方法第二实施例流程图；
图8a所示为本发明TFT-LCD阵列基板制造方法第二实施例第三次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面图；
图8b所示为本发明TFT-LCD阵列基板制造方法第二实施例第三次构图工艺中通过第一次刻蚀之后的TFT的截面图；
图8c所示为本发明TFT-LCD阵列基板制造方法第二实施例第三次构图工艺中对光刻胶进行灰化后的截面图；
图8d所示为本发明TFT-LCD阵列基板制造方法第二实施例第三次构图工艺后的平面图；
图8e所示为图8d中D-D向截面图；
图9a所示为本发明TFT-LCD阵列基板制造方法第二实施例第四次构图工艺中通过普通模板曝光显影之后的TFT的截面图；
图9b所示为本发明TFT-LCD阵列基板制造方法第二实施例第四次构图工艺后的TFT的截面图。
具体实施方式
如图1所示为本发明TFT-LCD阵列基板制造方法流程图，包括：
步骤1、在基板上沉积栅金属层薄膜，通过构图工艺形成包括栅电极和栅线的图形；
步骤2、在完成步骤1的基板上沉积栅绝缘层薄膜、半导体层薄膜和阻挡层薄膜，通过构图工艺形成包括栅绝缘层、半导体层和阻挡层的图形在内的图形，所述阻挡层用于阻止TFT沟道部分的半导体层被刻蚀；
步骤3、在完成步骤2的基板上，沉积欧姆接触层薄膜、透明导电层薄膜、源漏金属层薄膜和钝化层薄膜，通过构图工艺，形成包括欧姆接触层、像素电极、数据线、源电极、漏电极和钝化层的图形在内的图形。
如图2所示为本发明TFT-LCD阵列基板制造方法第一实施例流程图，包括：
步骤101、在基板上沉积栅金属层薄膜，通过第一次构图工艺形成包括栅电极和栅线的图形；
步骤102、在完成步骤101的基板上连续沉积栅绝缘层薄膜、半导体层薄膜和阻挡层薄膜，通过第二次构图工艺形成包括栅绝缘层、半导体层和阻挡层的图形在内的图形；该阻挡层的图形用于避免TFT沟道部分的半导体层被刻蚀；
步骤103、在完成步骤102的基板上连续沉积欧姆接触层薄膜、透明导电层薄膜和源漏金属层薄膜，通过第三次构图工艺形成包括欧姆接触层、像素电极、源电极、漏电极、TFT沟道和数据线的图形；
步骤104、在完成步骤103的基板上沉积钝化层薄膜，完成第四次构图工艺。
步骤101中，首先，在透明基板1上采用溅射或热蒸发的方法沉积栅金属层薄膜。透明基板1可以是玻璃或石英，栅金属层薄膜的材料可以是Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以是多层金属。通过第一次构图工艺对栅金属层薄膜进行刻蚀，在基板1上的显示区域形成栅电极2a和栅线2b的图形，如图3a所示为本发明TFT-LCD阵列基板制造方法第一实施例第一次构图工艺后的平面图，图3b为图3a中A-A向截面图。
步骤102中，在完成步骤101的基板上，通过等离子体增强化学气相沉积(简称PECVD)方法连续沉积栅绝缘层层薄膜3、厚度为40-100nm的半导体层薄膜4以及厚度为100-300nm的阻挡层薄膜5，栅绝缘层薄膜3和阻挡层薄膜5的材料可以选用氮化物SiNx或者氧氮化合物SiOxNx，或者可以选用氮化物SiNx和氧氮化合物SiOxNx的复合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，半导体层薄膜4沉积对应的反应气体可为SiH4、H2的混合气体或SiH2Cl2、H2的混合气体。需要说明的是，如果阻挡层薄膜和栅绝缘层薄膜的材料相同，则在灰化阻挡层上方的光刻胶后进行刻蚀阻挡层薄膜的同时也能刻蚀掉栅绝缘层薄膜，所以本发明各实施例提供的方法中，对于一个TFT-LCD阵列基板，阻挡层薄膜和栅绝缘层薄膜的材料是不相同的。
然后涂敷一层光刻胶10，采用半色调或灰色调掩模板对光刻胶10进行曝光显影，如图4a所示为本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面图，图4a中，区域WP为光刻胶完全去除区域，区域HP为光刻胶部分保留区域，区域NP为光刻胶完全保留区域。其中，光刻胶完全保留区域对应于形成阻挡层的图形的区域，光刻胶完全去除区域对应于基板上形成半导体层的图形的区域之外的区域；光刻胶部分保留区域对应于基板上除光刻胶完全保留区域和光刻胶完全去除区域之外的区域。
对图4a所示的阵列基板进行第一次刻蚀，刻蚀掉光刻胶完全去除区域的阻挡层薄膜和半导体层薄膜，形成半导体层的图形4a，如图4b所示为本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺中通过第一次刻蚀之后的截面图。
接着对图4b所示的阵列基板上的光刻胶进行灰化，光刻胶部分保留区域的光刻胶被去除掉。如图4c所示本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺中对光刻胶进行灰化后的截面图。
利用半导体层和阻挡层的选择比，对图4c所示的阵列基板进行第二次刻蚀，刻蚀掉光刻胶部分保留区域的阻挡层薄膜，暴露出半导体层薄膜，剥离剩余的光刻胶，这样就通过第二次构图工艺得到了阻挡层的图形5a。如图4d所示为本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺后的平面图，图4e所示为图4d中B-B向截面图。
在步骤103中，在完成步骤102的基板上，通过PECVD方法沉积一层欧姆接触层薄膜6，反应气体可以为SiH4、PH3、H2的混合气体或SiH2Cl2、PH3、H2的混合气体。然后通过溅射或热蒸发的方法沉积透明导电层薄膜7和源漏金属层薄膜8，透明导电层薄膜7的材料通常为氧化铟锡(ITO)，也可以是其他金属及金属氧化物；源漏金属层薄膜的材料可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，可以是单层，也可以是多层。
然后涂敷一层光刻胶10，采用半色调掩模板对光刻胶10进行曝光显影，如图5a所示为本发明TFT-LCD阵列基板制造方法第一实施例第三次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面图，图5a中，区域WP为光刻胶完全去除区域，区域HP为光刻胶部分保留区域，区域NP为光刻胶完全保留区域。光刻胶完全保留区域对应于形成源电极、漏电极和数据线的图形的区域，光刻胶部分保留区域对应于形成像素电极图形的区域，光刻胶完全去除区域对应于光刻胶完全保留区域和光刻胶部分保留区域之外的区域。
对图5a所示的阵列基板进行第一次刻蚀，刻蚀掉光刻胶完全去除区域的源漏金属层薄膜、透明导电层薄膜和欧姆接触层薄膜，得到欧姆接触层的图形6a、数据线的图形和TFT沟道的图形。如图5b所示为本发明TFT-LCD阵列基板制造方法第一实施例三次构图工艺中通过第一次刻蚀之后的TFT的截面图。
接着对图5b所示的阵列基板上的光刻胶进行灰化，光刻胶部分保留区域的光刻胶被去除掉。如图5c所示为本发明TFT-LCD阵列基板制造方法第一实施例第三次构图工艺中对光刻胶进行灰化后的截面图。
对图5c所示的阵列基板进行第二次刻蚀，刻蚀掉光刻胶部分保留区域的源漏金属层薄膜，剥离光刻胶，这样就通过第三次构图工艺得到了透明像素电极7a、源电极8a、漏电极8b和数据线8c。如图5d所示为本发明TFT-LCD阵列基板制造方法第一实施例第三次构图工艺后的平面图(图5d中未示出栅线PAD区域和数据线PAD区域的图形)，如图5e所示为图5d中C-C向截面图。
在步骤104中，在完成步骤103的基板上，沉积一层钝化层薄膜，如图6所示为本发明TFT-LCD阵列基板制造方法第一实施例第四次构图工艺后的TFT的截面图。步骤104之后的平面图与图5d相同。另外，在步骤104中沉积完钝化层之后，还需要通过第四次构图，将数据线PAD区域和栅线PAD区域的钝化层完全去除，暴露出数据线PAD区域和栅线PAD区域的金属层，形成钝化层的图形9a。关于形成数据线PAD区域和栅线PAD区域的图形的步骤，是本领域公知常识，此处不再赘述。
如图7所示为本发明TFT-LCD阵列基板制造方法第二实施例流程图，该方法包括：
步骤201、在基板上沉积栅金属层薄膜，通过第一次构图工艺形成包括栅电极和栅线的图形；
步骤202、在完成步骤201的基板上连续沉积栅绝缘层薄膜、半导体层薄膜和阻挡层薄膜，通过第二次构图工艺形成包括栅绝缘层、半导体层和阻挡层的图形在内的图形；该阻挡层的图形用于避免TFT沟道部分的半导体层被刻蚀；
步骤203、在完成步骤202的基板上连续沉积欧姆接触层薄膜、透明导电层薄膜和源漏金属层薄膜，通过第三次构图工艺形成包括欧姆接触层、像素电极、数据线和源漏金属层的图形在内的图形；
步骤204、在完成步骤203的基板上沉积钝化层薄膜，通过第四次构图工艺，形成包括源电极、漏电极和TFT沟道的图形在内的图形。
第二实施例中，通过第一次构图工艺形成栅电极和栅线，以及通过第二次构图工艺形成半导体层和阻挡层图形的步骤与第二实施例相同，区别之处在于第三次构图和第四次构图过程不同。
步骤203中，在完成步骤202的基板上，通过PECVD方法沉积一层欧姆接触层薄膜6，反应气体可以为SiH4、PH3、H2的混合气体或SiH2Cl2、PH3、H2的混合气体。然后通过溅射或热蒸发的方法沉积透明导电层薄膜7和源漏金属层薄膜8，透明导电层薄膜7的材料通常为氧化铟锡(ITO)，也可以是其他金属及金属氧化物；源漏金属层薄膜的材料可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，可以是单层，也可以是多层。
然后涂敷一层光刻胶10，采用半色调掩模板对光刻胶10进行曝光显影，如图8a所示为本发明TFT-LCD阵列基板制造方法第二实施例第三次构图工艺中通过半色调或灰色调掩模板曝光显影之后的TFT的截面图，图8a中，区域WP为光刻完全去除区域，区域HP为光刻胶部分保留区域，区域NP为光刻胶完全保留区域。其中，光刻胶完全保留区域对应于形成源漏金属层的图形和数据线的图形的区域，光刻胶部分保留区域对应于形成像素电极图形的区域，光刻胶完全去除区域对应于光刻胶完全保留区域和光刻胶部分保留区域之外的区域。
对图8a所示的阵列基板进行第一次刻蚀，刻蚀掉光刻胶完全去除区域的源漏金属层薄膜、透明导电层薄膜和欧姆接触层薄膜，形成数据线的图形和欧姆接触层的图形6a。如图8b所示为本发明TFT-LCD阵列基板制造方法第二实施例第三次构图工艺中通过第一次刻蚀之后的TFT的截面图。
接着对图8b所示的阵列基板上的光刻胶进行灰化，光刻胶部分保留区域的光刻胶被去除掉。如图8c所示为本发明TFT-LCD阵列基板制造方法第二实施例第三次构图工艺中对光刻胶进行灰化后的截面图。
对图8c所示的阵列基板进行第二次刻蚀，刻蚀掉光刻胶部分保留区域的源漏金属层薄膜8，这样就通过第三次构图工艺得到了透明像素电极7a、源漏金属层8的图形。如图8d所示为本发明TFT-LCD阵列基板制造方法第二实施例第三次构图工艺后的平面图，图8e所示为图8d中D-D向截面图。
在步骤204中，在完成步骤203的基板上通过PECVD方法沉积钝化层薄膜。钝化层薄膜的材料可以选用氧化物、氮化物或氮氧化物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。然后通过普通掩模板曝光显影，如图9a所示为本发明TFT-LCD阵列基板制造方法第二实施例第四次构图工艺中通过普通模板曝光显影之后的TFT的截面图，通过曝光显影刻蚀等工艺，形成了钝化层的图形9a。
然后进一步采用刻蚀工艺，刻蚀掉TFT沟道区域的源漏金属层、透明导电层和欧姆接触层，形成源电极8a、漏电极8b和TFT沟道，并且形成了栅线PAD区域和数据线PAD区域的图形。如图9b所示为本发明TFT-LCD阵列基板制造方法第二实施例第四次构图工艺后的TFT的截面图。在步骤204中，同时通过构图工艺，将数据线PAD区域和栅线PAD区域的钝化层薄膜去除掉，暴露出数据线PAD区域和栅线PAD区域的金属层。
本发明提供的TFT-LCD阵列基板的平面图如图5d所示，截面图可以如图9b或图6所示。本发明提供的TFT-LCD阵列基板，包括基板、栅线、栅电极、栅绝缘层、半导体层、欧姆接触层、像素电极、源电极、漏电极及数据线，与现有技术中TFT-LCD阵列基板结构的不同之处在于：本发明中半导体层和欧姆接触层之间夹设有阻挡层，该阻挡层用于避免TFT沟道部分的半导体层被刻蚀。该阻挡层位于半导体层之上，欧姆接触层之下，在刻蚀形成TFT沟道时，可以保护半导体层不被刻蚀掉，这样，半导体层就可以做到比较薄。现有技术四次构图工艺中，形成TFT沟道时需要对半导体层过刻蚀，半导体层通常厚度为100-300nm，而本发明中由于加入了阻挡层，半导体层的厚度可以做到40-100nm，这样可以减小TFT的关态电流，延长像素电极电荷保持的时间，提高TFT性能。并且，由于阻挡层是夹设在欧姆接触层和半导体层之间，阻挡层的面积小于半导体层的面积，所以阻挡层的加入不会影响欧姆接触层和半导体层之间的接触。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (16)

1.一种TFT-LCD阵列基板，包括栅线和数据线，栅线和数据线限定的像素区域内形成有像素电极和薄膜晶体管，其特征在于，所述薄膜晶体管中的半导体层与欧姆接触层之间设置有用于阻止所述半导体层被刻蚀的阻挡层，阻挡层图形的面积小于半导体层图形的面积，使所述欧姆接触层和半导体层接触。
2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述半导体层形成在栅绝缘层上，所述欧姆接触层形成在所述栅绝缘层、半导体层和阻挡层上，所述欧姆接触层上设置有像素电极，所述像素电极上设置漏电极，所述源电极和漏电极之间形成TFT沟道，所述源电极和数据线相连。
3.根据权利要求2所述的TFT-LCD阵列基板，其特在于，所述栅绝缘层、半导体层和阻挡层在一次构图工艺中形成；
所述欧姆接触层、像素电极、源电极、漏电极、TFT沟道和数据线的图形在另一次构图工艺中形成；
在所述像素电极、源电极、漏电极、TFT沟道、数据线和栅绝缘层上设置有钝化层。
4.根据权利要求2所述的TFT-LCD阵列基板，其特在于，所述栅绝缘层、半导体层和阻挡层在一次构图工艺中形成；
所述欧姆接触层、像素电极和数据线的图形在另一次构图工艺中形成；
所述源电极、漏电极、TFT沟道和钝化层的图形在再一次构图工艺中形成；
在所述像素电极、源电极、漏电极、数据线和栅绝缘层上设置有钝化层。
5.根据权利要求1-4中任一权利要求所述的TFT-LCD阵列基板，其特征在于，阻挡层的厚度为100-300nm。
6.根据权利要求5中所述的TFT-LCD阵列基板，其特征在于，所述半导体层的厚度为40-100nm。
7.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上沉积栅金属层薄膜，通过构图工艺形成包括栅电极和栅线的图形；
步骤2、在完成步骤1的基板上沉积栅绝缘层薄膜、半导体层薄膜和阻挡层薄膜，通过构图工艺形成包括栅绝缘层、半导体层和阻挡层的图形在内的图形，所述阻挡层用于阻止TFT沟道部分的半导体层被刻蚀；
步骤3、在完成步骤2的基板上，沉积欧姆接触层薄膜、透明导电层薄膜、源漏金属层薄膜和钝化层薄膜，通过构图工艺，形成包括欧姆接触层、像素电极、数据线、源电极、漏电极和钝化层的图形在内的图形。
8.根据权利要求7所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤2包括：
步骤121、在完成步骤1的基板上连续沉积栅绝缘层薄膜、半导体层薄膜和阻挡层薄膜；
步骤122、在完成步骤121的基板上涂敷一层光刻胶；
步骤123、采用半色调或灰色调掩模板形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶完全去除区域；所述光刻胶完全保留区域对应于形成阻挡层的图形的区域，所述光刻胶完全去除区域对应于基板上形成所述半导体层的图形的区域之外的区域；所述光刻胶部分留区域对应于基板上除所述光刻胶完全保留区域和光刻胶完全去除区域之外的区域；
步骤124、刻蚀掉暴露出来的阻挡层薄膜和半导体层薄膜，形成半导体层的图形；
步骤125、对经过步骤124之后的剩余光刻胶进行灰化处理，去除所述光刻胶部分保留区域的光刻胶；
步骤126、刻蚀掉暴露出来的阻挡层薄膜，露出半导体层薄膜，形成阻挡层的图形；
步骤127、剥离剩余的光刻胶。
9.根据权利要求8所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤3包括：
步骤131、在完成步骤127的基板上连续沉积欧姆接触层薄膜、透明导电层薄膜和源漏金属层薄膜，通过构图工艺形成包括欧姆接触层、数据线、像素电极和源漏金属层的图形在内的图形；
步骤132、在完成步骤131的基板上沉积钝化层薄膜，通过构图工艺，形成包括源电极、漏电极和TFT沟道的图形在内的图形。
10.根据权利要求9所述的TFT-LCD阵列基板，其特征在于，所述步骤131包括：
步骤131a、在完成步骤127的基板上连续沉积欧姆接触层薄膜、透明导电层薄膜和源漏金属层薄膜；
步骤131b、在完成步骤131a的基板上涂敷一层光刻胶；
步骤131c、采用半色调或灰色调掩模板形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶完全去除区域；所述光刻胶完全保留区域对应于形成源漏金属层的图形和数据线的图形的区域，所述光刻胶部分保留区域对应于形成像素电极图形的区域，所述光刻胶完全去除区域对应于所述光刻胶完全保留区域和光刻胶部分保留区域之外的区域；
步骤131d、刻蚀掉暴露出来的源漏金属层薄膜、透明导电层薄膜和欧姆接触层薄膜，形成数据线和欧姆接触层的图形；
步骤131e、对经过步骤131d之后的剩余光刻胶进行灰化处理，去除所述光刻胶部分保留区域的光刻胶；
步骤131f、刻蚀掉暴露出来的源漏金属层薄膜，露出透明导电层薄膜，形成像素电极的图形；
步骤131g、剥离剩余的光刻胶。
11.根据权利要求10所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤132包括：
步骤132a、在完成步骤131g的基板上沉积钝化层薄膜；
步骤132b、在完成步骤132a的基板上涂敷一层光刻胶；
步骤132c、采用普通掩模板使TFT沟道图形所在区域的光刻胶完全曝光；
步骤132d、通过多次刻蚀，分别刻蚀掉暴露出的源漏金属层薄膜、透明导电层薄膜和欧姆接触层薄膜，露出阻挡层薄膜，从而形成源电极、漏电极和TFT沟道的图形。
12.根据权利要求7所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤3包括：
步骤231、在完成步骤127的基板上连续沉积欧姆接触层薄膜、透明导电层薄膜和源漏金属层薄膜，通过构图工艺形成包括欧姆接触层、像素电极、源电极、漏电极、TFT沟道和数据线的图形；
步骤232、在完成步骤231的基板上沉积一层钝化层薄膜。
13.根据权利要求12所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤231包括：
步骤231a、在完成步骤227的基板上连续沉积欧姆接触层薄膜、透明导电层薄膜和源漏金属层薄膜；
步骤231b、在完成步骤231a的基板上涂敷一层光刻胶；
步骤231c、采用半色调或灰色调掩模板形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶完全去除区域；所述光刻胶完全保留区域对应于形成源电极、漏电极和数据线的图形的区域，所述光刻胶部分保留区域对应于形成像素电极图形的区域，所述光刻胶完全去除区域对应于所述光刻胶完全保留区域和光刻胶部分保留区域之外的区域；
步骤231d、刻蚀掉暴露出来的源漏金属层薄膜、透明导电层薄膜和欧姆接触层薄膜，形成欧姆接触层、数据线和TFT沟道的图形；
步骤231e、对经过步骤231d之后的剩余光刻胶进行灰化处理，去除所述光刻胶部分保留区域的光刻胶；
步骤231f、刻蚀掉暴露出来的源漏金属层薄膜，露出透明导电层薄膜，形成源电极、漏电极和像素电极的图形；
步骤231g、剥离剩余的光刻胶。
14.根据权利要求7-13中任一权利要求所述的TFT-LCD阵列基板制造方法，其特征在于，阻挡层图形的面积小于半导体层图形的面积，使所述欧姆接触层和半导体层接触。
15.根据权利要求14中所述的TFT-LCD阵列基板制造方法，其特征在于，所述阻挡层的厚度为100-300nm。
16.根据权利要求15中所述的TFT-LCD阵列基板制造方法，其特征在于，所述半导体层的厚度为40-100nm。
CN200810247594.0A 2008-12-30 2008-12-30 Tft-lcd阵列基板及其制造方法 Expired - Fee Related CN101770124B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN200810247594.0A CN101770124B (zh) 2008-12-30 2008-12-30 Tft-lcd阵列基板及其制造方法
US12/648,480 US8199270B2 (en) 2008-12-30 2009-12-29 TFT-LCD array substrate and method of manufacturing the same
KR1020090134044A KR101118150B1 (ko) 2008-12-30 2009-12-30 Ｔｆｔ－ｌｃｄ 어레이 기판 및 이를 제조하는 방법
JP2010000234A JP5568317B2 (ja) 2008-12-30 2010-01-04 Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810247594.0A CN101770124B (zh) 2008-12-30 2008-12-30 Tft-lcd阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN101770124A true CN101770124A (zh) 2010-07-07
CN101770124B CN101770124B (zh) 2014-09-10

Family

ID=42284505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810247594.0A Expired - Fee Related CN101770124B (zh) 2008-12-30 2008-12-30 Tft-lcd阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US8199270B2 (zh)
JP (1) JP5568317B2 (zh)
KR (1) KR101118150B1 (zh)
CN (1) CN101770124B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646631A (zh) * 2011-10-28 2012-08-22 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板和液晶显示器
WO2013097519A1 (zh) * 2011-12-31 2013-07-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示器件
WO2013104228A1 (zh) * 2012-01-13 2013-07-18 京东方科技集团股份有限公司 Tft阵列基板的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779783B (zh) 2012-06-04 2014-09-17 北京京东方光电科技有限公司 一种像素结构及其制造方法、显示装置
CN103137558B (zh) * 2013-02-06 2016-10-05 京东方科技集团股份有限公司 一种tn型阵列基板及其制作方法、显示装置
CN105051907A (zh) 2013-03-19 2015-11-11 应用材料公司 多层钝化或蚀刻终止tft
CN103219389B (zh) 2013-03-21 2016-03-16 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103500730B (zh) * 2013-10-17 2016-08-17 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR20150142139A (ko) * 2014-06-10 2015-12-22 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
CN105762112A (zh) * 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3284432B2 (ja) * 1994-11-16 2002-05-20 セイコーエプソン株式会社 液晶装置及びその製造方法
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP2004157552A (ja) * 1998-09-28 2004-06-03 Sharp Corp 液晶表示装置の製造方法
JP2006267877A (ja) * 2005-03-25 2006-10-05 Quanta Display Japan Inc 液晶表示装置とその製造方法
KR101267064B1 (ko) * 2005-12-19 2013-05-23 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법
CN100544004C (zh) * 2006-04-21 2009-09-23 北京京东方光电科技有限公司 一种tft lcd阵列基板及其制造方法
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
KR20080023475A (ko) * 2006-09-11 2008-03-14 엘지전자 주식회사 포토리소그래피를 이용한 유기 박막 트랜지스터 제조 방법
JP4823989B2 (ja) 2006-09-11 2011-11-24 北京京東方光電科技有限公司 Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법
WO2010071159A1 (ja) * 2008-12-19 2010-06-24 シャープ株式会社 絶縁ゲート型トランジスタ、アクティブマトリクス基板、液晶表示装置及びそれらの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646631A (zh) * 2011-10-28 2012-08-22 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板和液晶显示器
CN102646631B (zh) * 2011-10-28 2015-03-11 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板和液晶显示器
WO2013097519A1 (zh) * 2011-12-31 2013-07-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示器件
US9391097B2 (en) 2011-12-31 2016-07-12 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and method of manufacturing the same and display device
WO2013104228A1 (zh) * 2012-01-13 2013-07-18 京东方科技集团股份有限公司 Tft阵列基板的制造方法
EP2804207A4 (en) * 2012-01-13 2015-10-14 Boe Technology Group Co Ltd METHOD FOR PRODUCING A TFT ARRAY SUBSTRATE
US9202892B2 (en) 2012-01-13 2015-12-01 Boe Technology Group Co., Ltd. Manufacturing method of TFT array substrate

Also Published As

Publication number Publication date
CN101770124B (zh) 2014-09-10
JP5568317B2 (ja) 2014-08-06
US20100165227A1 (en) 2010-07-01
US8199270B2 (en) 2012-06-12
KR20100080465A (ko) 2010-07-08
KR101118150B1 (ko) 2012-03-12
JP2010157740A (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
CN101770124B (zh) Tft-lcd阵列基板及其制造方法
US8642404B2 (en) Thin film transistor liquid crystal display array substrate and manufacturing method thereof
CN101770121B (zh) Tft-lcd阵列基板及其制造方法
CN102034750B (zh) 阵列基板及其制造方法
CN101656232B (zh) 薄膜晶体管阵列基板制造方法
CN101957526B (zh) Tft-lcd阵列基板及其制造方法
CN101520580B (zh) Tft-lcd阵列基板结构及其制造方法
CN102446925B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
US8223312B2 (en) Method of manufacturing a display device using a barrier layer to form an ohmic contact layer
CN101526707A (zh) Tft-lcd阵列基板结构及其制造方法
US8093113B2 (en) Array substrate for LCD and method of fabrication thereof
US10170506B2 (en) LTPS array substrate and method for producing the same
CN101452163B (zh) Tft-lcd阵列基板结构及其制造方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
US20180130830A1 (en) Ltps array substrate and method for producing the same
KR20000072230A (ko) 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법
CN101819361B (zh) Tft-lcd阵列基板及其制造方法
CN101540298B (zh) Tft-lcd阵列基板及其制造方法
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
KR100303710B1 (ko) 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20141205

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20141205

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141205

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee after: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20201202

Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road

Patentee after: K-TRONICS (SUZHOU) TECHNOLOGY Co.,Ltd.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140910

CF01 Termination of patent right due to non-payment of annual fee