CN101526707A - Tft-lcd阵列基板结构及其制造方法 - Google Patents

Tft-lcd阵列基板结构及其制造方法 Download PDF

Info

Publication number
CN101526707A
CN101526707A CN200810101545A CN200810101545A CN101526707A CN 101526707 A CN101526707 A CN 101526707A CN 200810101545 A CN200810101545 A CN 200810101545A CN 200810101545 A CN200810101545 A CN 200810101545A CN 101526707 A CN101526707 A CN 101526707A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
tft
pad zone
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810101545A
Other languages
English (en)
Other versions
CN101526707B (zh
Inventor
王章涛
邱海军
闵泰烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Gaochuang Suzhou Electronics Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2008101015456A priority Critical patent/CN101526707B/zh
Priority to US12/270,206 priority patent/US7948570B2/en
Publication of CN101526707A publication Critical patent/CN101526707A/zh
Application granted granted Critical
Publication of CN101526707B publication Critical patent/CN101526707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种TFT－LCD阵列基板结构及其制造方法，制造方法为：在基板上沉积栅金属层，通过第一次构图工艺在显示区域形成栅电极和栅线，在栅线PAD区域形成栅连接线；连续沉积栅绝缘层、半导体层和掺杂半导体层，通过第二次构图工艺在显示区域的栅线和栅电极上形成栅绝缘层、半导体层和掺杂半导体层；沉积透明导电层，通过第三次构图工艺形成像素电极；连续沉积源漏金属层和钝化层，通过第四次构图工艺，在显示区域形成漏电极、源电极、数据线和TFT沟道，在数据线PAD区域形成数据连接线，使漏电极与像素电极搭接，在栅线PAD区域暴露出栅连接线，在数据线PAD区域暴露出数据连接线。本发明可有效地减少像素不良。

Description

TFT-LCD阵列基板结构及其制造方法
技术领域
本发明涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种薄膜晶体管液晶显示器阵列基板结构及其制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。对于TFT-LCD来说，阵列基板结构以及制造工艺决定了其产品性能、成品率和价格。
为了有效地降低TFT-LCD的价格、提高成品率，TFT-LCD阵列基板结构(有源驱动TFT阵列)的制造工艺逐步得到简化，从开始的七次掩模(7mask)工艺已经发展到目前基于狭缝光刻技术的4次掩模(4mask)工艺。4次构图工艺的核心是采用狭缝光刻工艺代替传统5次构图工艺中的第二次掩模(有源层光刻)和第三次掩模(源漏电极光刻)。其工艺过程具体为：首先，通过第一次掩模形成栅电极；随后在栅电极上连续沉积栅绝缘层、半导体层、掺杂半导体层(欧姆接触层)和源漏金属层；接着进行采用狭缝光刻技术的第二次掩模，通过湿法刻蚀、多步刻蚀(半导体层刻蚀→灰化→干法刻蚀→掺杂半导体层刻蚀)形成数据线、有源层、源漏电极和TFT沟道图形；然后沉积钝化层，由第三次掩模在钝化层上形成过孔；最后沉积透明导电层，通过第四次掩模形成像素电极。其中，第二次掩模中需要采用狭缝光刻工艺形成有源层、源漏电极和TFT沟道图形。狭缝光刻工艺的原理是在掩模板上设置特定尺寸的狭缝，通过产生光学衍射来控制光的透过率，从而有选择地控制光刻胶的厚度，而光刻胶的厚度将直接决定TFT的宽长比，即TFT的电学特性。
实际生产表明，现有技术的4次构图工艺存在两个明显的缺点。由于带有狭缝结构掩模板的制作精度有一定的局限性，同时受狭缝光刻板透过率的分布均匀性和光刻胶灰化工艺均匀性的影响，导致不同区域的透过率有一定差别，而这些差别会导致TFT沟道区域发生各种不良，降低了整个基板上TFT电学特性的均匀性，影响了TFT-LCD的显示品质。由于多步刻蚀工艺是狭缝光刻工艺的核心工艺之一，其目的是在第二次掩模中既形成有源层和源漏电极图形，同时还要形成TFT沟道，主要流程包括半导体层的刻蚀、沟道处光刻胶的灰化、沟道处源漏电极的刻蚀以及掺杂半导体层的刻蚀，这些刻蚀工艺都在同一设备中连续完成，容易发生由狭缝光刻工艺引起的各种像素不良，使成品率和产品质量不能得到有效保障。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板结构及其制造方法，有效解决现有采用狭缝光刻技术的4次构图工艺在产品成品率、产品质量、TFT沟道均匀性和TFT电学特性均匀性等方面存在的技术缺陷。
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板结构，包括在基板的显示区域形成的栅线和数据线，以及在基板的PAD区域形成的栅连接线和数据连接线，所述栅线和数据线的交叉处形成薄膜晶体管，所述薄膜晶体管包括栅电极、栅绝缘层、半导体层、掺杂半导体层、源电极、漏电极和钝化层，还包括位于所述漏电极下方且与所述漏电极搭接的像素电极，所述半导体层位于所述栅线和栅电极上方的绝缘层上。
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板结构制造方法，包括：
步骤1、在基板上沉积栅金属层，通过第一次构图工艺在显示区域形成栅电极和栅线图形，在栅线PAD区域形成栅连接线图形；
步骤2、在完成步骤1的基板上连续沉积栅绝缘层、半导体层和掺杂半导体层，通过第二次构图工艺在显示区域的栅线和栅电极上形成栅绝缘层、半导体层和掺杂半导体层图形；
步骤3、在完成步骤2的基板上沉积透明导电层，通过第三次构图工艺形成像素电极图形；
步骤4、在完成步骤3的基板上连续沉积源漏金属层和钝化层，通过第四次构图工艺，在显示区域形成漏电极、源电极、数据线和TFT沟道图形，在数据线PAD区域形成数据连接线，且使漏电极与像素电极搭接，在栅线PAD区域暴露出栅连接线，在数据线PAD区域暴露出数据连接线。
本发明提出了一种TFT-LCD阵列基板结构及其制造方法，虽也是四次构图工艺，但与现有技术采用半色调或灰色调工艺的四次构图工艺不同。本发明首先通过第一次构图工艺形成栅线和栅电极图形，通过第二次构图工艺形成有源层图形，通过第三次构图工艺形成像素电极，通过采用半色调或灰色调技术的第四次构图工艺形成源电极、漏电极、数据线图形以及TFT沟道。具体地，本发明采用半色调或灰色调是为了形成数据线PAD区域的结构，而TFT沟道则是采用常规的光刻和刻蚀工艺，因此可有效地减少采用半色调或灰色调技术的传统四次构图工艺中出现的像素不良，保证了TFT-LCD阵列基板结构的产品成品率和产品质量；同时，由于采用常规光刻工艺形成TFT沟道，因此显著提高了TFT沟道长度的均匀性，使TFT电学特性的均匀性得到有效保证。本发明TFT-LCD阵列基板结构制造方法工艺简单、稳定，容易实现工艺开发，降低了设备配置要求，不仅缩短了生产周期，而且降低了生产成本。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1a为本发明TFT-LCD阵列基板结构显示区域的平面图；
图1b为本发明TFT-LCD阵列基板结构第一实施例的结构示意图；
图1c为本发明TFT-LCD阵列基板结构第二实施例的结构示意图；
图2a为本发明第一实施例第一次构图工艺后的平面图；
图2b为图2a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图；
图3a为本发明第一实施例第二次构图工艺后的平面图；
图3b为图3a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图；
图4a为本发明第一实施例第三次构图工艺后的平面图；
图4b为图4a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图；
图5a为本发明第一实施例第四次构图工艺中第一次刻蚀后的截面图；
图5b为本发明第一实施例第四次构图工艺中第二次刻蚀后的截面图；
图5c为本发明第一实施例第四次构图工艺中第三次刻蚀后的截面图；
图5d为本发明第一实施例第四次构图工艺中第四次刻蚀后的截面图；
图6a为本发明第二实施例第一次构图工艺后的平面图；
图6b为图6a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图；
图7a为本发明第二实施例第二次构图工艺后的平面图；
图7b为图7a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图；
图8a为本发明第二实施例第三次构图工艺后的平面图；
图8b为图8a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图；
图9a为本发明第二实施例第四次构图工艺中第一次刻蚀后的截面图；
图9b为本发明第二实施例第四次构图工艺中第二次刻蚀后的截面图；
图9c为本发明第二实施例第四次构图工艺中第三次刻蚀后的截面图；
图9d为本发明第二实施例第四次构图工艺中第四次刻蚀后的截面图；
图10为本发明TFT-LCD阵列基板结构制造方法的流程图；
图11为本发明TFT-LCD阵列基板结构制造方法第一实施例的流程图；
图12为本发明TFT-LCD阵列基板结构制造方法第二实施例的流程图。
附图标记说明：
1-基板；        2a-栅电极；    2b-栅线；
2c-栅连接线；   3-栅绝缘层；   4-半导体层；
5-掺杂半导体层；6-像素电极；   7a-漏电极；
7b-源电极；     7c-数据线；    7d-数据连接线；
8-钝化层；      9-光刻胶。
具体实施方式
图1a为本发明TFT-LCD阵列基板结构显示区域的平面图。如图1a所示，TFT-LCD阵列基板结构包括在基板的显示区域形成的栅线2b和数据线7c，栅线2b和数据线7c限定了像素区域，并在交叉处形成TFT，TFT包括与栅线2b连接的栅电极2a、作为开关导电介质的半导体层4和形成TFT沟道的漏电极7a和源电极7b，源电极7b与数据线7c连接，像素电极6位于漏电极7a的下方并与漏电极7a搭接，半导体层位于栅线和栅电极上方的绝缘层上。此外，TFT-LCD阵列基板结构还包括在基板的栅线PAD区域形成的栅连接线和在数据线PAD区域形成的数据连接线。
图1b为本发明TFT-LCD阵列基板结构第一实施例的结构示意图，为图1a中A-A向截面图。如图1b所示，在基板的显示区域，栅电极2a形成在基板1上，栅绝缘层3形成在具有栅电极图案的整个基板1上，半导体层4和掺杂半导体层5依次形成在栅电极2a上，像素电极6形成在栅电极2a一侧的栅绝缘层3上，形成TFT沟道的漏电极7a和源电极7b形成在半导体层4和掺杂半导体层5上，且漏电极7a与像素电极6搭接，钝化层8形成在漏电极7a和源电极7b上。
图1c为本发明TFT-LCD阵列基板结构第二实施例的结构示意图，为图1a中A-A向截面图。如图1c所示，在基板的显示区域，栅电极2a形成在基板1上，栅绝缘层3、半导体层4和掺杂半导体层5依次形成在栅电极图案上，像素电极6形成在栅电极2a一侧的基板1上，形成TFT沟道的漏电极7a和源电极7b形成在半导体层4和掺杂半导体层5上，且漏电极7a与像素电极6搭接，钝化层8形成在漏电极7a和源电极7b上。
图2a～图9d为本发明TFT-LCD阵列基板结构的制造示意图，下面通过TFT-LCD阵列基板结构的二个制造工艺过程进一步说明本发明的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀等工艺。
第一实施例
图2a为本发明第一实施例第一次构图工艺后的平面图，图2b为图2a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图。采用溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积一层厚度为
Figure A20081010154500101
的栅金属层。栅金属层可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，栅金属层也可以由多层金属薄膜组成。通过第一次构图工艺对栅金属层进行刻蚀，在基板1上的显示区域形成栅电极2a和栅线2b图形，在基板1上的栅线PAD区域形成栅连接线2c图形，如图2a、图2b所示。
图3a为本发明第一实施例第二次构图工艺后的平面图，图3b为图3a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图。在完成栅电极和栅线图案的基板上通过等离子体增强化学气相沉积(简称PECVD)方法连续沉积厚度为
Figure A20081010154500102
的栅绝缘层3、厚度为的半导体层4和厚度为
Figure A20081010154500104
的掺杂半导体层(欧姆接触层)5，其中半导体层4和掺杂半导体层5组成有源层。栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，半导体层4(如非晶硅层)沉积对应的反应气体可为SiH4、H2的混合气体或SiH2Cl2、H2的混合气体，掺杂半导体层(如掺杂非晶硅层)5沉积对应的反应气体可为SiH4、H2、PH3的混合气体或SiH2Cl2、H2、PH3的混合气体。上述各层沉积完成后，通过第二次构图工艺对半导体层和掺杂半导体层进行刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域的半导体层和掺杂半导体层，在显示区域形成半导体层4和掺杂半导体层5图形，如图3a、图3b所示。本实施例中，半导体层和掺杂半导体层的刻蚀气体可选用SF6/Cl2、SF6/HCl等气体
图4a为本发明第一实施例第三次构图工艺后的平面图，图4b为图4a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图。在形成半导体层4和掺杂半导体层5图形后，通过溅射或热蒸发的方法，沉积厚度为
Figure A20081010154500111
的透明导电层，透明导电层一般为ITO或IZO。通过第三次构图工艺对透明导电层进行刻蚀，在像素区域形成像素电极6图形，本实施例中，像素电极6位于栅绝缘层3上，如图4a、图4b所示。
图5a～图5d分别为图1a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图，分别表示第四次构图工艺中每次刻蚀工艺后的状态。在形成像素电极6后，通过溅射或热蒸发的方法，沉积厚度为的源漏金属层，源漏金属层可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金。接着再通过PECVD方法沉积厚度为
Figure A20081010154500113
的钝化层8，钝化层8可采用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。钝化层8沉积后，涂敷一层光刻胶9，采用半色调或灰色调掩模板进行光刻工艺，其中在显示区域、栅线PAD区域和其他需要在栅金属层上开孔的区域是普通光刻，但在数据线PAD区域和其他需要在源漏金属层上开孔的区域为半色调或灰色调。
图5a为本发明第一实施例第四次构图工艺中第一次刻蚀后的截面图。首先进行第四次构图工艺中的第一次刻蚀工艺，在显示区域刻蚀掉暴露出来的钝化层8、源漏金属层和掺杂半导体层5，形成漏电极7a、源电极7b、数据线7c和TFT沟道图形，且源电极7b与数据线7c连接，漏电极7a与像素电极6搭接，在数据线PAD区域形成数据连接线图形。在栅线PAD区域刻蚀掉暴露出来的钝化层8和源漏金属层，虽然该区域的半导体层和掺杂半导体层已经在第二次构图工艺中刻蚀掉，但由于掺杂半导体层的刻蚀工艺对栅绝缘层有很好的选择比(一般大于5)，因此栅线PAD区域处暴露出来的栅绝缘层3得以保留。本实施例中，钝化层8的刻蚀气体可选用SF6/O2、Cl2/O2或CF4/O2等气体，源漏金属层的刻蚀气体可选Cl2/O2、HCl/O2或SF6/Cl2/O2等气体，掺杂半导体层5的刻蚀气体可选SF6/Cl2等。在数据线PAD区域，由于为半色调或灰色调使光刻胶9保留，因此不进行任何刻蚀，如图5a所示。
图5b为本发明第一实施例第四次构图工艺中第二次刻蚀后的截面图。之后进行第四次构图工艺中的第二次刻蚀工艺，即光刻胶9的灰化工艺，使数据线PAD区域处由部分曝光形成的光刻胶9被去除，暴露出其下面的钝化层8。由于灰化工艺对显示区域暴露的半导体层和栅线PAD区域暴露的栅绝缘层都有很好的选择比(一般大于10)，因此该过程中TFT沟道处的半导体层4和栅线PAD区域处的栅绝缘层3没有进行刻蚀，如图5b所示。本实施例中，灰化工艺的刻蚀气体可选O2、SF6/O2等。
图5c为本发明第一实施例第四次构图工艺中第三次刻蚀后的截面图。之后进行第四次构图工艺中的第三次刻蚀工艺，该过程中对显示区域不进行任何刻蚀，对栅线PAD区域处进行栅绝缘层3的刻蚀，露出栅连接线2c，对数据线PAD区域处进行钝化层8的刻蚀，露出数据连接线7d，如图5c所示。本实施例中，刻蚀气体可选SF6/O2、Cl2/O2或CF4/O2等气体，由于钝化层的刻蚀工艺对显示区域暴露的半导体层有很好的选择比(一般大于5)，因此本次刻蚀工艺中TFT沟道处的半导体层得以保留。
图5d为本发明第一实施例第四次构图工艺中第四次刻蚀后的截面图。最后进行第四次构图工艺中的第四次刻蚀工艺，通过光刻胶剥离工艺剥离剩余的光刻胶，完成第四次构图工艺，如图5d所示。
图6a为本发明第二实施例第一次构图工艺后的平面图，图6b为图6a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图。采用溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积一层厚度为
Figure A20081010154500131
Figure A20081010154500132
的栅金属层。栅金属层可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，栅金属层也可以由多层金属薄膜组成。通过第一次构图工艺对栅金属层进行刻蚀，在基板1上的显示区域形成栅电极2a和栅线2b图形，在基板1上的栅线PAD区域形成栅连接线2c图形，如图6a、图6b所示。
图7a为本发明第二实施例第二次构图工艺后的平面图，图7b为图7a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图。在完成栅电极和栅线图案的基板上通过等离子体增强化学气相沉积(简称PECVD)方法连续沉积厚度为
Figure A20081010154500133
的栅绝缘层3、厚度为
Figure A20081010154500134
的半导体层4和厚度为
Figure A20081010154500135
的掺杂半导体层(欧姆接触层)5，其中半导体层4和掺杂半导体层5组成有源层。栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，半导体层4(如非晶硅层)对应的反应气体可为SiH4、H2的混合气体或SiH2Cl2、H2的混合气体，掺杂半导体层(如掺杂非晶硅层)5对应的反应气体可为SiH4、H2、PH3的混合气体或SiH2Cl2、H2、PH3的混合气体。上述各层沉积完成后，通过第二次构图工艺对掺杂半导体层、半导体层和栅绝缘层进行刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域掺杂半导体层、半导体层和栅绝缘层，在显示区域形成半导体层4、掺杂半导体层5和栅绝缘层3图形，如图7a、图7b所示。本实施例中，半导体层4和掺杂半导体层5的刻蚀气体可选用SF6/Cl2、SF6/HCl等气体，栅绝缘层3的刻蚀气体可选用SF6/O2、Cl2/O2等气体。
图8a为本发明第二实施例第三次构图工艺后的平面图，图8b为图8a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图。在形成半导体层4、掺杂半导体层5和栅绝缘层3图形后，通过溅射或热蒸发的方法，沉积厚度为
Figure A20081010154500141
的透明导电层，透明导电层一般为ITO或IZO。通过第三次构图工艺对透明导电层进行刻蚀，在像素区域形成像素电极6图形，本实施例中，像素电极6位于基板1上，如图8a、图8b所示。
图9a～图9d分别为图1a所对应结构中显示区域、栅线PAD区域和数据线PAD区域的截面图，分别表示第四次构图工艺中每次刻蚀工艺后的状态。在形成像素电极6后，通过溅射或热蒸发的方法，沉积厚度为
Figure A20081010154500142
的源漏金属层，源漏金属层可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金。接着再通过PECVD方法沉积厚度为
Figure A20081010154500143
的钝化层8，钝化层8可采用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。钝化层8沉积后，涂敷一层光刻胶9，采用半色调或灰色调掩模板进行光刻工艺，其中在显示区域、栅线PAD区域和其他需要在栅金属层上开孔的区域是普通光刻，但在数据线PAD区域和其他需要在源漏金属层上开孔的区域为半色调或灰色调。
图9a为本发明第二实施例第四次构图工艺中第一次刻蚀后的截面图。首先进行第四次构图工艺中的第一次刻蚀工艺，在显示区域刻蚀掉暴露出来的钝化层8、源漏金属层和掺杂半导体层5，形成漏电极7a、源电极7b、数据线7c和TFT沟道图形，且源电极7b与数据线7c连接，漏电极7a与像素电极6搭接，在数据线PAD区域形成数据连接线图形。在栅线PAD区域刻蚀掉暴露出来的钝化层8和源漏金属层，暴露出栅连接线2c。在数据线PAD区域，由于为半色调或灰色调使光刻胶9保留，因此不进行任何刻蚀，如图9a所示。本实施例中，钝化层8的刻蚀气体可选用SF6/O2、Cl2/O2或CF4/O2等气体，源漏金属层的刻蚀气体可选Cl2/O2、HCl/O2或SF6/Cl2/O2等气体，掺杂半导体层5的刻蚀气体可选SF6/Cl2等。
图9b为本发明第二实施例第四次构图工艺中第二次刻蚀后的截面图。之后进行第四次构图工艺中的第二次刻蚀工艺，即光刻胶9的灰化工艺，使数据线PAD区域处由部分曝光形成的光刻胶9被去除，暴露出其下面的钝化层8。由于灰化工艺对显示区域暴露的半导体层有很好的选择比(一般大于10)，因此该过程中TFT沟道处的半导体层4没有进行刻蚀，如图9b所示。本实施例中，灰化工艺的刻蚀气体可选O2、SF6/O2等。
图9c为本发明第二实施例第四次构图工艺中第三次刻蚀后的截面图。之后进行第四次构图工艺中的第三次刻蚀工艺，该过程中对显示区域和栅线PAD区域不进行任何刻蚀，对数据线PAD区域处进行钝化层8的刻蚀，露出数据连接线7d，如图9c所示。本实施例中，刻蚀气体可选SF6/O2、Cl2/O2或CF4/O2等气体，由于钝化层的刻蚀工艺对半导体层和栅金属层有很好的选择比(一般大于5)，因此本次刻蚀工艺中TFT沟道处的半导体层和栅线PAD区域的栅金属层得以保留。
图9d为本发明第二实施例第四次构图工艺中第四次刻蚀后的截面图。最后进行第四次构图工艺中的第四次刻蚀工艺，通过光刻胶剥离工艺剥离剩余的光刻胶，完成第四次构图工艺，如图9d所示。
在前述实施例中的栅线PAD区域/数据线PAD区域是指栅线/数据线的引线部分，实际上是一些将栅线/数据线暴露出来的过孔，其作用是通过这些过孔将外部的输入信号加载到每一条栅线/数据线上。需要说明的是，本发明栅线PAD区域不仅指栅线一侧用来进行PCB、TCP或COF粘贴的图形，也可代表那些需要在栅金属层上开孔的其他图形，同理，本发明数据线PAD区域不仅指数据线一侧用来进行PCB、TCP或COF粘贴的图形，也可代表那些需要在源漏金属层上开孔的其他图形。
由上述本发明TFT-LCD阵列基板结构的制造过程可以看出，本发明虽仍为四次构图工艺，但与现有技术采用半色调或灰色调工艺的四次构图工艺不同，本发明首先通过第一次构图工艺形成栅线和栅电极图形，通过第二次构图工艺形成有源层图形，通过第三次构图工艺形成像素电极，通过采用半色调或灰色调技术的第四次构图工艺形成源电极、漏电极、数据线图形以及TFT沟道。由此可见，与现有技术采用半色调或灰色调工艺的四次构图工艺相比，本发明采用半色调或灰色调是为了形成数据线PAD区域的结构，而TFT沟道则是采用常规的光刻和刻蚀工艺。具体地说，在现有技术四次构图工艺中，TFT沟道是在第二次构图工艺中采用半色调或灰色调工艺形成，由于带有狭缝结构掩模板的制作精度有一定的局限性，导致不同区域的透过率有一定差别，影响光刻胶的均匀性，在后续的多步刻蚀工艺(半导体层刻蚀→灰化→干法刻蚀→掺杂半导体层刻蚀)中会导致TFT沟道区域发生由半色调或灰色调工艺带来的各种不良。例如，若TFT沟道区域处没有光刻胶，则容易发生TFT沟道断开(Channel Open)不良，若TFT沟道区域处的光刻胶偏厚，则容易发生TFT沟道桥连(Channel Bridge)不良。在本发明技术方案中，尽管数据线PAD区域的形成是由半色调或灰色调工艺完成，但由于数据线PAD区域的宽度一般为15μm左右，远大于5μm左右TFT沟道的长度，因此半色调或灰色调工艺的控制和实现将更容易。本发明虽然采用了半色调或灰色调工艺，但TFT沟道仍然由常规的曝光和刻蚀工艺形成，因此可有效地减少传统采用半色调或灰色调技术的四次构图工艺中出现的像素不良，保证了TFT-LCD阵列基板结构的产品成品率和产品质量；同时，由于采用常规光刻工艺形成TFT沟道，因此显著提高了TFT沟道长度的均匀性，使TFT电学特性的均匀性得到有效保证。
图10为本发明TFT-LCD阵列基板结构制造方法的流程图，具体为：
步骤1、在基板上沉积栅金属层，通过第一次构图工艺在显示区域形成栅电极和栅线图形，在栅线PAD区域形成栅连接线图形；
步骤2、在完成步骤1的基板上连续沉积栅绝缘层、半导体层和掺杂半导体层，通过第二次构图工艺在显示区域的栅线和栅电极上形成栅绝缘层、半导体层和掺杂半导体层图形；
步骤3、在完成步骤2的基板上沉积透明导电层，通过第三次构图工艺形成像素电极图形；
步骤4、在完成步骤3的基板上连续沉积源漏金属层和钝化层，通过第四次构图工艺，在显示区域形成漏电极、源电极、数据线和TFT沟道图形，在数据线PAD区域形成数据连接线，且使漏电极与像素电极搭接，在栅线PAD区域暴露出栅连接线，在数据线PAD区域暴露出数据连接线。
本发明提供了一种TFT-LCD阵列基板结构制造方法，虽仍为四次构图工艺，但与现有技术采用半色调或灰色调工艺的四次构图工艺不同。本发明首先通过第一次构图工艺形成栅线和栅电极图形，通过第二次构图工艺形成有源层图形，通过第三次构图工艺形成像素电极，通过采用半色调或灰色调技术的第四次构图工艺形成源电极、漏电极、数据线图形以及TFT沟道。
图11为本发明TFT-LCD阵列基板结构制造方法第一实施例的流程图，具体为：
步骤11、在基板上沉积栅金属层，通过第一次构图工艺在显示区域形成栅电极和栅线图形，在栅线PAD区域形成栅连接线图形；
步骤12、在完成步骤1的基板上连续沉积栅绝缘层、半导体层和掺杂半导体层，通过第二次构图工艺对掺杂半导体层和半导体层进行刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域的半导体层和掺杂半导体层，在显示区域的栅线和栅电极上的栅绝缘层上形成形成半导体层和掺杂半导体层图形；
步骤13、在完成步骤12的基板上沉积透明导电层，通过第三次构图工艺形成位于栅绝缘层上的像素电极图形；
步骤14、在完成步骤13的基板上连续沉积源漏金属层和钝化层；
步骤15、在完成步骤14的基板上涂敷一层光刻胶，采用半色调或灰色调掩模板使位于显示区域和栅线PAD区域的光刻胶完全曝光，位于数据线PAD区域的光刻胶部分曝光，进行显影处理；
步骤16、刻蚀掉暴露出来的钝化层、源漏金属层和掺杂半导体层，在显示区域形成漏电极、源电极、数据线和TFT沟道图形，且漏电极与像素电极搭接；在数据线PAD区域形成数据连接线图形；在栅线PAD区域刻蚀掉暴露出来的钝化层和源漏金属层，暴露出栅绝缘层；
步骤17、通过光刻胶灰化工艺去除数据线PAD区域的光刻胶，暴露出钝化层；
步骤18、刻蚀栅线PAD区域的栅绝缘层，露出栅连接线，刻蚀数据线PAD区域的钝化层，露出数据连接线；
步骤19、通过光刻胶剥离工艺剥离剩余的光刻胶。
具体地，采用溅射或热蒸发的方法，在基板(如玻璃基板或石英基板)上沉积一层厚度为
Figure A20081010154500181
的栅金属层。栅金属层可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，栅金属层也可以由多层金属薄膜组成。通过第一次构图工艺对栅金属层进行刻蚀，在基板上的显示区域形成栅电极和栅线图形，在基板上的栅线PAD区域形成栅连接线图形。
在完成栅电极和栅线图案的基板上通过PECVD方法连续沉积厚度为
Figure A20081010154500182
的栅绝缘层、厚度为
Figure A20081010154500183
的半导体层和厚度为的掺杂半导体层(欧姆接触层)，其中半导体层和掺杂半导体层组成有源层。栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，半导体层(如非晶硅层)对应的反应气体可为SiH4、H2的混合气体或SiH2Cl2、H2的混合气体，掺杂半导体层(如掺杂非晶硅层)对应的反应气体可为SiH4、H2、PH3的混合气体或SiH2Cl2、H2、PH3的混合气体。上述各层沉积完成后，通过第二次构图工艺对半导体层和掺杂半导体层进行刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域的半导体层和掺杂半导体层，在显示区域形成半导体层和掺杂半导体层图形。本实施例中，半导体层和掺杂半导体层的刻蚀气体可选用SF6/Cl2、SF6/HCl等气体。
在形成半导体层和掺杂半导体层图形后，通过溅射或热蒸发的方法，沉积厚度为
Figure A20081010154500185
的透明导电层，透明导电层一般为ITO或IZO。通过第三次构图工艺对透明导电层进行刻蚀，在像素区域形成像素电极图形，像素电极位于栅绝缘层上。
在形成像素电极后，通过溅射或热蒸发的方法，沉积厚度为
Figure A20081010154500191
的源漏金属层，源漏金属层可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金。接着再通过PECVD方法沉积厚度为
Figure A20081010154500192
的钝化层，钝化层可采用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。钝化层沉积后，涂敷一层光刻胶，采用半色调或灰色调掩模板进行光刻工艺，其中在显示区域、栅线PAD区域和其他需要在栅金属层上开孔的区域是普通光刻，但在数据线PAD区域和其他需要在源漏金属层上开孔的区域为半色调或灰色调。
首先进行第四次构图工艺中的第一次刻蚀工艺，在显示区域刻蚀掉暴露出来的钝化层、源漏金属层和掺杂半导体层，形成漏电极、源电极、数据线和TFT沟道图形，且源电极与数据线连接，漏电极与像素电极搭接，在数据线PAD区域形成数据连接线图形。在栅线PAD区域刻蚀掉暴露出来的钝化层和源漏金属层，虽然该区域的半导体层和掺杂半导体层已经在第二次构图工艺中刻蚀掉，但由于掺杂半导体层的刻蚀工艺对栅绝缘层有很好的选择比(一般大于5)，因此栅线PAD区域处暴露出来的栅绝缘层得以保留。本实施例中，钝化层的刻蚀气体可选用SF6/O2、Cl2/O2或CF4/O2等气体，源漏金属层的刻蚀气体可选Cl2/O2、HCl/O2或SF6/Cl2/O2等气体，掺杂半导体层的刻蚀气体可选SF6/Cl2等。在数据线PAD区域，由于为半色调或灰色调使光刻胶保留，因此不进行任何刻蚀。
之后进行第四次构图工艺中的第二次刻蚀工艺，即光刻胶的灰化工艺，使数据线PAD区域处由部分曝光形成的光刻胶被去除，暴露出其下面的钝化层。由于灰化工艺对显示区域暴露的半导体层和栅线PAD区域暴露的栅绝缘层都有很好的选择比(一般大于10)，因此该过程中TFT沟道处的半导体层和栅线PAD区域处的栅绝缘层没有进行刻蚀。本实施例中，灰化工艺的刻蚀气体可选O2、SF6/O2等。
之后进行第四次构图工艺中的第三次刻蚀工艺，该过程中对显示区域不进行任何刻蚀，对栅线PAD区域处进行栅绝缘层的刻蚀，露出栅连接线，对数据线PAD区域处进行钝化层的刻蚀，露出数据连接线。本实施例中，刻蚀气体可选SF6/O2、Cl2/O2和CF4/O2等气体，由于钝化层的刻蚀工艺对显示区域暴露的半导体层有很好的选择比(一般大于5)，因此本次刻蚀工艺中TFT沟道处的半导体层得以保留。
最后进行第四次构图工艺中的第四次刻蚀工艺，通过光刻胶剥离工艺剥离剩余的光刻胶，完成第四次构图工艺。
图12为本发明TFT-LCD阵列基板结构制造方法第二实施例的流程图，具体为：
步骤21、在基板上沉积栅金属层，通过第一次构图工艺在显示区域形成栅电极和栅线图形，在栅线PAD区域形成栅连接线图形；
步骤22、在完成步骤21的基板上连续沉积栅绝缘层、半导体层和掺杂半导体层，通过第二次构图工艺对掺杂半导体层、半导体层和栅绝缘层进行刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域的掺杂半导体层、半导体层和栅绝缘层，在显示区域的栅线和栅电极上形成半导体层、掺杂半导体层和栅绝缘层图形；
步骤23、在完成步骤22的基板上沉积透明导电层，通过第三次构图工艺形成位于基板上的像素电极图形；
步骤24、在完成步骤23的基板上连续沉积源漏金属层和钝化层；
步骤25、在完成步骤24的基板上涂敷一层光刻胶，采用半色调或灰色调掩模板使位于显示区域和栅线PAD区域的光刻胶完全曝光，位于数据线PAD区域的光刻胶部分曝光，进行显影处理；
步骤26、刻蚀掉暴露出来的钝化层、源漏金属层和掺杂半导体层，在显示区域形成漏电极、源电极、数据线和TFT沟道图形，且漏电极与像素电极搭接；在数据线PAD区域形成数据连接线图形；在栅线PAD区域刻蚀掉暴露出来的钝化层和源漏金属层，暴露出栅连接线；
步骤27、通过光刻胶灰化工艺去除数据线PAD区域的光刻胶，暴露出钝化层；
步骤28、刻蚀数据线PAD区域的钝化层，露出数据连接线；
步骤29、通过光刻胶剥离工艺剥离剩余的光刻胶。
具体地，采用溅射或热蒸发的方法，在基板(如玻璃基板或石英基板)上沉积一层厚度为
Figure A20081010154500211
的栅金属层。栅金属层可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，栅金属层也可以由多层金属薄膜组成。通过第一次构图工艺对栅金属层进行刻蚀，在基板上的显示区域形成栅电极和栅线图形，在基板上的栅线PAD区域形成栅连接线图形。
在完成栅电极和栅线图案的基板上通过等离子体增强化学气相沉积(简称PECVD)方法连续沉积厚度为的栅绝缘层、厚度为
Figure A20081010154500213
的半导体层和厚度为的掺杂半导体层(欧姆接触层)，其中半导体层和掺杂半导体层组成有源层。栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，半导体层(如非晶硅层)对应的反应气体可为SiH4、H2的混合气体或SiH2Cl2、H2的混合气体，掺杂半导体层(如掺杂非晶硅层)对应的反应气体可为SiH4、H2、PH3的混合气体或SiH2Cl2、H2、PH3的混合气体。上述各层沉积完成后，通过第二次构图工艺对掺杂半导体层、半导体层和栅绝缘层进行刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域掺杂半导体层、半导体层和栅绝缘层，在显示区域形成半导体层、掺杂半导体层和栅绝缘层图形。本实施例中，半导体层和掺杂半导体层的刻蚀气体可选用SF6/Cl2、SF6/HCl等气体，栅绝缘层的刻蚀气体可选用SF6/O2、Cl2/O2等气体。
在形成半导体层、掺杂半导体层和栅绝缘层图形后，通过溅射或热蒸发的方法，沉积厚度为的透明导电层，透明导电层一般为ITO或IZO。通过第三次构图工艺对透明导电层进行刻蚀，在像素区域形成像素电极图形，像素电极位于基板上。
在形成像素电极后，通过溅射或热蒸发的方法，沉积厚度为
Figure A20081010154500221
的源漏金属层，源漏金属层可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金。接着再通过PECVD方法沉积厚度为
Figure A20081010154500222
的钝化层，钝化层可采用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。钝化层沉积后，涂敷一层光刻胶，采用半色调或灰色调掩模板进行光刻工艺，其中在显示区域、栅线PAD区域和其他需要在栅金属层上开孔的区域是普通光刻，但在数据线PAD区域和其他需要在源漏金属层上开孔的区域为半色调或灰色调。
首先进行第四次构图工艺中的第一次刻蚀工艺，在显示区域刻蚀掉暴露出来的钝化层、源漏金属层和掺杂半导体层，形成漏电极、源电极、数据线和TFT沟道图形，且源电极与数据线连接，漏电极与像素电极搭接，在数据线PAD区域形成数据连接线图形。在栅线PAD区域刻蚀掉暴露出来的钝化层和源漏金属层，暴露出栅连接线。在数据线PAD区域，由于为半色调或灰色调使光刻胶保留，因此不进行任何刻蚀。本实施例中，钝化层的刻蚀气体可选用SF6/O2、Cl2/O2或CF4/O2等气体，源漏金属层的刻蚀气体可选Cl2/O2、HCl/O2或SF6/Cl2/O2等气体，掺杂半导体层的刻蚀气体可选SF6/Cl2等。
之后进行第四次构图工艺中的第二次刻蚀工艺，即光刻胶的灰化工艺，使数据线PAD区域处由部分曝光形成的光刻胶被去除，暴露出其下面的钝化层。由于灰化工艺对显示区域暴露的半导体层有很好的选择比(一般大于10)，因此该过程中TFT沟道处的半导体层没有进行刻蚀。本实施例中，灰化工艺的刻蚀气体可选O2、SF6/O2等。
之后进行第四次构图工艺中的第三次刻蚀工艺，该过程中对显示区域和栅线PAD区域不进行任何刻蚀，对数据线PAD区域处进行钝化层的刻蚀，露出数据连接线。本实施例中，刻蚀气体可选SF6/O2、Cl2/O2或CF4/O2等气体，由于钝化层的刻蚀工艺对半导体层和栅金属层有很好的选择比(一般大于5)，因此本次刻蚀工艺中TFT沟道处的半导体层和栅线PAD区域的栅金属层得以保留。
最后进行第四次构图工艺中的第四次刻蚀工艺，通过光刻胶剥离工艺剥离剩余的光刻胶，完成第四次构图工艺。
从上述技术方案可以看出，本发明TFT-LCD阵列基板结构制造方法与现有技术采用半色调或灰色调工艺的四次构图工艺相比，本发明采用半色调或灰色调是为了形成数据线PAD区域的结构，而TFT沟道则是采用常规的光刻和刻蚀工艺。尽管数据线PAD区域的形成是由半色调或灰色调工艺完成，但由于数据线PAD区域的宽度一般为15μm左右，远大于5μm左右TFT沟道的长度，因此半色调或灰色调工艺的控制和实现将更容易。本发明虽然采用了半色调或灰色调工艺，但TFT沟道仍然由常规的曝光和刻蚀工艺形成，因此可有效地减少传统采用半色调或灰色调技术的四次构图工艺中出现的像素不良，保证了TFT-LCD阵列基板结构的产品成品率和产品质量；同时，由于采用常规光刻工艺形成TFT沟道，因此显著提高了TFT沟道长度的均匀性，使TFT电学特性的均匀性得到有效保证。本发明TFT-LCD阵列基板结构制造方法工艺简单、稳定，容易实现工艺开发，降低了设备配置要求，不仅缩短了生产周期，而且降低了生产成本。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (10)

1.一种TFT-LCD阵列基板结构，包括在基板的显示区域形成的栅线和数据线，以及在基板的PAD区域形成的栅连接线和数据连接线，所述栅线和数据线的交叉处形成薄膜晶体管，所述薄膜晶体管包括栅电极、栅绝缘层、半导体层、掺杂半导体层、源电极、漏电极和钝化层，其特征在于，还包括位于所述漏电极下方且与所述漏电极搭接的像素电极，所述半导体层位于所述栅线和栅电极上方的绝缘层上。
2.根据权利要求1所述的TFT-LCD阵列基板结构，其特征在于，所述像素电极位于所述栅绝缘层上。
3.根据权利要求1所述的TFT-LCD阵列基板结构，其特征在于，所述像素电极位于所述基板上。
4.一种TFT-LCD阵列基板结构制造方法，其特征在于，包括：
步骤1、在基板上沉积栅金属层，通过第一次构图工艺在显示区域形成栅电极和栅线图形，在栅线PAD区域形成栅连接线图形；
步骤2、在完成步骤1的基板上连续沉积栅绝缘层、半导体层和掺杂半导体层，通过第二次构图工艺在显示区域的栅线和栅电极上形成栅绝缘层、半导体层和掺杂半导体层图形；
步骤3、在完成步骤2的基板上沉积透明导电层，通过第三次构图工艺形成像素电极图形；
步骤4、在完成步骤3的基板上连续沉积源漏金属层和钝化层，通过第四次构图工艺，在显示区域形成漏电极、源电极、数据线和TFT沟道图形，在数据线PAD区域形成数据连接线，且使漏电极与像素电极搭接，在栅线PAD区域暴露出栅连接线，在数据线PAD区域暴露出数据连接线。
5.根据权利要求4所述的TFT-LCD阵列基板结构制造方法，其特征在于，所述步骤2具体为：
步骤211、在完成步骤1的基板上连续沉积栅绝缘层、半导体层和掺杂半导体层；
步骤212、通过第二次构图工艺对掺杂半导体层和半导体层进行刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域的半导体层和掺杂半导体层，在显示区域的栅线和栅电极上的栅绝缘层上形成半导体层和掺杂半导体层图形。
6.根据权利要求5所述的TFT-LCD阵列基板结构制造方法，其特征在于，所述步骤3具体为：
步骤311、在完成步骤2的基板上沉积透明导电层；
步骤312、通过第三次构图工艺形成位于栅绝缘层上的像素电极图形。
7.根据权利要求6所述的TFT-LCD阵列基板结构制造方法，其特征在于，所述步骤4具体为：
步骤411、在完成步骤3的基板上连续沉积源漏金属层和钝化层；
步骤412、在完成步骤411的基板上涂敷一层光刻胶；
步骤413、采用半色调或灰色调掩模板使位于显示区域和栅线PAD区域的光刻胶完全曝光，位于数据线PAD区域的光刻胶部分曝光，进行显影处理；
步骤414、刻蚀掉暴露出来的钝化层、源漏金属层和掺杂半导体层，在显示区域形成漏电极、源电极、数据线和TFT沟道图形，且漏电极与像素电极搭接；在数据线PAD区域形成数据连接线图形；在栅线PAD区域刻蚀掉暴露出来的钝化层和源漏金属层，暴露出栅绝缘层；
步骤415、通过光刻胶灰化工艺去除数据线PAD区域的光刻胶，暴露出钝化层；
步骤416、刻蚀栅线PAD区域的栅绝缘层，露出栅连接线，刻蚀数据线PAD区域的钝化层，露出数据连接线；
步骤417、通过光刻胶剥离工艺剥离剩余的光刻胶。
8.根据权利要求4所述的TFT-LCD阵列基板结构制造方法，其特征在于，所述步骤2具体为：
步骤221、在完成步骤1的基板上连续沉积栅绝缘层、半导体层和掺杂半导体层；
步骤222、通过第二次构图工艺对掺杂半导体层、半导体层和栅绝缘层进行刻蚀，完全刻蚀掉栅线PAD区域和数据线PAD区域的掺杂半导体层、半导体层和栅绝缘层，在显示区域的栅线和栅电极上形成半导体层、掺杂半导体层和栅绝缘层图形。
9.根据权利要求8所述的TFT-LCD阵列基板结构制造方法，其特征在于，所述步骤3具体为：
步骤321、在完成步骤2的基板上沉积透明导电层；
步骤322、通过第三次构图工艺形成位于基板上的像素电极图形。
10.根据权利要求9所述的TFT-LCD阵列基板结构制造方法，其特征在于，所述步骤4具体为：
步骤421、在完成步骤3的基板上连续沉积源漏金属层和钝化层；
步骤422、在完成步骤421的基板上涂敷一层光刻胶；
步骤423、采用半色调或灰色调掩模板使位于显示区域和栅线PAD区域的光刻胶完全曝光，位于数据线PAD区域的光刻胶部分曝光，进行显影处理；
步骤424、刻蚀掉暴露出来的钝化层、源漏金属层和掺杂半导体层，在显示区域形成漏电极、源电极、数据线和TFT沟道图形，且漏电极与像素电极搭接；在数据线PAD区域形成数据连接线图形；在栅线PAD区域刻蚀掉暴露出来的钝化层和源漏金属层，暴露出栅连接线；
步骤425、通过光刻胶灰化工艺去除数据线PAD区域的光刻胶，暴露出钝化层；
步骤426、刻蚀数据线PAD区域的钝化层，露出数据连接线；
步骤427、通过光刻胶剥离工艺剥离剩余的光刻胶。
CN2008101015456A 2008-03-07 2008-03-07 Tft-lcd阵列基板制造方法 Active CN101526707B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008101015456A CN101526707B (zh) 2008-03-07 2008-03-07 Tft-lcd阵列基板制造方法
US12/270,206 US7948570B2 (en) 2008-03-07 2008-11-13 Thin film transistor array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101015456A CN101526707B (zh) 2008-03-07 2008-03-07 Tft-lcd阵列基板制造方法

Publications (2)

Publication Number Publication Date
CN101526707A true CN101526707A (zh) 2009-09-09
CN101526707B CN101526707B (zh) 2011-10-12

Family

ID=41053223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101015456A Active CN101526707B (zh) 2008-03-07 2008-03-07 Tft-lcd阵列基板制造方法

Country Status (2)

Country Link
US (1) US7948570B2 (zh)
CN (1) CN101526707B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629582A (zh) * 2011-10-19 2012-08-08 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示器件
CN102023432B (zh) * 2009-09-18 2012-08-15 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN102637648A (zh) * 2011-07-15 2012-08-15 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN102033345B (zh) * 2009-09-30 2014-01-15 北京京东方光电科技有限公司 液晶显示器及阵列基板的制造方法
CN104576526A (zh) * 2013-12-19 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
CN106328715A (zh) * 2016-08-17 2017-01-11 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN110098259A (zh) * 2019-04-10 2019-08-06 深圳市华星光电技术有限公司 非晶硅薄膜晶体管及其制作方法
CN110161799A (zh) * 2018-02-11 2019-08-23 京东方科技集团股份有限公司 一种相移掩模板、阵列基板、其制备方法及显示装置
CN111679474A (zh) * 2020-06-15 2020-09-18 深圳市华星光电半导体显示技术有限公司 像素设计方法、装置及电子设备
CN113594185A (zh) * 2021-07-29 2021-11-02 北海惠科光电技术有限公司 阵列基板的制作方法及阵列基板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034751B (zh) * 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102693938B (zh) * 2011-04-15 2014-06-18 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN102629575B (zh) * 2011-08-23 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN102655116B (zh) * 2011-09-28 2014-03-26 京东方科技集团股份有限公司 阵列基板的制造方法
CN102655117B (zh) * 2011-11-09 2014-07-02 京东方科技集团股份有限公司 阵列基板及制造方法、显示装置
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
TWI483036B (zh) 2012-11-19 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
CN103296033B (zh) * 2013-05-28 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN104375732B (zh) * 2014-11-28 2018-09-14 京东方科技集团股份有限公司 内嵌式触控模组、驱动方法、触控显示面板和显示装置
CN104461142B (zh) 2014-12-10 2017-06-30 京东方科技集团股份有限公司 触控显示基板及其制备方法、触控显示装置
KR102297760B1 (ko) * 2014-12-31 2021-09-03 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 액정표시장치
CN104678671B (zh) * 2015-03-30 2018-12-21 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN106057736B (zh) * 2016-08-02 2022-12-27 信利半导体有限公司 一种tft基板的制备方法及tft基板
EP4104013A4 (en) * 2020-03-24 2023-07-05 BOE Technology Group Co., Ltd. MATRIX SUBSTRATE, DISPLAY APPARATUS, AND METHOD OF MAKING MATRIX SUBSTRATE

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
CN1272664C (zh) 2003-12-03 2006-08-30 吉林北方彩晶数码电子有限公司 薄膜晶体管液晶显示器制造方法
KR100983716B1 (ko) 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023432B (zh) * 2009-09-18 2012-08-15 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN102033345B (zh) * 2009-09-30 2014-01-15 北京京东方光电科技有限公司 液晶显示器及阵列基板的制造方法
CN102637648A (zh) * 2011-07-15 2012-08-15 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN102637648B (zh) * 2011-07-15 2014-03-05 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN102629582A (zh) * 2011-10-19 2012-08-08 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示器件
CN102629582B (zh) * 2011-10-19 2014-04-02 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示器件
CN104576526B (zh) * 2013-12-19 2018-07-17 北京京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
CN104576526A (zh) * 2013-12-19 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
CN106328715A (zh) * 2016-08-17 2017-01-11 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN106328715B (zh) * 2016-08-17 2019-02-01 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN110161799A (zh) * 2018-02-11 2019-08-23 京东方科技集团股份有限公司 一种相移掩模板、阵列基板、其制备方法及显示装置
CN110098259A (zh) * 2019-04-10 2019-08-06 深圳市华星光电技术有限公司 非晶硅薄膜晶体管及其制作方法
US11387370B2 (en) 2019-04-10 2022-07-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Amorphous silicon thin film transistor and method for manufacturing the same
CN111679474A (zh) * 2020-06-15 2020-09-18 深圳市华星光电半导体显示技术有限公司 像素设计方法、装置及电子设备
US11880641B2 (en) 2020-06-15 2024-01-23 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel design method, pixel design device, and electronic equipment
CN113594185A (zh) * 2021-07-29 2021-11-02 北海惠科光电技术有限公司 阵列基板的制作方法及阵列基板

Also Published As

Publication number Publication date
US7948570B2 (en) 2011-05-24
CN101526707B (zh) 2011-10-12
US20090225249A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
CN101526707B (zh) Tft-lcd阵列基板制造方法
CN101656232B (zh) 薄膜晶体管阵列基板制造方法
CN102034750B (zh) 阵列基板及其制造方法
CN100385671C (zh) 薄膜晶体管阵列基板及其制造方法
CN101685229B (zh) 液晶显示器阵列基板的制造方法
CN100454558C (zh) 一种tft矩阵结构及其制造方法
CN101957526B (zh) Tft-lcd阵列基板及其制造方法
CN100466266C (zh) 一种tft lcd阵列基板及制造方法
JP2007294970A (ja) Ｔｆｔ−ｌｃｄアレー基板及びその製造方法
CN101520580B (zh) Tft-lcd阵列基板结构及其制造方法
CN102023429A (zh) Tft-lcd阵列基板及其制造和断线修复方法
CN101494201B (zh) 薄膜晶体管液晶显示器阵列基板结构及其制造方法
CN104102059A (zh) Tft阵列基板及其制造方法
US9372378B2 (en) TFT-LCD array substrate and method of manufacturing the same
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
CN101661941B (zh) Tft-lcd阵列基板结构及其制备方法
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
CN101013709A (zh) 一种tft阵列结构及其制作方法
CN103227147A (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN101393363B (zh) Ffs型tft-lcd阵列基板结构及其制造方法
CN100481496C (zh) 液晶显示器及其薄膜晶体管阵列面板
CN101770124A (zh) Tft-lcd阵列基板及其制造方法
CN101452163B (zh) Tft-lcd阵列基板结构及其制造方法
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN101995711B (zh) Tft-lcd阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20141211

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20141211

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141211

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201201

Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road

Patentee after: Gaochuang (Suzhou) Electronics Co.,Ltd.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.