CN103137558B - 一种tn型阵列基板及其制作方法、显示装置 - Google Patents

一种tn型阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN103137558B
CN103137558B CN201310047920.4A CN201310047920A CN103137558B CN 103137558 B CN103137558 B CN 103137558B CN 201310047920 A CN201310047920 A CN 201310047920A CN 103137558 B CN103137558 B CN 103137558B
Authority
CN
China
Prior art keywords
metal level
layer
photoresist
transparency conducting
conducting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310047920.4A
Other languages
English (en)
Other versions
CN103137558A (zh
Inventor
吴松
包杰琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310047920.4A priority Critical patent/CN103137558B/zh
Priority to PCT/CN2013/074799 priority patent/WO2014121562A1/zh
Priority to US14/368,614 priority patent/US9620535B2/en
Publication of CN103137558A publication Critical patent/CN103137558A/zh
Application granted granted Critical
Publication of CN103137558B publication Critical patent/CN103137558B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种TN型阵列基板及其制作方法、显示装置，涉及显示技术领域，解决了现有技术中制作阵列基板曝光次数多、生产周期长、成本高的问题。一种TN型阵列基板的制作方法，包括：在基板上形成第一金属层、栅绝缘层、有源层、第二金属层以及透明导电层的步骤，其中，所述第一金属层包括栅极，所述第二金属层包括数据线，所述透明导电层包括：像素电极；其中，形成所述第二金属层和所述透明导电层具体包括：在基板上依次形成透明导电薄膜和金属薄膜；利用一次构图工艺，形成TFT沟道区、透明导电层和第二金属层。本发明适用于显示装置的制造领域。

Description

一种TN型阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种TN型阵列基板及其制作方法、显示装置。
背景技术
显示面板在制造过程中，利用掩膜板进行曝光是重要的步骤。曝光不但是液晶面板中最精密的步骤之一，也是设备投资及运营费用最高的步骤之一。因此通过减少利用掩膜板及曝光的次数，降低制造成本及提高设备生产力，始终是显示面板制造的一种探索。
现有的TN(Twist Nematic，扭曲向列)型显示面板，包括阵列基板。其中，如图1、图2所示，TN型显示面板的阵列基板包括：透明基板1、依次设置在透明基板1上的第一金属层、栅绝缘层7、有源层8、第二金属层、钝化层9以及透明导电层，其中，第一金属层包括：栅线2和栅极31，第二金属层包括：数据线4、源极32和漏极33，透明导电层包括：像素电极5。如图1所示，栅线2和数据线4交叉设置，在栅线2和数据线4围成的区域形成有薄膜晶体管3和像素电极5。阵列基板还包括位于阵列基板边缘用于连接电路板的栅线端子区和数据线端子区，如图3所示，栅线端子区bb′的栅线2通过在其上面的栅绝缘层7和钝化层9上设置过孔与电路板相连，数据线端子区cc′的数据线4通过在其上面的钝化层9上设置过孔与电路板相连，通过电路板控制栅线和数据线的电压输入。
现有技术在制作阵列基板过程中，第一金属层、钝化层和像素电极层分别利用一张普通掩膜板经过一次曝光形成；有源层和第二金属层利用半灰度或半色调掩膜板经过一次曝光形成。即需要进行四次曝光，其曝光次数多、生产周期长、成本高。
发明内容
本发明的实施例提供一种TN型阵列基板及其制作方法、显示装置，形成所述阵列基板可减少利用掩膜板和曝光的次数，缩短生产周期、降低成本。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明提供了一种TN型阵列基板的制作方法，包括：在基板上形成第一金属层、栅绝缘层、有源层、第二金属层以及透明导电层的步骤，其中，所述第一金属层包括栅极，所述第二金属层包括数据线，所述透明导电层包括：像素电极；其中，形成所述第二金属层和所述透明导电层具体包括：
在基板上依次形成透明导电薄膜和金属薄膜；
利用一次构图工艺，形成TFT沟道区、透明导电层和第二金属层。
可选的，所述第二金属层包括数据线但不包括源漏极，相应的，所述透明导电层包括像素电极、源漏极，以及位于所述第二金属层下方的部分；或者，
所述第二金属层包括数据线和源极图案但不包括漏极，相应的，所述透明导电层包括像素电极和漏极，以及位于所述第二金属层下方的部分；或者，
所述第二金属层包括数据线和漏极但不包括源极，相应的，所述透明导电层包括像素电极和源极，以及位于所述第二金属层下方的部分；或者，
所述第二金属层包括数据线和源漏极，相应的，所述透明导电层包括像素电极，以及位于所述第二金属层下方的部分。
可选的，所述一次构图工艺包括：半色调掩膜板工艺和光刻胶回流工艺。
可选的，所述光刻胶回流工艺包括：对光刻胶进行热处理，利用光刻胶回流特性使其回流至固定的区域。
可选的，利用一次构图工艺，形成TFT沟道区域、透明导电层和第二金属层具体包括：
在制作有透明导电薄膜和第二金属薄膜的基板上，涂布光刻胶；
采用半色调掩膜板进行曝光，对曝光后的基板进行显影和刻蚀形成TFT沟道区域；
采用光刻胶回流技术使光刻胶覆盖所述TFT沟道区域；
对光刻胶进行灰化工艺，并形成透明导电层；
去除剩余部分的光刻胶，形成第二金属层。
可选的，在形成透明导电薄膜和第二金属薄膜之前还包括：在基板上形成第一金属层和栅绝缘层。
可选的，在所述去除剩余部分的光刻胶，形成第二金属层之前，还包括：去除露出的栅绝缘薄膜，至少使位于栅线端子区的栅线露出。
可选的，在形成第二金属层后还包括：在基板上形成栅绝缘层和第一金属层。
本发明实施例提供了一种TN型阵列基板，包括：基板，设置在所述基板上的第一金属层、栅绝缘层、有源层、第二金属层以及透明导电层，其中，所述第二金属层和所述透明导电层通过一次构图工艺形成，所述透明导电层包括位于第二金属层下方的部分和像素电极。
可选的，所述第二金属层包括：数据线但不包括源漏极，所述透明导电层包括源漏极；或者，
所述第二金属层包括：数据线和源极但不包括漏极，所述透明导电层包括漏极；或者，
所述第二金属层包括：数据线和漏极但不包括源极，所述透明导电层还包括源极；或者，
所述第二金属层包括：数据线和源漏极。
可选的，至少在数据线端子区，所述数据线上面无栅绝缘层。
可选的，所述第一金属层包括：栅极、栅线和公共电极线，其中，至少在栅线端子区，所述栅线上面无栅绝缘层。
本发明实施例提供了一种TN型显示装置，包括本发明实施例提供的任一所述的TN型阵列基板。
本发明实施例提供的一种TN型阵列基板及其制作方法、显示装置，所述TN型阵列基板的透明导电层和第二金属层，通过一次构图工艺形成，且所述TN型阵列基板无需设置钝化层，相对于现有技术，减少了构图工艺的次数、缩短了生产周期、降低了成本。
附图说明
图1为现有技术中的一种TN型阵列基板局部俯视结构示意图；
图2为图1所示阵列基板的剖视示意图；
图3为图1所示阵列基板的栅线端子区和数据线端子区的剖视结构示意图；
图4为本发明实施例提供的一种底栅型的TN型阵列基板的制作方法；
图5为本发明实施例提供的一种利用一次构图工艺形成第一金属层的方法示意图；
图6为本发明实施例提供的一种利用一次构图工艺形成半导体层的方法示意图；
图7为本发明实施例提供的一种利用一次构图工艺形成第二金属层和透明导电层的方法示意图；
图8为利用半色调掩膜板对基板进行曝光、显影、刻蚀，形成TFT沟道区域的方法示意图；
图9为制作图16所示TN型阵列基板过程中，光刻胶显影后的示意图；
图10为制作图16所示TN型阵列基板过程中，去除光刻胶完全去除部分的金属薄膜和透明导电薄膜后的示意图；
图11为制作图16所示TN型阵列基板过程中，去除半导体层中沟道区第二子层后的示意图；
图12为制作图16所示TN型阵列基板过程中，光刻胶回流后的示意图；
图13为制作图16所示TN型阵列基板过程中，对光刻胶进行灰化处理后的示意图；
图14为制作图16所示TN型阵列基板过程中，去除光刻胶半保留部分的金属薄膜后的示意图；
图15为制作图16所示TN型阵列基板过程中，去除栅绝缘层后的示意图；
图16为本发明实施例提供的一种TN型阵列基板剖视结构示意图；
图17为本发明实施例提供的一种制作顶栅型的TN型阵列基板的方法示意图；
图18为本发明实施例提供的一种利用一次构图工艺形成第一金属层的方法示意图；
附图标记：
1-基板；2-栅线；3-薄膜晶体管；4-数据线；5-像素电极；6-公共电极线；7-栅绝缘层；8-有源层；9-钝化层；11-第一金属层；12-第二金属层；13-透明导电层；31-栅极；32-源极；33-漏极；101光刻胶完全保留部分；102-光刻胶半保留部分。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
本发明提供了一种TN型阵列基板的制作方法，包括：在基板上形成第一金属层、栅绝缘层、有源层、第二金属层以及透明导电层的步骤，其中，所述第一金属层包括栅极，所述第二金属层包括数据线，所述透明导电层包括：像素电极；其特征在于，形成所述第二金属层和所述透明导电层具体包括：
在基板上依次形成透明导电薄膜和金属薄膜；
利用一次构图工艺，形成TFT沟道区、透明导电层和第二金属层。
在本发明所有实施例中，需要阐明“薄膜”、“层”以及“图案”的定义，以及之间的关系。其中，“薄膜”是指利用某一种材料在基板上利用沉积或其他工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”；若在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个薄膜“图案”。
示例的，上述的栅绝缘层可以是在透明基板上沉积SiNx(氮化硅)薄膜所制得的。栅绝缘层一般无需构图工艺。又示例的，半导体层是半导体薄膜经构图工艺后形成的。第一金属层是金属薄膜经构图工艺后形成的，包括栅极、栅线和公共电极线。其中，栅极、栅线和公共电极线即为薄膜“图案”。第二金属层是金属薄膜经构图工艺后形成的，包括数据线。透明导电层是透明导电薄膜经构图工艺后形成的，包括像素电极。
所谓“构图工艺”是将薄膜形成包含至少一个图案的层的工艺；本发明中所提到的构图工艺包含：在薄膜上涂胶，利用掩膜板对所述光刻胶进行曝光，再利用显影液将需去除的光刻胶冲蚀掉，再刻蚀掉未覆盖光刻胶的薄膜部分，最后将剩下的光刻胶剥离。
本发明实施例提供了一种TN型阵列基板的制作方法，利用一次构图工艺形成第一金属层；利用一次构图工艺形成有源层；利用一次构图工艺，形成透明导电层和第二金属层，而无需钝化层，相对于现有技术，减少了构图工艺的次数，缩短了生产周期、降低了成本。
可选的，所述第二金属层包括数据线但不包括源漏极，相应的，所述透明导电层包括像素电极、源漏极，以及位于所述第二金属层下方的部分；这样，第二金属层上无漏极，可以增大像素开口率。
或者，所述第二金属层包括数据线和源极但不包括漏极，相应的，所述透明导电层包括像素电极和漏极，以及位于所述第二金属层下方的部分；这样，第二金属层上无漏极，可以增大像素开口率。
或者，所述第二金属层包括数据线和漏极但不包括源极，相应的，所述透明导电层包括像素电极和源极，以及位于所述第二金属层下方的部分；由于第二金属层的导电性比透明导电层的导电性好，则第二金属层包括源级，可以更快的导通像素电极实现显示。且第二金属层上无漏极，可以增大像素开口率。
或者，所述第二金属层包括数据线和源漏极，相应的，所述透明导电层包括像素电极，以及位于所述第二金属层下方的部分。
需要说明的是，第二金属层和透明导电层为以上四种情况时均在本发明的保护范围之内，本发明附图实施例仅以所述第二金属层包括数据线和源极且不包括漏极，所述透明导电层包括像素电极和漏极，以及位于所述第二金属层下方的部分为例进行详细说明。
需要说明的是，如图1、图2所示，源极32、漏极33和栅极31是阵列基板上的薄膜晶体管3的三个电极，其中，栅极31可以位于源极32和漏极33的下面，我们称之为顶栅型阵列基板；栅极31也可以位于源极32和漏极33的上面，我们称之为底栅型阵列基板。本发明实施例提供的TN型阵列基板的制作方法可适用于这两种类型，下面也将对这两种类型分别进行详细说明。
当栅极位于源漏极的下面，如图4所示，形成所述TN型阵列基板具体包括：
步骤S101、在透明基板上形成第一金属薄膜，利用一次构图工艺，在所述透明基板上形成第一金属层。
具体的，形成所述第一金属层的材料优选采用钼。当然形成所述第一金属层的材料也不局限于此，本发明仅以这种材料为例进行说明。例如也可以是其他导电金属材料，如铬、铝等。并利用沉积的方式在透明基板上形成一层金属薄膜，并利用一次构图工艺形成第一金属层。
步骤S102、在透明基板上形成栅绝缘层。
具体的，形成所述栅绝缘层的材料优选采用SiNx(氮化硅)。当然形成所述栅绝缘层的材料也不局限于此，本发明仅以这种材料为例进行说明。例如还可以是二氧化硅等。并利用沉积的方式在所述基板上形成SiNx薄膜，形成栅绝缘层。
步骤S103、在透明基板上形成半导体薄膜，并利用一次构图工艺，在所述透明基板上形成有源层。
具体的，在所述基板上利用沉积的方式形成半导体薄膜，经过一次构图工艺形成所述有源层。
步骤S104、在透明基板上依次形成透明导电薄膜和金属薄膜，并利用一次构图工艺，在所述透明基板上形成TFT沟道区、透明导电层和第二金属层。
具体的，形成所述透明导电层的材料优选采用IT0(Indium tin oxide，氧化铟锡)，形成所述第二金属层的材料优选采用钼。当然，形成所述透明导电层和第二金属层的材料也不局限于此，本发明仅以这种材料为例进行说明。且优选采用沉积的方式形成所述透明导电薄膜和第二金属薄膜。
可选的，所述一次构图工艺包括：半色调掩膜板工艺和光刻胶回流工艺。且所述光刻胶回流工艺包括：对光刻胶进行加热处理，利用光刻胶回流特性使其回流至固定的区域。具体的，光刻胶回流工艺可以是对光刻胶的局部进行加热，产生升温回流。例如可以是对薄膜晶体管区域的光刻胶进行热处理，使其回流至沟道区域。当然，也可以是对基板上的一层光刻胶进行热处理。
具体的，如图5所示，上述步骤S101在透明基板上形成第一金属薄膜，利用一次构图工艺，在所述透明基板上形成第一金属层具体包括以下步骤：
步骤S1011、在制作有第一金属薄膜的基板上涂布光刻胶。
其中，所述光刻胶分为正性光刻胶和负性光刻胶。光照后形成不可溶物质的是负性胶；反之，光照后变成可溶物质的即为正性胶。其中，所述可溶不可溶是相对于特定的显影液而言。本发明实施例中以光刻胶为正性光刻胶为例进行详细说明。
步骤S1012、利用掩膜板对所述基板进行曝光和显影，显影后形成光刻胶完全保留部分和光刻胶去除部分。
具体的，所述掩膜板为普通掩膜板，分为透光区和不透光区。对于正性光刻胶而言，经透光区被光照的区域，形成可溶性物质；未被光照的区域，形成不可溶型物质。然后可利用显影液对光刻胶进行显影，将需要去除的光刻胶去除掉。具体的，利用显影液将光刻胶被光照的区域去除掉，留下光刻胶未被光照的区域，即对应栅极、栅线和公共电极线的光刻胶。
步骤S1013、去除未覆盖光刻胶的金属薄膜。
具体的，可以是利用刻蚀液将金属薄膜未覆盖光刻胶的区域刻蚀掉。
步骤S1014、将剩下的光刻胶剥离。
将光刻胶剥离，在衬底基板上形成包括栅线、栅极和公共电极线的第一金属层。
具体的，如图6所示，上述步骤S103利用一次构图工艺，在所述透明基板上形成有源层具体包括以下步骤：
步骤S1031、在所述半导体薄膜上涂布光刻胶。
对于光刻胶的具体描述，可参照上述步骤S1011，在这里不作赘述。
步骤S1032、利用掩膜板对所述基板进行曝光和显影，显影后形成光刻胶完全保留部分和光刻胶去除部分。
具体的，利用掩膜板对所述基板进行曝光和显影可参照上述步骤S1012的描述，在这里不作赘述。
步骤S1033、去除未覆盖光刻胶的半导体薄膜。
具体的，可以是利用刻蚀液将半导体薄膜未覆盖光刻胶的区域刻蚀掉。
步骤S1034、将剩下的光刻胶剥离。
将光刻胶剥离，在所述基板上形成有源层。
具体的，如图7所示，上述步骤S104利用一次构图工艺，在透明基板上形成TFT沟道区、透明导电层和第二金属层具体包括以下步骤：
步骤S1041、在制作有透明导电薄膜和第二金属薄膜的基板上，涂布光刻胶。
其中，对于光刻胶的描述可参照上述步骤S1012，在这里不作赘述。
步骤S1042、采用半色调掩膜板进行曝光，对曝光后的基板进行显影和刻蚀形成TFT沟道区域。
如图8-图10所示，具体的可参照下面步骤S10421-步骤S10423。
步骤S1043、采用光刻胶回流技术使光刻胶覆盖所述TFT沟道区域。
如图12所示，光刻胶回流至沟道，即覆盖沟道处露出的半导体薄膜，进而对其形成保护，而不受后面步骤S1045的影响。具体的，由于半导体层和栅绝缘层均为非金属，采用等离子体刻蚀栅绝缘薄膜也会刻蚀裸露出来的半导体薄膜，因此需要光刻胶进一步保护沟道处露出的半导体薄膜。
步骤S1044、对光刻胶进行灰化工艺，并形成透明导电层。
对所述光刻胶完全保留部分和所述光刻胶半保留部分进行灰化工艺，去除所述光刻胶半保留部分，且光刻胶完全保留部分的光刻胶变薄。
具体的，所述“灰化工艺”，即将光刻胶整体打薄。这样，光刻胶半保留部分的光刻胶被去除，光刻胶完全保留部分的光刻胶变薄，但仍然保留，如图13所示。
如图14所示，在对所述光刻胶进行灰化工艺之后，优选的采用刻蚀的方法去除位于光刻胶半保留部分的第二金属薄膜，形成所述透明导电层。
步骤S1045、去除露出的栅绝缘薄膜，至少使位于栅线端子区的栅线露出。
如图15所示，优选采用干法等离子体刻蚀的方法去除栅绝缘薄膜。当然也可以不去除露出的栅绝缘薄膜，进而栅线端子区的栅线可以通过在栅绝缘层设置过孔与驱动电路连接。
步骤S1046、去除剩余部分的光刻胶，形成第二金属层。
如图16所示，为光刻胶剥离后的TN型阵列基板的示意图。
具体的，如图8所示，上述步骤S1042采用半色调掩膜板进行曝光，对曝光后的基板进行显影和刻蚀形成TFT沟道区域具体包括：
S10421、采用半色调掩膜板对所述基板进行曝光和显影，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分，其中，所述光刻胶完全保留部分至少对应数据线区域、光刻胶半保留部分至少对应所述像素电极区域、源漏极区域、其他区域的光刻胶完全去除；或者，所述光刻胶完全保留部分至少对应数据线区域和源极区域、光刻胶半保留部分至少对应所述像素电极区域和漏极区域、其他区域的光刻胶完全去除；或者，所述光刻胶完全保留部分至少对应数据线区域和漏极区域、光刻胶半保留部分至少对应所述像素电极区域和源极区域、其他区域的光刻胶完全去除；或者，所述光刻胶完全保留部分至少对应数据线区域和源漏极区域、光刻胶半保留部分至少对应所述像素电极区域、其他区域的光刻胶完全去除。如图9所示，本发明实施例附图以所述光刻胶完全保留部分101对应数据线区域和源极区域、光刻胶半保留部分102对应所述像素电极区域和漏极区域、其他区域的光刻胶完全去除为例进行详细说明，其中，如图9所示，光刻胶被完全去除的区域包括沟道区以及栅极端子区bb′。需要说明的是，本发明实施例中，光刻胶半保留部分是指光刻胶的厚度小于光刻胶完全保留部分，而不仅限于是光刻胶完全保留部分厚度的一半。
S10422、去除位于光刻胶完全去除部分的第二金属薄膜和透明导电薄膜。
如图10所示，具体可以是利用刻蚀液将第二金属薄膜和透明导电薄膜去除。
S10423、去除沟道区域露出的第二子层。
具体的，所述有源层包括：依次形成的第一子层和第二子层，其中，第一子层位于第二子层的下面为半导体层，第二子层为导体层。具体的，有源层在后期制作过程中，为了降低有源层与金属薄膜层或透明导电薄膜层的接触电阻，掺杂了磷等五价元素，因此形成了第二子层，由于第二子层为导体层，因此需要将有源层沟道区域的第二子层去除，只留下第一子层，如图11所示。
当栅极位于源漏极的上面，如图17所示，形成所述TN型阵列基板具体包括：
步骤S201、在透明基板上依次形成透明导电薄膜和第二金属薄膜，并利用一次构图工艺，在所述透明基板上形成透明导电层和第二金属层。
具体的，在透明基板上优选采用沉积的方式形成透明导电薄膜和金属薄膜。利用一次构图工艺，在所述透明基板上形成透明导电层和第二金属层依次包括上述步骤S1041、步骤S1042、步骤S1043、步骤S1044、步骤S1045和步骤S1046。
步骤S202、在透明基板上形成半导体薄膜，并利用一次构图工艺，在所述透明基板上形成有源层。
具体的，在透明基板上形成半导体薄膜，并利用一次构图工艺，在所述透明基板上形成有源层可参照上述步骤S103。
步骤S203、在透明基板上形成栅绝缘层。
具体的，在透明基板上形成栅绝缘层可参照上述步骤S102。
步骤S204、在透明基板上形成第一金属薄膜，利用一次构图工艺，在所述透明基板上形成第一金属层。
其中，如图18所示，利用一次构图工艺，在所述透明基板上形成第一金属层具体包括：
步骤S2031、在制作有所述第一金属薄膜的基板上涂布光刻胶。
步骤S2032、利用半灰度或半色调掩膜板对所述基板进行曝光和显影，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分，其中，所述光刻胶完全保留部分对应栅线、栅极、公共电极线区域以及数据线端子区两边的区域、光刻胶去除部分对应数据线端子区、其他区域的光刻胶半保留。
步骤S2033、去除位于数据线端子区的栅绝缘层。
步骤S2034、对光刻胶实施热处理，使光刻胶回流至数据线端子区。
步骤S2035、对所述光刻胶完全保留部分和所述光刻胶半保留部分进行灰化工艺，去除所述光刻胶半保留部分，且回流至数据线端子区的光刻胶仍然保留。
步骤S2036、去除露出的第一金属薄膜。
步骤S2037、将剩下的光刻胶剥离。
则第一金属层上的栅线和第二金属层至少数据线端子区的数据线上面无覆盖层。
本发明实施例提供了一种TN型阵列基板，如图16所示，包括：基板1，设置在所述基板1上的第一金属层11、栅绝缘层7、有源层8、第二金属层12以及透明导电层13，其中，所述第二金属层12和所述透明导电层13通过一次构图工艺形成，所述透明导电层13包括位于所述第二金属层下方的部分和像素电极。
具体的，所述第二金属层包括：数据线但不包括源漏极，所述透明导电层还包括源漏极；这样，第二金属层上无漏极，可以增大像素开口率。
或者，如图16所示，所述第二金属层12包括：数据线和源极但不包括漏极，所述透明导电层还包括漏极；由于第二金属层的导电性比透明导电层的导电性好，则第二金属层包括源级，可以更快的导通像素电极实现显示。且第二金属层上无漏极，可以增大像素开口率。本发明实施例的附图仅以这一种为例。
或者，所述第二金属层包括：数据线和漏极但不包括源极，所述透明导电层还包括源极；由于第二金属层的导电性比透明导电层的导电性好，则第二金属层包括漏极，可以更快的导通像素电极实现显示。
或者，所述第二金属层包括：数据线和源漏极。这样可以更快的实现像素电极的导通，实现显示。
可选的，至少在数据线端子区，所述数据线上面无栅绝缘层。具体的，如图16所示，对于底栅型的TN型阵列基板，由于数据线4位于最上面一层，则所述数据线4完全露出；对于顶栅型的TN型阵列基板，至少在数据线端子区的数据线露出。这样，数据线在端子区直接与电路板相连，而无需过孔，减小数据线与电路板之间的接触电阻，降低了功耗。
可选的，所述第一金属层包括：栅极、栅线和公共电极线，其中，至少在栅线端子区，所述栅线上面无栅绝缘层，所述公共电极线与所述透明导电层形成存储电容。具体的对于顶栅型的TN型阵列基板，由于栅线位于最上面一层，则所述栅线完全露出；对于底栅型的TN型阵列基板，如图16所示，至少在栅线端子区的栅线2露出。这样，栅线在端子区直接与电路板相连，而无需过孔，减小了栅线与电路板之间的接触电阻，降低了功耗。
且无论是底栅型的TN型阵列基板还是顶栅型的TN型阵列基板，所述公共电极线与所述透明导电层形成存储电容，且在公共电极线与所述透明导电层之间只存在栅绝缘层，相对于现有技术，提高了存储电容；且在与现有技术存储电容相同的情况下，可以减小公共电极线的宽度，进而提高像素的开口率。
本发明提供了一种显示装置，包括本发明实施例提供的任一所述的TN型阵列基板。其中，所述显示装置可以为液晶显示器、液晶电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种TN型阵列基板的制作方法，包括：在基板上形成第一金属层、栅绝缘层、有源层、第二金属层以及透明导电层的步骤，其中，所述第一金属层包括栅极，所述第二金属层包括数据线，所述透明导电层包括：像素电极；其特征在于，形成所述第二金属层和所述透明导电层具体包括：
在基板上依次形成透明导电薄膜和金属薄膜；
利用一次构图工艺，形成TFT沟道区、透明导电层和第二金属层；
所述一次构图工艺包括：半色调掩膜板工艺和光刻胶回流工艺；
利用一次构图工艺，形成TFT沟道区域、透明导电层和第二金属层具体包括：
在制作有透明导电薄膜和第二金属薄膜的基板上，涂布光刻胶；
采用半色调掩膜板进行曝光，对曝光后的基板进行显影和刻蚀形成TFT沟道区域；
采用光刻胶回流技术使光刻胶覆盖所述TFT沟道区域；
对光刻胶进行灰化工艺，并形成透明导电层；
去除剩余部分的光刻胶，形成第二金属层；
所述第二金属层包括数据线但不包括源漏极，相应的，所述透明导电层包括像素电极、源漏极，以及位于所述第二金属层下方的部分。
2.根据权利要求1所述的方法，其特征在于，所述光刻胶回流工艺包括：对光刻胶进行热处理，利用光刻胶回流特性使其回流至固定的区域。
3.根据权利要求1所述的方法，其特征在于，在形成透明导电薄膜和第二金属薄膜之前还包括：
在基板上形成第一金属层和栅绝缘层。
4.根据权利要求1所述的方法，其特征在于，在所述去除剩余部分的光刻胶，形成第二金属层之前，还包括：去除露出的栅绝缘薄膜，至少使位于栅线端子区的栅线露出。
5.根据权利要求1所述的方法，其特征在于，在形成第二金属层后还包括：在基板上形成栅绝缘层和第一金属层。
6.一种通过权利要求1-5任一项所述方法制备的TN型阵列基板，包括：基板，设置在所述基板上的第一金属层、栅绝缘层、有源层、第二金属层以及透明导电层，其特征在于，所述第二金属层和所述透明导电层通过一次构图工艺形成，所述透明导电层包括位于第二金属层下方的部分和像素电极；
所述第二金属层包括：数据线但不包括源漏极，所述透明导电层包括源漏极。
7.根据权利要求6所述的TN型阵列基板，其特征在于，至少在数据线端子区，所述数据线上面无栅绝缘层。
8.根据权利要求6所述的TN型阵列基板，其特征在于，所述第一金属层包括：栅极、栅线和公共电极线，其中，至少在栅线端子区，所述栅线上面无栅绝缘层。
9.一种显示装置，其特征在于，包括权利要求6-8任一项所述的TN型阵列基板。
CN201310047920.4A 2013-02-06 2013-02-06 一种tn型阵列基板及其制作方法、显示装置 Expired - Fee Related CN103137558B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310047920.4A CN103137558B (zh) 2013-02-06 2013-02-06 一种tn型阵列基板及其制作方法、显示装置
PCT/CN2013/074799 WO2014121562A1 (zh) 2013-02-06 2013-04-26 Tn型阵列基板及其制作方法、显示装置
US14/368,614 US9620535B2 (en) 2013-02-06 2013-04-26 TN-type array substrate and fabrication method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310047920.4A CN103137558B (zh) 2013-02-06 2013-02-06 一种tn型阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN103137558A CN103137558A (zh) 2013-06-05
CN103137558B true CN103137558B (zh) 2016-10-05

Family

ID=48497187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310047920.4A Expired - Fee Related CN103137558B (zh) 2013-02-06 2013-02-06 一种tn型阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US9620535B2 (zh)
CN (1) CN103137558B (zh)
WO (1) WO2014121562A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489874B (zh) * 2013-09-27 2015-12-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN103500730B (zh) * 2013-10-17 2016-08-17 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN103700664A (zh) * 2013-12-12 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR20150093618A (ko) * 2014-02-07 2015-08-18 아이엠이씨 브이제트더블유 포스트-리소그래피 라인 폭 러프니스를 감소시키기 위한 플라즈마 방법
CN103872139B (zh) * 2014-02-24 2016-09-07 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104091810A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104218041B (zh) 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN104635416B (zh) * 2015-02-06 2018-12-25 合肥京东方光电科技有限公司 一种掩膜板及阵列基板的制造方法
KR102510394B1 (ko) * 2016-01-27 2023-03-16 삼성디스플레이 주식회사 도전 패턴의 형성 방법 및 유기 발광 표시 장치의 제조 방법
CN105977265B (zh) * 2016-07-13 2019-11-26 深圳市华星光电技术有限公司 阵列基板及其制造方法
WO2019064342A1 (ja) * 2017-09-26 2019-04-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN112509975A (zh) * 2020-12-31 2021-03-16 信利(仁寿)高端显示科技有限公司 显示面板、显示面板的制造方法、及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101650505A (zh) * 2008-08-14 2010-02-17 三星电子株式会社 薄膜晶体管显示面板及其制造方法
CN102280408A (zh) * 2011-06-28 2011-12-14 深圳市华星光电技术有限公司 薄膜晶体管矩阵基板及显示面板的制造方法
CN102629569A (zh) * 2011-05-03 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548688A (en) * 1983-05-23 1985-10-22 Fusion Semiconductor Systems Hardening of photoresist
JP4342711B2 (ja) * 2000-09-20 2009-10-14 株式会社日立製作所 液晶表示装置の製造方法
KR101192750B1 (ko) * 2005-12-30 2012-10-18 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
KR101058461B1 (ko) * 2007-10-17 2011-08-24 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
JP5113609B2 (ja) * 2008-04-24 2013-01-09 パナソニック液晶ディスプレイ株式会社 表示装置及びその製造方法
CN101630640B (zh) * 2008-07-18 2012-09-26 北京京东方光电科技有限公司 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
WO2010071160A1 (ja) * 2008-12-19 2010-06-24 シャープ株式会社 アクティブマトリクス基板の製造方法、および、液晶表示装置の製造方法
CN101770124B (zh) * 2008-12-30 2014-09-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102487043A (zh) * 2010-12-03 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102629052B (zh) * 2011-05-23 2014-08-06 北京京东方光电科技有限公司 一种液晶显示面板及其驱动方法、液晶显示器件
CN102629584B (zh) * 2011-11-15 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示器件
CN102890378B (zh) * 2012-09-17 2015-01-21 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN102903675B (zh) * 2012-10-12 2014-11-19 京东方科技集团股份有限公司 一种tft阵列基板、制作方法及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101650505A (zh) * 2008-08-14 2010-02-17 三星电子株式会社 薄膜晶体管显示面板及其制造方法
CN102629569A (zh) * 2011-05-03 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法
CN102280408A (zh) * 2011-06-28 2011-12-14 深圳市华星光电技术有限公司 薄膜晶体管矩阵基板及显示面板的制造方法

Also Published As

Publication number Publication date
CN103137558A (zh) 2013-06-05
US20150155305A1 (en) 2015-06-04
US9620535B2 (en) 2017-04-11
WO2014121562A1 (zh) 2014-08-14

Similar Documents

Publication Publication Date Title
CN103137558B (zh) 一种tn型阵列基板及其制作方法、显示装置
CN103033999B (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN101685229B (zh) 液晶显示器阵列基板的制造方法
TW200929543A (en) Liquid crystal display unit structure and the manufacturing method thereof
CN105137672B (zh) 阵列基板及其制造方法
CN104201152A (zh) 制作显示面板的方法
CN103151304B (zh) 显示面板的阵列基板及其制作方法
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN103187423B (zh) 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN103208491A (zh) 阵列基板及其制造方法、显示装置
CN100371813C (zh) 面内切换型液晶显示装置中的液晶显示板及其制造方法
CN103646966A (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN103235458B (zh) Tft-lcd阵列基板及其制造方法
TW200919735A (en) Apparatus and method for a thin film transistor (TFT) array panel
CN105655405B (zh) 像素结构、其制作方法与薄膜晶体管
CN108428730A (zh) Oled显示基板及其制作方法、显示装置
CN102629584A (zh) 一种阵列基板及其制造方法和显示器件
CN104779203B (zh) 一种阵列基板及其制造方法、显示装置
CN106129063A (zh) 薄膜晶体管阵列基板及其制造方法
CN103681514A (zh) 阵列基板及其制作方法、显示装置
CN102723309A (zh) 一种阵列基板及其制造方法和显示装置
CN110854205A (zh) 一种薄膜晶体管及制作方法、显示面板及显示装置
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN106129071A (zh) 一种阵列基板的制作方法及相应装置
CN107644880B (zh) 氧化物薄膜晶体管显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161005

Termination date: 20220206

CF01 Termination of patent right due to non-payment of annual fee