CN101764397B - 静电放电保护电路 - Google Patents

静电放电保护电路 Download PDF

Info

Publication number
CN101764397B
CN101764397B CN2009101655457A CN200910165545A CN101764397B CN 101764397 B CN101764397 B CN 101764397B CN 2009101655457 A CN2009101655457 A CN 2009101655457A CN 200910165545 A CN200910165545 A CN 200910165545A CN 101764397 B CN101764397 B CN 101764397B
Authority
CN
China
Prior art keywords
trap
voltage
delivery unit
diode
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101655457A
Other languages
English (en)
Other versions
CN101764397A (zh
Inventor
金相更
姜汰竟
金亨奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN101764397A publication Critical patent/CN101764397A/zh
Application granted granted Critical
Publication of CN101764397B publication Critical patent/CN101764397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种静电放电保护电路，该静电放电保护电路包括：第一箝位器，其连接在第一输电线与接地线之间；第二箝位器，其连接在接地线与第二输电线之间；第一输出缓冲器，其连接在第一输电线与接地线之间，并提供第一操作电压；第二输出缓冲器，其连接在接地线与第二输电线之间，并提供第二操作电压；第一开关单元，其配置成将第一操作电压传送至I/O衬垫；第二开关单元，其配置成将第二操作电压传送至I/O衬垫；第一传送单元，其包括串联连接在第一输电线与I/O衬垫之间的一个或多个二极管；以及第二传送单元，其包括串联连接在I/O衬垫与第二输电线之间的一个或多个二极管。

Description

静电放电保护电路
相关申请的交叉引用
本发明要求2008年12月24日申请的韩国专利申请第10-2008-0133879号的优先权，该申请通过引用结合于此。
技术领域
本发明涉及一种静电放电(ESD)保护电路，并且更加具体地，涉及一种支持点反转方案的显示器的驱动集成电路(IC)芯片中的ESD保护电路。
背景技术
一般而言，静电放电(ESD)保护电路提供在下文中称为“输入/输出衬垫”的衬垫之间(半导体器件的内部电路和外部输入/输出引脚连接至该衬垫)，以防止产品由于静电而被击穿且恶化。
当半导体器件接触带电人体或带电装置时，人体或装置中所带的静电经由输入/输出衬垫穿过外部引脚放电至半导体器件的内部电路中，使得具有大能量的瞬时电流流动至内部电路中，因而对半导体器件造成严重损害。此外，当带电半导体器件接触装置时，半导体器件的内部电路中所带的静电可经由装置放电至外部。这也可能导致流动至内部电路中的瞬时电流，其对半导体器件造成损害。
因此，在多数半导体集成电路中，ESD保护电路提供在半导体器件的输入/输出衬垫与内部电路之间，以防止ESD所造成的损害。
图1为图示提供至液晶显示器的驱动IC芯片中的源极驱动器的输出端子的ESD电路的电路图。
参看图1，典型ESD保护电路具有过小的面积而不能集成可以经受每个衬垫中的静电应力的箝位电路。因此，如图1所示，电流通常通过二极管MPD和MND放电。源极驱动器的大部分输出电压具有接地电压(亦即0V)与预定正操作电压之间的电压电平。因此，用于驱动源极驱动器的电路由具有正操作电压的元件来实施，并且因此ESD保护电路也被最佳化至操作电压。
具体而言，典型ESD保护电路包括输入/输出衬垫I/O、输出缓冲器106、传送单元108和箝位器110。输出缓冲器106将源极电压传送至输入/输出衬垫I/O。传送单元108将经由输入/输出衬垫I/O输入的静电传送至各种路径，从而保护内部电路。箝位器110将输电线102与接地线104之间的电压差维持在恒定电平。典型ESD保护电路进一步包括用于将传送至输出缓冲器106的信号传送至输入/输出衬垫I/O的开关单元112和电阻器114。
传送单元108包括在正向方向上彼此串联连接的第一二极管MPD和第二二极管MND。第一二极管MPD连接在输电线102与输入/输出衬垫I/O之间。第二二极管MND连接在输入/输出衬垫I/O与接地线104之间。第一二极管MPD的阴极端子连接至输电线102，并且第一二极管MPD的阳极端子连接至输入/输出衬垫I/O。第二二极管MND的阴极端子连接至输入/输出衬垫I/O，并且第二二极管MND的阳极端子连接至接地线104。
在正常模式下，具有上述配置的典型ESD保护电路并不影响电路操作，因为传送单元108的第一二极管MPD和第二二极管MND两者被反向偏置并因此断开。然而，当静电产生于输入/输出衬垫I/O与电源电压(VPP)衬垫或接地电压(VSS)衬垫之间时，第一二极管MPD和第二二极管MND中之一操作以形成ESD路径。结果，可防止内部电路被流动至内部电路中的静电击穿。
上述典型ESD保护电路可以应用于在框或线反转方案中具有范围在接地电压电平至正电压电平之间的操作电压电平的液晶显示器。然而，不同于框或线反转方案，支持点反转方案的液晶显示器要求范围在负电压电平至正电压电平之间的操作电压电平。亦即，在点反转方案中，操作电压不仅应当处于接地至正电压范围内，而且还应当处于负至接地电压范围内。
因此，图1的典型ESD保护电路不可以应用于支持点反转方案的液晶显示器。
发明内容
本发明的实施例针对一种适用于支持点反转方案的液晶显示器中的驱动集成电路(IC)芯片的源极驱动器的静电放电(ESD)保护电路。
根据本发明的一个方面，提供一种静电放电(ESD)保护电路，该电路包括：第一箝位器，其连接在第一输电线与接地线之间；第二箝位器，其连接在接地线与第二输电线之间；第一输出缓冲器，其连接在第一输电线与接地线之间，并且提供第一操作电压至输入/输出衬垫；第二输出缓冲器，其连接在接地线与第二输电线之间，并提供第二操作电压至输入/输出衬垫；第一开关单元，其配置成将第一操作电压传送至输入/输出衬垫；第二开关单元，其配置成将第二操作电压传送至输入/输出衬垫；第一传送单元，其包括一个或多个二极管，该一个或多个二极管具有高于第一操作电压的击穿电压，并且串联连接在第一输电线与输入/输出衬垫之间；以及第二传送单元，其包括一个或多个二极管，该一个或多个二极管具有高于第二操作电压的击穿电压，并且串联连接在输入/输出衬垫与第二输电线之间。
本发明的其它目标和优点可以通过以下描述来理解，并且参看本发明的实施例而变得明显。而且，对于本领域技术人员而言，本发明的目标和优点可以通过如请求保护的手段及其组合来实现是明显的。
附图说明
图1为典型静电放电(ESD)保护电路的电路图。
图2为根据本发明的第一实施例的ESD保护电路的电路图。
图3为根据本发明的第二实施例的ESD保护电路的电路图。
图4为根据本发明的第三实施例的ESD保护电路的电路图。
图5为根据本发明的第四实施例的ESD保护电路的电路图。
图6为根据本发明的第五实施例的ESD保护电路的电路图。
图7为图示如图3所示的第一传送单元及第二传送单元的横截面图。
图8为图示如图4所示的第一传送单元及第二传送单元的横截面图。
图9为图示如图5所示的第一传送单元及第二传送单元的横截面图。
图10为图示如图6所示的第一传送单元及第二传送单元的横截面图。
具体实施方式
下文中，将以本发明的技术思想可以易于由本领域技术人员执行的方式参看附图详细描述本发明的优选实施例。此外，全文中相同参考数字或符号指代相同要素。
在以下的本公开中，当一个零件(或元件、器件等)称为“连接”至另一个零件(或元件、器件等)时，应理解前者可以“直接连接至”后者，或经由介入零件(或元件、器件等)“电连接”至后者。此外，当描述包含(或包括或具有)一些元件时，应理解可以仅包含(或包括或具有)那些元件，或在不存在特定限制的情况下可以包含(或包括或具有)其它元件以及那些元件。
第一实施例
图2为根据本发明的第一实施例的静电放电(ESD)保护电路的电路图。
参看图2，不同于图1的典型ESD保护电路，根据本发明的第一实施例的ESD保护电路包括两个输出缓冲器以支持点反转。第一输出缓冲器206A连接在下文中称为“第一输电线”的正输电线202与接地线203之间，以从而输出范围在正电源电压VPP(于下文中称为“第一电源电压”)与接地电压VSS之间的电压。第二输出缓冲器206B连接在接地线203与负输电线204(下文中称为“第二输电线”)之间，以从而输出范围在负电源电压VNN(下文中称为“第二电源电压”)与接地电压VSS之间的电压。
此外，根据本发明的第一实施例的ESD保护电路包括根据第一输出缓冲器206A和第二输出缓冲器206B的两个箝位器。第一箝位器210A连接在第一输电线202与接地线203之间，并将第一输电线202与接地线203之间的电压维持于预定电平。第二箝位器210B连接在接地线203与第二输电线204之间，并将接地线203与第二输电线204之间的电压维持于预定电平。
根据本发明的第一实施例的ESD保护电路进一步包括两个传送单元，这两个传送单元为第一传送单元208A和第二传送单元208B。第一传送单元208A由第一二极管MPD来实施，并且第二传送单元208B由第二二极管MND来实施。第一传送单元208A连接在第一输电线202与输入/输出衬垫I/O之间。第二传送单元208B连接在输入/输出衬垫I/O与第二输电线204之间。
第一传送单元208A的第一二极管MPD和第二传送单元208B的第二二极管MND在正向方向彼此连接。基于每种类型阱，第一二极管MPD在作为p型或n型的传导类型方面不同于第二二极管MND。例如，第一二极管MPD具有n型阱，并且第二二极管MND具有p型阱。第一二极管MPD和第二二极管MND具有相同击穿电压。本文中，击穿电压指的是在跨越第一二极管MPD与第二二极管MND施加反向电压时二极管不被击穿的最大容许电压。
此外，第一二极管MPD具有高于第一输出缓冲器206A的第一操作电压的击穿电压，并且第二二极管MND具有高于第二输出缓冲器206B的第二操作电压的击穿电压。本文中，第一操作电压和第二操作电压指示经由输入/输出衬垫I/O施加至内部电路的电压，其指的是电压操作包括于源极驱动器中的元件以进行操作。
根据本发明的第一实施例的ESD保护电路进一步包括第一开关单元212A和第二开关单元212B。第一开关单元212A将从第一输出缓冲器206A输出的第一操作电压传送至输入/输出衬垫I/O，并且第二开关单元212B将从第二输出缓冲器206B输出的第二操作电压传送至输入/输出衬垫I/O。第一开关单元212A和第二开关单元212B中的每一个由传送门来实施，在该传送门中PMOS和NMOS晶体管并联连接。
图2中的根据本发明的第一实施例的ESD保护电路可以应用于支持点反转方案的液晶显示器中的驱动集成电路芯片的源极驱动器。
例如，假设第一电源电压VPP为5V，接地电压VSS为0V，并且第二电源电压VNN为-5V，则第一输出缓冲器206A输出具有范围在0V至5V之间的电压电平的第一操作电压，并且第二输出缓冲器206B输出具有范围在-5V至0V之间的电压电平的第二操作电压。
因此，经由输入/输出衬垫I/O输出的操作电压具有范围在-5V至5V之间的电压电平，并且因此第一开关单元212A和第二开关单元212B使用大约30V的高电压开关。这样的高电压开关与用以驱动单一芯片驱动IC芯片中的门的部件相同。
第二实施例
图3为图示根据本发明的第二实施例的ESD保护电路的电路图。
参看图3，根据本发明的第二实施例的ESD保护电路在配置上类似于图2中的根据第一实施例的ESD保护电路。然而，在第一传送单元308A和第二传送单元308B中存在大的差异。
将进行关于图2中的根据第一实施例的ESD保护电路的操作特性的描述。
在正放电接地电压(VSS)模式下，经由第一输电线202形成放电路径。此时，施加至第二二极管MND的反向电压VRMND表达为以下等式1。
VRMND＝VMPD+2VC               等式1
其中VMPD表示第一二极管MPD的正向电压，并且VC表示箝位电压。
如从等式1看到的那样，第二二极管MND的反向电压VRMND可能比第二二极管MND的击穿电压超出第一二极管MPD的正向电压VMPD加箝位电压VC。
在负放电第一电源电压(VPP)模式下，经由第二输电线204形成放电路径。此时，施加至第一二极管MPD的反向电压VRMPD表达为以下等式2。
VRMPD＝VMND+2VC               等式2
其中VMND表示第二二极管MND的正向电压，并且VC表示箝位电压。
如从等式2看到的那样，第一二极管MPD的反向电压VRMPD可能比第一二极管MPD的击穿电压超出第一二极管MPD的正向电压VMND加箝位电压VC。
甚至在并不与第一电源电压(VPP)模式或接地电压(VSS)模式相关的充电器件模型(CDM)放电的情况下，放电也可以经由同一路径发生。
当根据本发明的第一实施例的ESD保护电路应用于支持点反转方案的驱动IC芯片时，ESD保护电路的二极管可能被击穿。为了防止二极管的击穿，应当增大第一传送单元208A和第二传送单元208B的二极管MPD和MND的击穿电压。
因此，在如图3所示的根据本发明的第二实施例的ESD保护电路中，第一传送单元308A由具有高击穿电压的一个高电压二极管HPD来实施，并且第二传送单元308B由彼此串联连接的具有中等击穿电压的两个中等电压二极管MND1和MND2来实施。第一传送单元308A和第二传送单元308B的这种配置允许高电压二极管HPD经受在等式2中所表达的反向电压VRMPD，并且允许中等电压二极管MND1和MND2经受在等式1中所表达的反向电压VRMND。
图7为图示如图3所示的第一传送单元308A和第二传送单元308B的横截面图。
参看图7，图3中的第一传送单元308A的高电压二极管HPD包括形成在半导体基片100中的高电压n阱HNW和形成在高电压n阱HNW中的高电压p型掺杂区HP+。形成高电压二极管HPD的高电压p型掺杂区HP+连接至输入/输出衬垫I/O，并且高电压n阱HNW通常连接至施加第一电源电压VPP所经由的第一输电线202。
第二传送单元308B的中等二极管MND1及MND2中的每一个包括形成在高电压n阱HNW中的中等电压p阱MPW和形成在中等电压p阱MPW中的中等电压n型掺杂区MN+。中等电压二极管MND1的中等电压p阱MPW连接至施加第二电源电压VNN所经由的第二输电线204。中等电压二极管MND1的中等电压n型掺杂区MN+连接至中等电压二极管MND2的中等电压p阱MPW。中等电压二极管MND2的中等电压n型掺杂区MN+连接至高电压二极管HPD的高电压p型掺杂区HP+。
如图7所示，在第一传送单元308A的高电压二极管HPD中，高电压n阱HNW通常连接至施加第一电源电压VPP所经由的第一输电线202。因此，可以在狭窄的通道区中形成高电压二极管HPD，只要维持中等电压二极管MND2的中等电压p阱MPW与高电压二极管HPD的高电压p型掺杂区HP+之间的距离即可。在中等电压二极管MND1和MND2中，也可以在狭窄的通道区中形成两个中等电压二极管MND1和MND2，只要维持两个中等电压二极管MND1和MND2的中等电压p阱MPW之间的距离即可。
第三实施例
图4为根据本发明的第三实施例的ESD保护电路的电路图。图8为图示如图4所示的第一传送单元408A和第二传送单元408B的横截面图。
参看图4，在根据本发明的第三实施例的ESD保护电路中，第一传送单元408A由两个中等二极管MPD1及MPD2来实施，并且第二传送单元408B由一个高电压二极管MND来实施，这与图3的ESD保护电路显著不同。除第一传送单元408A和第二传送单元4 08B外，图4中的ESD保护电路具有与图3中的配置相同的配置。
如图8所示，根据第三实施例的ESD保护电路使用高电压p阱HPW，其不同于图7的第二实施例。高电压p阱HPW连接至施加第二电源电压VNN所经由的第二输电线204。中等电压n阱MNW形成在高电压p阱HPW中，以形成第一传送单元408A的中等电压二极管MPD1和MPD2。
同样，为了形成第二传送单元408B的高电压二极管HND，高电压n型掺杂区HN+形成在高电压p阱HPW中。第二传送单元408B的高电压二极管HND具有高于第二输出缓冲器206B的第二操作电压的击穿电压。
第一传送单元408A的中等二极管MPD1和MPD2中的每一个具有等于或高于第一输出缓冲器206A的第一操作电压的击穿电压。当然，高电压二极管HND具有比中等电压二极管MPD1和MPD2的击穿电压高的击穿电压。例如，当源极操作电压从-5V至5V摆动时，高电压二极管HND具有30V的击穿电压，并且中等电压二极管MPD1和MPD2中的每一个具有5V的击穿电压。
第四实施例
图5为根据本发明的第四实施例的ESD保护电路的电路图。图9为图示如图5所示的第一传送单元508A和第二传送单元508B的横截面图。
参看图5，在根据本发明的第四实施例的ESD保护电路中，第一传送单元508A和第二传送单元508B中的每一个由两个中等二极管来实施。具体而言，第一传送单元508A配置有两个中等二极管MPD1和MPD2，并且第二传送单元508B配置有两个中等二极管MND1和MND2。
在图9的根据第四实施例的ESD保护电路中，中等电压n阱MNW和中等电压p阱MPW形成在高电压n阱HNW或高电压p阱HPW中，中等电压p型掺杂区MP+形成在中等电压n阱MNW中，并且中等电压n型掺杂区MN+形成在中等电压p阱MPW中。中等电压二极管MPD1的中等电压n阱MNW连接至施加第一电源电压VPP所经由的第一输电线202。中等电压二极管MND1的中等电压p阱MPW连接至施加第二电源电压VNN所经由的第二输电线204。
第五实施例
图6为根据本发明的第五实施例的ESD保护电路的电路图。图10为图示如图6所示的第一传送单元608A和第二传送单元608B的横截面图。
参看图6，在根据本发明的第五实施例的ESD保护电路中，第一传送单元608A和第二传送单元608B中的每一个由一个高电压二极管来实施。亦即，第一传送单元608A配置有高电压二极管HPD，并且第二传送单元608B配置有高电压二极管HND。
在图10的根据第五实施例的ESD保护电路中，由于第一传送单元608A和第二传送单元608B分别由高电压二极管HPD和HND来实施，所以高电压二极管HPD和HND具有高于第一输出缓冲器206A和第二输出缓冲器206B的第一操作电压和第二操作电压的击穿电压。优选地，当源极操作电压从-5V至5V摆动时，高电压二极管HPD和HND中的每一个具有30V的击穿电压。
根据本发明的特定实施例，可以安全地保护支持点反转方案的液晶显示器中的驱动集成电路的源极驱动器的内部电路，支持点反转方案的液晶显示器要求范围在负电压电平至正电压电平之间的操作电压电平。
如上文所描述，已关于优选实施例具体描述了本发明的技术思想，但应当注意前述实施例仅为了说明而非限制本发明来提供。具体地，虽然已关于提供至支持点反转方案的液晶显示器的驱动IC芯片中的源极驱动器的输出端子(输入/输出衬垫)的ESD保护电路进行了描述，但本发明也可以应用于要求范围在负电压电平至正电压电平之间的操作电压的器件。因此，本领域技术人员可以理解，可以在不偏离如在所附权利要求中限定的本发明的精神和范围的情况下进行各种改变和修改。

Claims (12)

1.一种静电放电保护电路，包括：
第一箝位器，其连接在第一输电线与接地线之间；
第二箝位器，其连接在所述接地线与第二输电线之间；
第一输出缓冲器，其连接在所述第一输电线与所述接地线之间，并提供第一操作电压至输入/输出衬垫；
第二输出缓冲器，其连接在所述接地线与所述第二输电线之间，并提供第二操作电压至所述输入/输出衬垫；
第一开关单元，其配置成将所述第一操作电压传送至所述输入/输出衬垫；
第二开关单元，其配置成将所述第二操作电压传送至所述输入/输出衬垫；
第一传送单元，其包括一个或多个二极管，所述第一传送单元包括的所述一个或多个二极管具有高于所述第一操作电压的击穿电压，并且串联连接在所述第一输电线与所述输入/输出衬垫之间；以及
第二传送单元，其包括一个或多个二极管，所述第二传送单元包括的所述一个或多个二极管具有高于所述第二操作电压的击穿电压，并且串联连接在所述输入/输出衬垫与所述第二输电线之间。
2.如权利要求1所述的静电放电保护电路，其中，所述第一传送单元包括一个二极管，并且所述第二传送单元包括两个二极管，所述两个二极管的击穿电压低于所述第一传送单元的所述二极管的击穿电压。
3.如权利要求2所述的静电放电保护电路，其中，所述第一传送单元和所述第二传送单元包括：
n阱，其形成在基片中；
第一p阱，其形成在所述n阱中；
第一n型掺杂区，其形成在所述第一p阱中；
第二p阱，其以预定距离与所述第一p阱隔开而形成在所述n阱中；
第二n型掺杂区，其形成在所述第二p阱中；以及
p型掺杂区，其形成在所述n阱中。
4.如权利要求3所述的静电放电保护电路，其中，所述n阱耦合到所述第一输电线，所述第一p阱耦合到所述第二输电线，所述第一n型掺杂区耦合到所述第二p阱，并且所述第二n型掺杂区和所述p型掺杂区耦合到所述输入/输出衬垫。
5.如权利要求1所述的静电放电保护电路，其中，所述第一传送单元包括两个二极管，并且所述第二传送单元包括一个二极管，所述第二传送单元的二极管的击穿电压高于所述第一传送单元的二极管的击穿电压。
6.如权利要求5所述的静电放电保护电路，其中，所述第一传送单元和所述第二传送单元包括：
p阱，其形成在基片中；
第一n阱，其形成在所述p阱中；
第一p型掺杂区，其形成在所述第一n阱中；
第二n阱，其以预定距离与所述第一n阱隔开而形成在所述p阱中；
第二p型掺杂区，其形成在所述第二n阱中；以及
n型掺杂区，其形成在所述p阱中。
7.如权利要求6所述的静电放电保护电路，其中，所述p阱耦合到所述第二输电线，所述第一n阱耦合到所述第一输电线，所述第一p型掺杂区耦合到所述第二n阱，并且所述第二p型掺杂区和所述n型掺杂区耦合到所述输入/输出衬垫。
8.如权利要求1所述的静电放电保护电路，其中，所述第一传送单元的所述二极管的击穿电压等于所述第二传送单元的所述二极管的击穿电压。
9.如权利要求8所述的静电放电保护电路，其中，所述第一传送单元和所述第二传送单元包括：
p阱，其形成在基片中；
n阱，其形成在所述p阱中；
p型掺杂区，其形成在所述n阱中；以及
n型掺杂区，其以预定距离与所述n阱隔开而形成在所述p阱中。
10.如权利要求9所述的静电放电保护电路，其中，所述p阱耦合到所述第二输电线，所述n阱耦合到所述第一输电线，并且所述p型掺杂区和所述n型掺杂区耦合到所述输入/输出衬垫。
11.如权利要求1所述的静电放电保护电路，其中所述第一输电线输出介于正电源电压与接地电压范围之间的电压，并且所述第二输电线输出介于负电源电压与所述接地电压范围之间的电压。
12.如权利要求1所述的静电放电保护电路，其中所述第一箝位器和所述第二箝位器中的每一个将相应输电线与所述接地线之间的电压维持在预定电压电平。
CN2009101655457A 2008-12-24 2009-07-30 静电放电保护电路 Active CN101764397B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0133879 2008-12-24
KR1020080133879A KR101036208B1 (ko) 2008-12-24 2008-12-24 정전기 방전 보호회로

Publications (2)

Publication Number Publication Date
CN101764397A CN101764397A (zh) 2010-06-30
CN101764397B true CN101764397B (zh) 2013-06-05

Family

ID=42265708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101655457A Active CN101764397B (zh) 2008-12-24 2009-07-30 静电放电保护电路

Country Status (5)

Country Link
US (1) US8139331B2 (zh)
JP (1) JP5586188B2 (zh)
KR (1) KR101036208B1 (zh)
CN (1) CN101764397B (zh)
TW (1) TWI397166B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111675B1 (en) 2010-04-07 2015-08-18 Xilinx, Inc. Stacked inductor structure
TWI409937B (zh) * 2010-09-07 2013-09-21 System General Corp 半導體結構
JP5614242B2 (ja) * 2010-10-29 2014-10-29 セイコーエプソン株式会社 画素回路、電気光学装置及び電子機器
TWI467728B (zh) * 2011-08-24 2015-01-01 Himax Tech Ltd 靜電放電保護元件及其電路
JP5896682B2 (ja) * 2011-10-18 2016-03-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8717723B2 (en) * 2012-01-10 2014-05-06 Xilinx, Inc. Driver circuit and method of generating an output signal
CN102662426B (zh) * 2012-05-07 2013-11-27 中国航天科技集团公司第九研究院第七七一研究所 一种具有自我esd保护功能的输出驱动电路
CN103117051B (zh) * 2013-03-12 2015-05-20 上海贝岭股份有限公司 一种用于智能电网的液晶驱动电路
US9054517B1 (en) * 2013-03-14 2015-06-09 S3C, Inc. Smart diagnosis and protection circuits for ASIC wiring fault conditions
US9048017B2 (en) 2013-03-14 2015-06-02 Xilinx, Inc. Circuits for and methods of implementing a gain stage in an integrated circuit
CN103295530A (zh) * 2013-06-28 2013-09-11 深圳市华星光电技术有限公司 具有静电保护功能的显示面板及电子装置
CN104979814B (zh) * 2014-04-02 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种静电放电保护电路
US9887188B2 (en) 2015-01-20 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electro-static discharge structure, circuit including the same and method of using the same
CN107342280B (zh) * 2016-05-03 2020-03-20 联咏科技股份有限公司 具有静电放电保护功能的输出电路
US10637235B2 (en) 2016-05-03 2020-04-28 Novatek Microelectronics Corp. Output circuit with ESD protection
JP2017216325A (ja) * 2016-05-31 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置
CN106783843B (zh) * 2017-01-06 2019-03-19 中国科学院高能物理研究所 静电防护电路、静电防护装置及芯片筛选方法
CN107147098A (zh) * 2017-07-12 2017-09-08 深圳市航顺芯片技术研发有限公司 一种用于高压焊点密度集成电路的esd保护结构
CN109254435B (zh) * 2018-11-09 2020-06-12 惠科股份有限公司 一种静电防护结构及显示装置
US20210296306A1 (en) * 2020-03-18 2021-09-23 Mavagail Technology, LLC Esd protection for integrated circuit devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236248B1 (en) * 1998-10-22 2001-05-22 Nec Corporation Output buffer circuit
CN1384980A (zh) * 1999-10-27 2002-12-11 模拟装置公司 差动放大器输入端防静电放电保护电路
CN1787320A (zh) * 2004-12-10 2006-06-14 上海宏力半导体制造有限公司 静电放电保护装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980058494A (ko) * 1996-12-30 1998-10-07 김영환 반도체 소자의 출력 버퍼
TW511268B (en) * 2000-04-21 2002-11-21 Winbond Electronics Corp Output buffer with excellent electrostatic discharge protection effect
JP2003023084A (ja) * 2001-07-05 2003-01-24 Matsushita Electric Ind Co Ltd Ｅｓｄ保護回路
KR100438669B1 (ko) * 2001-12-31 2004-07-03 주식회사 하이닉스반도체 정전기 특성이 향상된 반도체 장치
JP4114751B2 (ja) * 2004-03-31 2008-07-09 シャープ株式会社 半導体装置
US7277263B2 (en) * 2004-09-08 2007-10-02 Texas Instruments Incorporated Local ESD protection for low-capacitance applications
KR100688531B1 (ko) * 2005-02-14 2007-03-02 삼성전자주식회사 정전기 전압에 대해서도 안정적인 고전압 내성을 갖는 입출력 회로
JP4586739B2 (ja) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
US7652466B2 (en) * 2007-07-29 2010-01-26 Advantest Corporation Buffer circuit, amplifier circuit, and test apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236248B1 (en) * 1998-10-22 2001-05-22 Nec Corporation Output buffer circuit
CN1384980A (zh) * 1999-10-27 2002-12-11 模拟装置公司 差动放大器输入端防静电放电保护电路
CN1787320A (zh) * 2004-12-10 2006-06-14 上海宏力半导体制造有限公司 静电放电保护装置

Also Published As

Publication number Publication date
TW201025549A (en) 2010-07-01
KR20100075237A (ko) 2010-07-02
JP5586188B2 (ja) 2014-09-10
US8139331B2 (en) 2012-03-20
CN101764397A (zh) 2010-06-30
JP2010153779A (ja) 2010-07-08
US20100157494A1 (en) 2010-06-24
KR101036208B1 (ko) 2011-05-20
TWI397166B (zh) 2013-05-21

Similar Documents

Publication Publication Date Title
CN101764397B (zh) 静电放电保护电路
US6753836B2 (en) Liquid crystal device driver circuit for electrostatic discharge protection
US7710695B2 (en) Integrated circuit and electrostatic discharge protection circuit
CN1829411B (zh) 静电放电电路
CN104051453B (zh) 有源esd保护电路
KR101950943B1 (ko) 정전 보호 회로를 가지는 표시 장치 및 그것의 제조 방법
US20160156176A1 (en) Esd protection circuit with stacked esd cells having parallel active shunt
JP2008103714A (ja) マルチフィンガ・ターンオンのための同時及び分散自己バイアス法を用いた静電放電（ｅｓｄ）保護デバイス
CN102903715A (zh) 半导体集成电路
US7796367B2 (en) Electrostatic discharge circuit
US20140218830A1 (en) Over-limit electrical condition protection circuits for integrated circuits
US9545041B2 (en) I/O device, method for providing ESD protection for an I/O device and ESD protection device for an I/O device
US20210408786A1 (en) Circuit techniques for enhanced electrostatic discharge (esd) robustness
CN101588062A (zh) 半导体集成电路的保护电路、其驱动方法及***
CN104867922B (zh) 半导体集成电路装置以及使用该装置的电子设备
CN105575960B (zh) 用于芯片上静电放电保护方案的方法及电路
US6803632B2 (en) Semiconductor circuit having an input protection circuit
TWI418147B (zh) 低電壓輸出緩衝器及用於緩衝數位輸出資料之方法
CN106374907B (zh) 一种采用推挽式输出的电路
CN112310067A (zh) 静电保护电路
CN113075441B (zh) 一种输入电压检测电路及其接口电路
CN117240277B (zh) 一种衬底选择电路及电子设备
US11887982B2 (en) Compact protection device for protecting an integrated circuit against electrostatic discharge
US10659039B2 (en) Semiconductor device
JP3834436B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant