TWI418147B - 低電壓輸出緩衝器及用於緩衝數位輸出資料之方法 - Google Patents

低電壓輸出緩衝器及用於緩衝數位輸出資料之方法 Download PDF

Info

Publication number
TWI418147B
TWI418147B TW096104890A TW96104890A TWI418147B TW I418147 B TWI418147 B TW I418147B TW 096104890 A TW096104890 A TW 096104890A TW 96104890 A TW96104890 A TW 96104890A TW I418147 B TWI418147 B TW I418147B
Authority
TW
Taiwan
Prior art keywords
transistor
potential
gate
coupled
output
Prior art date
Application number
TW096104890A
Other languages
English (en)
Other versions
TW200737715A (en
Inventor
Paul T Bennett
John M Pigott
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200737715A publication Critical patent/TW200737715A/zh
Application granted granted Critical
Publication of TWI418147B publication Critical patent/TWI418147B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Description

低電壓輸出緩衝器及用於緩衝數位輸出資料之方法
本發明通常有關緩衝資料信號，而更明確而言，有關用以保護輸出緩衝器件之電路及方法。
邏輯器件(例如，提供數位資料的一微處理器)通常是在大約零伏特(0V)至大約5伏特(5V)或更少之間的輸出電壓範圍內操作，以提供邏輯信號；如此，邏輯器件具有一低電壓邏輯以啟動較高的切換速度。邏輯器件接收通常從一電池電壓取得的一供應電壓，且此供應電壓典型係實質低於電池電壓。在一些應用(例如，汽車應用)中，電池電壓係實質大於輸出電壓範圍與邏輯器件的供應電壓。例如，電池電壓可從大約12伏特(12V)至大約28伏特(28V)或甚至更大。
低電壓輸出緩衝器已使用在驅動至邏輯器件的數位信號，該邏輯器件具一低信號(例如，大約零伏特(0V))與一高信號(例如，大約2.5至大約5伏特(5V))之間的符合。在這些緩衝器中，閘控邏輯器件供應電壓的相關電晶體可較邏輯器件容忍更高電壓。大體上，然而，電壓愈高，電晶體的切換速度愈慢。當使用在汽車應用或使用超過一電源供應的其他應用，輸出緩衝器到電池電壓的短路可能會影響可靠度或停用輸出緩衝器。例如，在一積體電路器件中，對應輸出邏輯信號的埠或接腳可能會無意地連接(例如，經由不適當的焊接或不正確的PC板跡線)到指定提供電池電壓的一連接埠或接腳。無意地將輸入耦合到邏輯器件、或將輸出緩衝器的供應電壓輸入到這些電池電壓可能造成較高電壓的短路，及停用輸出緩衝器。
因此，期待使用一緩衝器電路，以避免當有足夠高的切換速度時，緩衝器電路於較高電壓短路會損壞。更明確而言，期待使用一低電壓邏輯器件的一緩衝器電路，以避免緩衝器電路於較高電壓短路的損壞。此外，期待一種用於將一信號緩衝到一低電壓邏輯器件之方法，以避免較高電壓短路的損壞。此外，本發明的其他需求特性及特徵可從本發明連同附圖及本發明背景的詳細描述而變得更顯然易見。
下列本發明的詳細描述本質上只是範例而不是對本發明或本發明的應用及使用的限制。此外，未受限於本發明的先前背景中出現的任何理論、或下面的詳細描述。
本發明是用於保護一輸出緩衝器(例如，低電壓高速電晶體)的切換元件以避免耦合到一電位之裝置及方法，其中該電位係實質大於此切換元件的適當操作範圍，例如交通工具中的電池電壓。在一示範性具體實施例中，裝置包含一輸出緩衝器，其具有：一供應輸入；一資料輸出；與一或多個隔離電晶體，其係耦合到供應輸入和資料輸出之至少一者。輸出緩衝器係配置耦合到在資料輸出上的一低電壓邏輯器件。隔離電晶體選擇具有一操作範圍，且允許在一電位上對此隔離電晶體進行偏壓，以避免低電壓高速電晶體受到供應輸入及/或資料輸出到一電池電壓的短路損壞。
請即參考圖式，圖1係根據本發明的一供應保護輸出緩衝器電路10的一示範性具體實施例電路圖。輸出緩衝器電路10包含：一輸出緩衝器12；一隔離電晶體13，其係連接到該輸出緩衝器12的一供應輸入；及一或多個稽納二極體22、24，其具有：一陰極，其係耦合到隔離電晶體13的一閘極；及一陽極，其係耦合到隔離電晶體13的一源極。輸出緩衝器12包含：一第一驅動電晶體15，其一源極係耦合到隔離電晶體13的源極；一第二驅動電晶體17，其一汲極係耦合到驅動電晶體15的一汲極；NAND邏輯14，其一輸出係耦合到驅動電晶體15的閘極；NOR邏輯16，其一輸出係耦合到驅動電晶體17的閘極；與一反相器18，其一輸出係耦合到NOR邏輯的一第一輸入16。隔離電晶體13的一汲極係配置接收一供應電位(VSUP)，且隔離電晶體13係配置當隔離電晶體13的一閘極是在一預定電位上偏壓時，將此供應電位(VSUP)供應給驅動電晶體15的源極。雖然NAND與NOR邏輯14和16是與驅動電晶體17和15成對，但是各種不同的邏輯器件與邏輯器件的組態可與驅動電晶體用17和15一起使用。輸出緩衝器12包括第一與第二輸入，其配置係分別接收一資料信號與一致能信號，且驅動電晶體17和15的汲極接合形成一輸出21，其配置係與一低電壓邏輯器件一起耦合。
輸出緩衝器12是三態輸出緩衝器，其可基於該致能信號而在輸出21上緩衝資料信號及產生一輸出信號(SDO)。例如，當致能信號表示一致能狀態時，輸出信號(SDO)代表一邏輯零(0)或邏輯壹(1)之一，且對應由資料信號所表示的邏輯。當致能信號表示一非致能狀態時，輸出信號(SDO)表示沒有資訊，而不管由資料信號所表示的邏輯。在此示範性具體實施例中，雖然顯示的輸出緩衝器12具有三態(例如，一電流源模式、一電流汲入模式、和一浮動模式)輸出緩衝器，但是兩狀態輸出緩衝器可與在兩模式(例如，電流源模式與電流汲入模式)中操作的輸出緩衝器電路10一起使用。NAND邏輯14可接收資料與致能信號，並將這些信號做NAND運算，以在驅動電晶體15的閘極上產生一第一信號，而且NOR邏輯16可接收資料信號與一反相的致能信號(例如，經由反相器18)，並將這些信號做NOR運算，以在驅動電晶體17的閘極上產生一第二信號。第一與第二信號是在一高值(例如，一預定正電位)與一低值(例如，零伏特(0V))的兩值之間改變。高值係對驅動電晶體15的閘極進行偏壓以使關閉，並對驅動電晶體17的閘極進行偏壓，以使電流從汲極流到驅動電晶體17的源極。低值是對驅動電晶體17的閘極進行偏壓以關閉，並對驅動電晶體15的閘極進行偏壓，以使電流從源極流到驅動電晶體15的汲極。
從供應給輸出緩衝器12的資料與致能信號的可能組合，第一與第二信號的三種不同組合可產生，且對應三個可能類型的輸出信號(SDO)(例如，邏輯零(0)、邏輯壹(1)、與沒有資訊)。當第一信號是一高值，且第二信號是一高值時，電流會從汲極流到驅動電晶體17的源極，但是不會從源極流到驅動電晶體15的汲極。在此情況，基於在驅動電晶體17源極上的接地，在輸出21的電位係對應零伏特(0V)，以表示一邏輯零(0)。當第一信號是一低值且第二信號是一低值時，電流會從源極流到驅動電晶體15的汲極，但是不會從汲極流到驅動電晶體17的源極。在此情況，在輸出21的電位係基於電位(VSUP)供應給驅動電晶體15的源極，以表示一邏輯壹(1)。當第一信號是一高值且第二信號是一低值時，電流不會在驅動電晶體15和17流動。在此情況，沒有零伏特(0V)或電位(VSUP)會在輸出21上產生，藉以表示沒有資訊。從這些類型的輸出信號(SDO)，輸出緩衝器12的操作範圍是從大約零伏特(0V)到大約電位(VSUP)，且電位(VSUP)係基於最大電位，且供應給耦合到輸出21的一低電壓邏輯器件。
在輸出緩衝器12中，驅動電晶體17是一正通道金屬氧化物半導體(PMOS)電晶體，且驅動電晶體15是一負通道金屬氧化物半導體(NMOS)電晶體。驅動電晶體17和15最好具有用於較快切換速度的一低電壓操作範圍(例如，從大約零伏特(0V)到大約3.3V或大約5伏特(5V))。隔離電晶體13是一負通道金屬氧化物半導體(NMOS)電晶體，且最好是可支援大於驅動電晶體17和15之操作範圍(例如，從大約零伏特(0V)到大約10伏特(10V))操作範圍的一NMOS。一較高操作範圍的特徵為電晶體的容量可接受電晶體閘極的較高電位。較大體積的NMOS電晶體通常具有比較小NMOS電晶體更高的操作範圍；如此，大於驅動電晶體17的NMOS電晶體最好選擇用於隔離電晶體13。此外，可支援高電壓及具有低導通電阻的例如一N型橫向雙擴散MOS(LDMOS)等之其他NMOS電晶體可用於隔離電晶體13。因為隔離電晶體13的操作範圍係高於驅動電晶體17的操作範圍，所以隔離電晶體13的切換速度係慢於驅動電晶體17和15的較高切換速度。耦合到隔離電晶體13閘極之一偏壓供應係對隔離電晶體13的閘極進行一預定偏壓電位(例如，大約10伏特(10V))的偏壓。稽納二極體22和24可保護隔離電晶體13的閘氧化物，以避免受到可能在偏壓供應連接上出現的暫態電壓的影響，例如靜電放電(ESD)脈衝不利地施加給偏壓供應連接。在另一示範性具體實施例中，當來自偏壓供應的偏壓電位不超過隔離電晶體13的閘氧化物崩潰電壓時，稽納二極體22和24可被排除。
操作上，隔離電晶體13的閘極係配置接收來自偏壓供應的預定偏壓電位(例如，一充電泵電壓(VCP))。當隔離電晶體13的閘極接收此偏壓電位時，電位(VSUP)可供應給驅動電晶體15的源極。偏壓電位係至少大於供應給驅動電晶體15源極的電位(VSUP)及有關隔離電晶體13的臨界電位組合，且偏壓電位最好足夠大於此組合，使得隔離電晶體13的導通電阻會不明顯，且最低限度影響在隔離電晶體13源極的電位。供應給隔離電晶體13閘極的偏壓電位因此大於供應給在驅動電晶體15源極上的輸出緩衝器12電位。隔離電晶體13的選擇使得施加給隔離電晶體13閘極的偏壓電位係至少大於隔離電晶體13的電位(VSUP)與臨界電位組合。在供應(例如，經由隔離電晶體13的汲極)給輸出緩衝器電路10短於實質大於想要供應電位的一電位(例如，電池電壓)之情況中，隔離電晶體13可透過限制電流從隔離電晶體13的汲極流到源極而避免損壞驅動電晶體17和15。例如，當供應電位(VSUP)增加到隔離電晶體13的飽和區域時，從隔離電晶體13汲極流到源極的電流會實質逐漸變成一最大電流。此電流限制接著將在隔離電晶體13源極上產生的電位(如此，供應給在驅動電晶體15源極上的輸出緩衝器12的供應電位)限制到小於大約偏壓電位(例如，充電泵電壓(VCP))與臨界電位之間差的一值。
圖2係根據本發明的一輸出保護輸出緩衝器電路20的一示範性具體實施例電路圖。輸出緩衝器電路20包含：輸出緩衝器12、一隔離電晶體19，其一源極係耦合到輸出緩衝器12的輸出；及一或多個稽納二極體26、28，其一陰極係耦合到隔離電晶體19的一閘極；其一陽極係耦合到輸出緩衝器12的輸出。類似在圖1顯示的隔離電晶體13，隔離電晶體19是一NMOS電晶體，例如一高壓橫向N型雙擴散MOS(DMOS)，且最好支援操作範圍係大於驅動電晶體17和15的操作範圍(例如，從大約零伏特(0V)到大約10伏特(10V))。隔離電晶體19的選擇係基於在輸出21上產生的一預定最大電位；如此，可供應給隔離電晶體19的源極。在此示範性具體實施例中，在輸出21上產生的最大電位是對應邏輯壹(1)信號的電位(VSUP)，且隔離電晶體19的選擇使得施加給隔離電晶體19閘極的偏壓電位係至少大於隔離電晶體19的電位(VSUP)與臨界電位的組合。稽納二極體26和28可保護隔離電晶體19的閘氧化物，以避免在電壓偏壓供應連接到隔離電晶體19上可能出現暫態電壓。當來自電壓偏壓供應的偏壓電位不超過隔離電晶體19的閘氧化物崩潰電壓時，稽納二極體26和28會被排除。
操作上，隔離電晶體19的一汲極係配置耦合到低電壓邏輯器件，以提供輸出信號(SDO)，且隔離電晶體19的閘極係配置接收預定偏壓電位。在此示範性具體實施例中，隔離電晶體19的閘極偏壓電位係大於電位(VSUP)與臨界電位的組合，且偏壓電位最好足夠大於此組合，使得隔離電晶體19的導通電阻出現不明顯，且最低限度影響隔離電晶體19的源極電位。在隔離電晶體19閘極上接收的電位因此大於經由驅動電晶體15的源極而供應給輸出緩衝器12的電位(VSUP)。在輸出緩衝器12的輸出21短於(例如，經由隔離電晶體19的汲極)實質大於想要供應電位的電位(例如，電池電壓)情況中，隔離電晶體19可透過限制從隔離電晶體19的汲極流到源極的電流而避免驅動電晶體17和15損壞。例如，當在隔離電晶體19的汲極所產生的電位增加到隔離電晶體19的飽和區域時，從隔離電晶體13汲極流到源極的電流會實質逐漸變成一最大電流。此電流限制接著將在隔離電晶體19源極上產生的電位(因此在輸出緩衝器12的輸出21上出現的電位)限制到小於大約隔離電晶體19的偏壓電位與臨界電位之間差的一值。
圖3係根據本發明的一輸出緩衝器電路30的另一示範性具體實施例電路圖。雖然圖1和2顯示具數位邏輯輸入(例如，NAND邏輯14和NOR邏輯16)的輸出緩衝器12，但是數位邏輯輸入的類比版本可與輸出緩衝器電路30一起使用。此外，雖然圖1和2分別顯示具輸出緩衝器12的隔離電晶體13和19個別結合，但是隔離電晶體13和19可合併成輸出緩衝器電路30。在此示範性具體實施例中，輸出緩衝器電路30包含：驅動電晶體17和15；一運算放大器(OPAMP)32，其係耦合到驅動電晶體17和15；及隔離電晶體13和19。此外，一電流限制器38係耦合到驅動電晶體17，用以調整在驅動電晶體17源極的電流。雖然一電流限制器38係合併到輸出緩衝器電路30，但是用以調整驅動電晶體17源極電流的其他電路可取代電流限制器38，例如一電流偵測器等。OPAMP 32與驅動電晶體17和15係一起形成用於類比信號的輸出緩衝器23。隔離電晶體13係耦合到輸出緩衝器23的一供應輸入(例如，驅動電晶體15的源極)，以限制在隔離電晶體13源極上產生的電位；如此，供應電位會供應給在驅動電晶體15源極上的輸出緩衝器23。供應給輸出緩衝器23的供應電位會被限制到小於大約偏壓電位(例如，充電泵電壓(VCP))與臨界電位之間差的一值。隔離電晶體19係耦合到輸出緩衝器23的輸出21(例如，驅動電晶體17和15的汲極)，以限制在隔離電晶體19源極上產生的電位(例如，從經由隔離電晶體19汲極的輸出21短路)；如此，電位可能出現在輸出緩衝器12的輸出21。可能在輸出21上出現的電位會被限制到小於大約隔離電晶體19的偏壓電位與臨界電位之間差的一值。
在此示範性具體實施例中，OPAMP 32具有：一第一輸入，其配置係接收一類比輸入信號；一第二輸入，其係耦合到驅動電晶體17和15的汲極；及一輸出，其係耦合到驅動電晶體15的閘極。電流限制器38包含：一電晶體34，其一集極係耦合到驅動電晶體17的閘極；及一電阻器36，其一第一端係耦合到電晶體34的一基極；及一第二端，其係耦合到電晶體34的一射極。電晶體34的基極亦耦合到驅動電晶體17的源極，且電晶體34的射極係耦合到一參考電位(例如，接地)。
圖4係根據本發明的一示範性具體實施例將一資料信號傳送給一低電壓邏輯器件的一方法100流程圖。在步驟115，資料信號係經由輸出緩衝器而緩衝到低電壓邏輯器件。在步驟105，輸出緩衝器的一輸入(例如，電壓供應)係經由一第一N型電晶體而受保護，以避免接收大於輸出緩衝器操作電位(例如，一最大操作電位)的一電位。第一N型電晶體的閘極是在大於操作電位的一電位上偏壓。當第一N型電晶體的汲極接收第一電位(例如，當供應接腳耦合到一電池)時，第一N型電晶體可在輸出緩衝器的輸入上產生一供應電位，且其小於或等於大約操作電位。在步驟110，輸出緩衝器的一輸出係經由第二N型電晶體而受保護，以避免接收大於操作電位的一第二電位。第二N型電晶體的閘極是在大於操作電位的一電位上偏壓。當第二N型電晶體的汲極接收第二電位(例如，當輸出接腳耦合到電池)時，第二N型電晶體會在輸出緩衝器的輸出上產生小於或等於大約操作電位的一電位。雖然描述的方法100可保護輸出緩衝器的輸入及保護輸出緩衝器的輸出，但是輸出緩衝器的輸入可獨自受保護，或輸出緩衝器的輸出可獨自受保護。在一示範性具體實施例中，在步驟110，當緩衝資料信號時，一供應電位可經由一隔離電晶體而提供給輸出緩衝器。隔離電晶體的閘極是在一第一電位上偏壓，其中該第一電位係至少大於在隔離電晶體源極的電位與一臨界電位(例如，在隔離電晶體13的閘極與源極之間二極體22和24的臨界電位)的組合。當偏壓隔離電晶體的閘極時，第一電位的選擇方式會減少第一電晶體的操作或"導通"電阻。在另一示範性具體實施例中，在步驟115，當緩衝資料信號時，一輸出信號可經由在輸出緩衝器輸出上的隔離電晶體而傳送給低電壓邏輯器件。第二電晶體的閘極是在一第二電位上偏壓，其中該第二電位係至少大於在第二電晶體源極上的電位與臨界電位(例如，在隔離電晶體19的閘極與源極之間的二極體26和28臨界電位)的組合。當偏壓第二電晶體的閘極時，第二電位的選擇方式會減少第二電晶體的操作或"導通"電阻。在另一示範性具體實施例中，當緩衝資料信號時，步驟110和115是一起執行。例如，供應電位係經由一第一隔離電晶體而提供給輸出緩衝器，並當緩衝資料信號時，輸出信號係經由在輸出緩衝器輸出上的一第二隔離電晶體而傳送給低電壓邏輯器件。
在一示範性具體實施例中，提供一種用以將一資料信號緩衝到一低電壓邏輯器件的電路，包含一輸出緩衝器，其具有一第一輸入、一電壓輸入與一輸出；及一第一N型電晶體，其一源極係耦合到第二輸入。第一輸入係配置接收該資料信號，電壓輸入係配置接收一供應電位，且該輸出係配置耦合到低電壓邏輯器件。第一電晶體具有一汲極，其配置係接收一第一電位，且其配置當閘極接收一偏壓電位時，將一第二電位供應給輸出緩衝器。第二電位係基於第一電位，且偏壓電位係大於供應電位。當第二電位大於供應電位時，第一電晶體係配置以保護在電壓輸入上之輸出緩衝器。當汲極接收大於供應電位的第一電位時，第一電晶體將第二電位限制到供應電位。電路進一步包含至少一二極體，其一陰極係耦合到閘極，且一陽極係耦合到源極。第一電晶體是一高壓橫向N型雙擴散金屬氧化物半導體。在一示範性具體實施例中，輸出緩衝器包含第二與第三電晶體、一NAND閘極、與一NOR閘。第二電晶體具有：一源極，其係耦合到第一電晶體的源極；一汲極、與一閘極，其配置係接收一第一信號。NAND閘具有：一輸入，其配置係接收資料信號；及一輸出，其耦合到第二電晶體的閘極。NAND閘係配置將資料信號做NAND運算，以產生第一信號。第三電晶體具有：一汲極，其係耦合到第二電晶體的汲極，以形成輸出緩衝器的輸出；一源極，其配置係耦合到一第三電位；及一閘極，其配置係接收一第二信號。NOR閘的一輸入係配置接收資料信號，且一輸出係耦合到第三電晶體的閘極。NOR閘係配置將資料信號做NOR運算，以產生第二信號。第二與第三電晶體具有一操作範圍，且最大電位係基於該操作範圍。在另一示範性具體實施例中，輸出緩衝器可包含第二、第三、與第四電晶體、及一電阻器。第二電晶體具有：一源極，其係耦合到第一電晶體的源極；一汲極；及一閘極，其配置係接收一第一信號。第三電晶體具有：一汲極，其係耦合到第二電晶體的汲極，以形成輸出緩衝器的輸出；一源極；及一閘極，其配置係接收一第二信號。第四電晶體具有：一集極，其係耦合到第三電晶體的閘極；一基極，其係耦合到第三電晶體的源極；及一射極，其配置係耦合到第三電位。電阻器具有：一第一端，其係耦合到第四電晶體的基極；及一第二端，其係耦合到第四電晶體的射極，且配置耦合到第三電位。在另一示範性具體實施例中，輸出緩衝器包含第二與第三電晶體與一運算放大器。第二電晶體具有一源極耦合到第一電晶體的源極；一汲極；與一閘極。第三電晶體具有：一汲極，其係耦合到第二電晶體的汲極；一源極，其配置係耦合到一第三電位；及一閘極。運算放大器具有：一第一輸入，其配置係接收該資料信號；一第二輸入，其係耦合到第三電晶體的汲極；及一輸出，其係耦合到第二電晶體的閘極。
在另一示範性具體實施例中，提供一種用以將一資料信號緩衝到一低電壓邏輯器件之電路，包含一輸出緩衝器，其具有一輸入與一輸出；及一第一N型電晶體，其一源極係耦合到輸出。輸入係配置接收該資料信號。輸出緩衝器係配置以基於該資料信號而產生一輸出信號，且該輸出信號具有一最大電位。第一電晶體的一汲極係配置耦合到低電壓邏輯器件；及一閘極係配置接收一偏壓電位。偏壓電位係大於該最大電位。當汲極接收大於該最大電位的一電位時，第一電晶體係配置保護在輸出上的輸出緩衝器。當汲極接收大該最大電位的一電位時，第一電晶體可在源極上產生一輸出電位，且其等於或小於該最大電位。電路進一步包含至少一二極體，且其一陰極係耦合到閘極；且一陽極係耦合到源極。在一示範性具體實施例中，輸出緩衝器包含第二與第三電晶體、一NAND閘極、與NOR閘。第二電晶體具有：一源極，其配置係耦合到一第一電位；一汲極，其係耦合到第一電晶體的源極；及一閘極，其配置係接收一第一信號。NAND閘具有一輸入，其配置係接收資料信號；及一輸出，其係耦合到第二電晶體的閘極。NAND閘係配置將資料信號做NAND運算，以產生第一信號。第三電晶體具有：一汲極，其係耦合到第二電晶體的汲極，以形成輸出緩衝器的輸出；一源極，其配置係耦合到一第二電位；及一閘極，其配置係接收一第二信號。NOR閘具有一輸入，其配置係接收資料信號；及具有一輸出，其係耦合到第三電晶體的閘極。NOR閘係配置將資料信號做NOR運算，以產生第二信號。第二與第三電晶體具有一操作範圍，且該最大電位係基於該操作範圍。在另一示範性具體實施例中，輸出緩衝器包含第二、第三、與第四電晶體、與一電阻器。第二電晶體具有：一源極，其配置係耦合到一第一電位；一汲極，其係耦合到第一電晶體的源極；及一閘極，其配置係接收一第一信號。第三電晶體具有：一汲極，其係耦合到第二電晶體的汲極與第一電晶體的源極；一源極；與一閘極。第四電晶體具有：一集極，其係耦合到第三電晶體的閘極；一基極，其係耦合到第三電晶體的源極；及一射極，其配置係耦合到一第二電位。電阻器具有一第一端，其係耦合到第四電晶體的基極與第三電晶體的源極；及具有一第二端，其係耦合到第四電晶體的射極，且配置係耦合到第二電位。在示範性另一具體實施例中，輸出緩衝器包含第二與第三電晶體與一運算放大器。第二電晶體具有一源極，其配置係耦合到一第一電位；一汲極，其係耦合到第一電晶體的源極；及一閘極。第三電晶體具有：一汲極，其係耦合到第二電晶體的汲極與第一電晶體的源極；一源極，其配置係耦合到一第二電位；及一閘極。運算放大器具有：一第一輸入，其配置係接收資料信號；一第二輸入，其係耦合到第三電晶體的汲極；及一輸出，其係耦合到第二電晶體的閘極。
在另一示範性具體實施例中，提供一種用以將一資料信號從一輸出緩衝器傳送至一低電壓邏輯器件之方法，其包含下列至少一步驟：經由一第一N型電晶體，保護輸出緩衝器的一輸入，以避免接收大於輸出緩衝器操作電位的一第一電位；經由一第二N型電晶體，保護輸出緩衝器的一輸出，以避免接收大於操作電位的一第二電位；及經由輸出緩衝器將資料信號緩衝到低電壓邏輯器件。保護輸入的步驟包含在大於操作電位的一第三電位上進行第一N型電晶體的閘極偏壓。當第一N型電晶體的汲極接收大於操作電位的第一電位時，第一N型電晶體可在輸入上產生小於或等於大約操作電位的一第四電位。保護輸出的步驟包含在大於操作電位的一第三電位上進行第二N型電晶體的閘極偏壓。當第二N型電晶體的汲極接收大於操作電位的第二電位時，第二N型電晶體可在輸出上產生小於或等於大約操作電位的一第四電位。
雖然至少一示範性具體實施例已在前面詳細描述，但是應了解到可以有許多變化。應亦了解到示範性具體實施例或一些示範性具體實施例只是範例，而不是以任何方式限制本發明的範圍、適用性或配置。相反地，前述將提供熟諳此技者實施示範性具體實施例或一些示範性具體實施例的一方便途徑。應了解到各種不同變化可以元件的功能及配置達成，而不致脫離文後申請專利範圍或合法等效物所提出本發明的範圍。
10、20、30．．．輸出緩衝器電路
13、19．．．隔離電晶體
22、24、26、28．．．稽納二極體
14．．．NAND邏輯
15．．．第一驅動電晶體
12、23．．．輸出緩衝器
18．．．反相器
16．．．第一輸入
21．．．輸出
17．．．驅動電晶體
32．．．運算放大器
36．．．電阻器
34．．．電晶體
38．．．電流限制器
本發明將連同下列圖式描述，圖中的相同數字係表示類似元件，其中：圖1係根據本發明的一供應保護輸出緩衝器電路的一示範性具體實施例電路圖；圖2係根據本發明的一輸出保護輸出緩衝器電路的一示範性具體實施例電路圖；圖3係根據本發明的一輸出緩衝器電路的另一示範性具體實施例電路圖；及圖4係根據本發明的一示範性具體實施例將資料信號傳送給一低電壓邏輯器件之一方法流程圖。
10．．．輸出緩衝器電路
13．．．隔離電晶體
22、24．．．稽納二極體
14．．．NAND邏輯
15．．．第一驅動電晶體
12．．．輸出緩衝器
18．．．反相器
16．．．第一輸入
21．．．輸出
17．．．驅動電晶體

Claims (9)

  1. 一種用以將一資料信號緩衝到一低電壓邏輯器件之電路，該電路包含：一三態輸出緩衝器，其回應於一致能信號並具有：至少一個驅動電晶體，其具有一第一操作範圍；一第一輸入，其配置以接收該資料信號；一第二輸入，其配置以接收該致能信號；一電壓輸入，其配置以接收一第一供應電位；及一輸出，其配置以耦合到該低電壓邏輯器件，其中該至少一個驅動電晶體係包含一第一驅動電晶體，其耦合於該電壓輸入與該輸出之間，其中該三態輸出緩衝器係調整以適合於該輸出處提供一電位，當該第一驅動電晶體導通時，該電位係對應於該第一供應電位；及一供應輸入保護電路，其連接至該三態緩衝器之該電壓輸入及配置以提供該第一供應電位，該供應輸入保護電路係包含一第一N型電晶體及至少一個二極體，其中該第一N型電晶體之一源極係耦合至所述電壓輸入，該第一N型電晶體之一汲極係配置以接收一第二電位，以及該第一N型電晶體之一閘極係耦合至一預定偏壓電位，該預定偏壓電位係大於該第一供應電位，以及該閘極亦通過該至少一個二極體來耦合至該第一N型電晶體之該源極，其中該至少一個二極體係包含一耦合至該閘極之陰極及一耦合至該源極之陽極，該第一N型電晶體係配置以當所述閘極接收該預定偏壓電位時供應該第一 供應電位至所述輸出緩衝器，其中該第一供應電位係基於該第二電位，以及該預定偏壓電位係大於該第二電位，以及其中所述第一N型電晶體係具有一第二操作範圍，該第二操作範圍係大於該至少一個驅動電晶體之該第一操作範圍，以及其中該第一N型電晶體係配置以當該第二電位增加至該第一N型電晶體之一飽和區域時，於所述電壓輸入處保護該輸出緩衝器之該至少一個驅動電晶體，以及其中當該第二電位增加至該第一N型電晶體之該飽和區域時，該第一N型電晶體係限制從該汲極流至該源極之電流，俾以提供該第一供應電位且該第一供應電位之位準係低於一會損害該至少一個驅動電晶體之位準。
  2. 如請求項1之電路，其中該第一電晶體係一高壓橫向N型雙擴散金屬氧化物半導體。
  3. 如請求項1之電路，其中該三態輸出緩衝器之該至少一個驅動電晶體係包含：該第一驅動器係具有一汲極、一閘極，以及一源極，該源極耦合至該第一N型電晶體之該源極；及第二驅動電晶體，其具有：一汲極，其耦合至該第一驅動電晶體之該汲極；一源極，其配置以耦合至一第三電位；及一閘極。
  4. 如請求項3之電路，其中所述第一驅動電晶體及第二驅動電晶體係具有該第一操作範圍。
  5. 如請求項3之電路，其中該三態輸出緩衝器更包含：一反及(NAND)閘，其具有：一第一輸出，其配置以接收該資料信號；一第二輸出，其配置以接收該致能信號；及一輸出，其耦合至該第一驅動電晶體之該閘極，其中該反及閘係配置以對該資料信號進行反及操作，以於該第一驅動器電晶體之該閘極處產生一信號；及一反或(NOR)閘，其具有：一第一輸入，其配置以接收該資料信號；一第二輸入，其配置以接收一反相致能信號；及一輸出，其耦合至該第二驅動電晶體之該閘極，其中該反或閘係配置以對該資料信號及該反相致能信號進行反或操作，以於該第二驅動電晶體之該閘極處產生一信號。
  6. 一種用以將一資料信號緩衝到一低電壓邏輯器件之電路，該電路包含：一三態輸出緩衝器，其回應於一致能信號並具有：至少一個驅動電晶體，其具有一第一操作範圍；一第一輸入，其配置以接收該資料信號；一第二輸入，其配置以接收該致能信號；一電壓輸入，其配置以接收一第一供應電位；及一輸出，其配置以耦合到該低電壓邏輯器件，其中該至少一個驅動電晶體係包含一第一驅動電晶體，其耦合於該電壓輸入與該輸出之間，其中該三態輸出緩衝器係調整以適合於該輸出處提供一第二電位，當該第一驅動電晶體導通時，該電位係對應於該第一供應電位；及 一供應輸入保護電路，其連接至該三態緩衝器之該電壓輸入及配置以提供該第一供應電位，該供應輸入電路係包含一隔離電晶體，其中該隔離電晶體之一源極係耦合至所述電壓輸入，該第一電晶體之一汲極係配置以接收一第二電位，以及該隔離電晶體之一閘極係耦合至一預定偏壓電位，該預定偏壓電位係大於該第一供應電位，以及該閘極亦通過隔離電晶體之該源極，所述隔離電晶體係配置以當所述閘極接收該預定偏壓電位時供應該第一供應電位至所述輸出緩衝器，其中該第一供應電位係基於該第二電位，以及該預定偏壓電位係大於該第二電位，以及其中所述隔離電晶體係具有一第二操作範圍，該第二操作範圍係大於該至少一個驅動電晶體之該第一操作範圍，以及其中該隔離電晶體係配置以當該第二電位增加至該隔離電晶體之一飽和區域時，於所述電壓輸入處保護該輸出緩衝器之該至少一個驅動電晶體，以及其中當該第二電位增加至該隔離電晶體之該飽和區域時，該隔離電晶體係限制從該汲極流至該源極之電流，俾以提供該第一供應電位且該第一供應電位之位準係低於一會損害該至少一個驅動電晶體之位準。
  7. 如請求項6之電路，其中該供應輸入保護電路更包含至少一個二極體，其中該至少一個二極體係包含：一陰極，其耦合至該隔離電晶體之該閘極；及一陽極，其耦合至該隔離電晶體之該源極。
  8. 如請求項6之電路，其中該三態輸出緩衝器之該至少一 個驅動電晶體係包含：一第一驅動器，其具有一汲極、一閘極，以及一源極，該源極耦合至該第一N型電晶體之該源極；及一第二驅動電晶體，其具有：一汲極，其耦合至該第一驅動電晶體之該汲極；一源極，其配置以耦合至一第三電位；及一閘極。
  9. 如請求項8之電路，其中該三態輸出緩衝器更包含：一反及(NAND)閘，其具有：一第一輸出，其配置以接收該資料信號；一第二輸出，其配置以接收該致能信號；及一輸出，其耦合至該第一驅動電晶體之該閘極，其中該反及閘係配置以對該資料信號進行反及操作，以於該第一驅動器電晶體之該閘極處產生一信號；及一反或(NOR)閘，其具有：一第一輸入，其配置以接收該資料信號；一第二輸入，其配置以接收一反相致能信號；及一輸出，其耦合至該第二驅動電晶體之該閘極，其中該反或閘係配置以對該資料信號及該反相致能信號進行反或操作，以於該第二驅動電晶體之該閘極處產生一信號。
TW096104890A 2006-02-24 2007-02-09 低電壓輸出緩衝器及用於緩衝數位輸出資料之方法 TWI418147B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/361,625 US7667491B2 (en) 2006-02-24 2006-02-24 Low voltage output buffer and method for buffering digital output data

Publications (2)

Publication Number Publication Date
TW200737715A TW200737715A (en) 2007-10-01
TWI418147B true TWI418147B (zh) 2013-12-01

Family

ID=38443392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096104890A TWI418147B (zh) 2006-02-24 2007-02-09 低電壓輸出緩衝器及用於緩衝數位輸出資料之方法

Country Status (3)

Country Link
US (2) US7667491B2 (zh)
TW (1) TWI418147B (zh)
WO (1) WO2007103611A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504564B2 (en) 2017-09-14 2019-12-10 Mediatek Inc. Systems for voltage regulation using signal buffers and related methods

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207759B2 (en) * 2009-03-12 2012-06-26 Fairchild Semiconductor Corporation MIPI analog switch for automatic selection of multiple inputs based on clock voltages
US9837967B2 (en) 2009-10-29 2017-12-05 Novatek Microelectronics Corp. Amplifier circuit with overshoot suppression
TWI463792B (zh) 2009-10-29 2014-12-01 Novatek Microelectronics Corp 具有過衝抑制功能的放大電路
JP2019193122A (ja) * 2018-04-25 2019-10-31 セイコーエプソン株式会社 出力バッファー回路、発振器、電子機器及び移動体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373435A (en) * 1993-05-07 1994-12-13 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US5455527A (en) * 1992-09-18 1995-10-03 Siemens Aktiengesellschaft CMOS buffer circuit with controlled current source
US5465190A (en) * 1992-07-16 1995-11-07 Sgs-Thomson Microelectronics S.A. Circuit and method for protecting power components against forward overvoltages
US6043680A (en) * 1998-02-02 2000-03-28 Tritech Microelectronics, Ltd. 5V tolerant I/O buffer
US6396326B1 (en) * 2000-06-30 2002-05-28 Intel Corporation High voltage driver having overshoot/undershoot protection circuitry
TW200520386A (en) * 2003-11-20 2005-06-16 Ind Tech Res Inst Input stage for mixed-voltage-tolerant buffer without leakage issue

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5830152A (ja) * 1981-08-17 1983-02-22 Toshiba Corp 半導体集積回路
JPS60177723A (ja) * 1984-02-24 1985-09-11 Hitachi Ltd 出力回路
US4623799A (en) * 1985-03-27 1986-11-18 Trw Inc. High speed analog/digital driver
US5006739A (en) * 1987-06-15 1991-04-09 Hitachi, Ltd. Capacitive load drive circuit
US4825108A (en) * 1987-06-15 1989-04-25 North American Philips Corporation, Signetics Division Voltage translator with restricted output voltage swing
US4970413A (en) * 1987-10-28 1990-11-13 Gigabit Logic VBB-feedback threshold compensation
US4855623A (en) * 1987-11-05 1989-08-08 Texas Instruments Incorporated Output buffer having programmable drive current
US5181091A (en) * 1988-04-29 1993-01-19 Dallas Semiconductor Corp. Integrated circuit with improved protection against negative transients
US5159426A (en) * 1988-04-29 1992-10-27 Dallas Semiconductor Corporation Integrated circuit with improved battery protection
US5107144A (en) * 1989-03-03 1992-04-21 Nec Corporation Integrated circuit having field effect transistors
US4988899A (en) * 1989-05-15 1991-01-29 National Semiconductor Corporation TTL gate current source controlled overdrive and clamp circuit
US5216294A (en) * 1989-05-31 1993-06-01 Samsung Electronics Co., Ltd. Data output buffer using a junction field effect transistor
US5039892A (en) * 1990-06-07 1991-08-13 National Semiconductor Corporation High speed data/tri-state sense circuit
US5140192A (en) * 1990-08-01 1992-08-18 Motorola, Inc. Bicmos logic circuit with self-boosting immunity and a method therefor
US5149991A (en) * 1991-06-06 1992-09-22 National Semiconductor Corporation Ground bounce blocking output buffer circuit
JPH05102402A (ja) * 1991-10-08 1993-04-23 Nec Corp 半導体装置
GB9207860D0 (en) * 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor component
US5495198A (en) * 1994-01-04 1996-02-27 Texas Instruments Incorporated Snubbing clamp network
US5528064A (en) * 1994-08-17 1996-06-18 Texas Instruments Inc. Structure for protecting integrated circuits from electro-static discharge
JPH08148986A (ja) * 1994-11-21 1996-06-07 Mitsubishi Electric Corp 出力バッファ回路
US5610425A (en) * 1995-02-06 1997-03-11 Motorola, Inc. Input/output electrostatic discharge protection circuit for an integrated circuit
US6147540A (en) * 1998-08-31 2000-11-14 Motorola Inc. High voltage input buffer made by a low voltage process and having a self-adjusting trigger point
US6560081B1 (en) * 2000-10-17 2003-05-06 National Semiconductor Corporation Electrostatic discharge (ESD) protection circuit
US6366124B1 (en) * 2001-05-16 2002-04-02 Pericom Semiconductor Corp. BiDirectional active voltage translator with bootstrap switches for mixed-supply VLSI
US7244470B2 (en) * 2001-07-10 2007-07-17 Cantega Technologies Inc. Protection of electrical power systems
US20030010528A1 (en) * 2001-07-10 2003-01-16 Niles Martin S. Bird resistant power line insulation
US20030085735A1 (en) * 2001-11-06 2003-05-08 Hagedorn Michael S. High impedance circuit with acknowledge
US7068091B1 (en) * 2003-02-27 2006-06-27 Cypress Semiconductor Corporation Voltage translator circuit formed using low voltage transistors
US7080288B2 (en) * 2003-04-28 2006-07-18 International Business Machines Corporation Method and apparatus for interface failure survivability using error correction
TWI230507B (en) * 2003-11-18 2005-04-01 Admtek Inc High voltage compatible output buffer consisted of low voltage devices
US7027332B2 (en) * 2004-05-13 2006-04-11 Solid State System Co., Ltd. Memory I/O driving circuit with reduced noise and driving method
US7078829B2 (en) * 2004-05-28 2006-07-18 Motorola, Inc. Self-powering input buffer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465190A (en) * 1992-07-16 1995-11-07 Sgs-Thomson Microelectronics S.A. Circuit and method for protecting power components against forward overvoltages
US5455527A (en) * 1992-09-18 1995-10-03 Siemens Aktiengesellschaft CMOS buffer circuit with controlled current source
US5373435A (en) * 1993-05-07 1994-12-13 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US6043680A (en) * 1998-02-02 2000-03-28 Tritech Microelectronics, Ltd. 5V tolerant I/O buffer
US6396326B1 (en) * 2000-06-30 2002-05-28 Intel Corporation High voltage driver having overshoot/undershoot protection circuitry
TW200520386A (en) * 2003-11-20 2005-06-16 Ind Tech Res Inst Input stage for mixed-voltage-tolerant buffer without leakage issue

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504564B2 (en) 2017-09-14 2019-12-10 Mediatek Inc. Systems for voltage regulation using signal buffers and related methods
TWI708132B (zh) * 2017-09-14 2020-10-21 聯發科技股份有限公司 電壓調節器、電子系統及相關方法

Also Published As

Publication number Publication date
TW200737715A (en) 2007-10-01
US20100102852A1 (en) 2010-04-29
US7667491B2 (en) 2010-02-23
US20070200598A1 (en) 2007-08-30
WO2007103611A3 (en) 2008-04-10
WO2007103611A2 (en) 2007-09-13
US7969196B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
TWI611552B (zh) 箝制電路、具有該箝制電路的半導體裝置以及該半導體裝置的箝制方法
US6504418B1 (en) Using thick-oxide CMOS devices to interface high voltage integrated circuits
US6753836B2 (en) Liquid crystal device driver circuit for electrostatic discharge protection
JP5519052B2 (ja) 負荷駆動装置
EP3499724B1 (en) Output driver with overvoltage protection
EP2124339B1 (en) Protection circuit for semiconductor integrated circuit and driving method therefor
US20180109255A1 (en) High voltage output driver with low voltage devices
US10903840B2 (en) Pad tracking circuit for high-voltage input-tolerant output buffer
US20130188287A1 (en) Protection circuit, charge control circuit, and reverse current prevention method employing charge control circuit
TWI418147B (zh) 低電壓輸出緩衝器及用於緩衝數位輸出資料之方法
TW202145734A (zh) 連接埠控制裝置
JP2005086805A (ja) パワーゲーティング技術、回路および集積回路装置
US8018268B1 (en) Over-voltage tolerant input circuit
CN111034048B (zh) 具有反向电流阻挡的传感器设备的高压输出驱动器
US6653884B2 (en) Input interface circuit for semiconductor integrated circuit device
US6842320B1 (en) Hot-pluggable over-voltage tolerant input/output circuit
US7965481B2 (en) High voltage tolerance circuit
US6184715B1 (en) Bus-hold input circuit adapted for receiving input signals with voltage levels higher than the voltage supply thereof
US7002372B2 (en) Moderate current 5V tolerant buffer using a 2.5 volt power supply
US6194923B1 (en) Five volt tolerant output driver
US6977524B2 (en) High current 5V tolerant buffer using a 2.5 volt power supply
JP2011199401A (ja) 電源供給装置
KR101231125B1 (ko) Cmos 트랜지스터의 pmos 트랜지스터 게이트 전압 제어 회로
CN113722253A (zh) 端口控制装置
JP4428215B2 (ja) 入力保護回路