CN117240277B - 一种衬底选择电路及电子设备 - Google Patents

Abstract

本申请涉及电路领域，公开了一种衬底选择电路及电子设备，该衬底选择电路包括：功率器件和衬底开关模块；功率器件的漏极连接衬底开关模块的电压输入端，功率器件的源极连接衬底开关模块的电压输出端，功率器件的背栅极连接衬底开关模块的背栅连接端；在电压输入端的输入电压大于电压输出端的输出电压的情况下，衬底开关模块控制背栅连接端与电压输出端连接；在输入电压小于输出电压的情况下，衬底开关模块控制背栅连接端与电压输入端连接。该衬底选择电路结构简单实用，不仅能够避免串联防反接方案应用在功率器件上的版图较大的缺点，还能够避免使用比较器入的非线性变化，从而减小版图面积，使该衬底选择电路的生产和制造成本更低，实用性更强。

Description

一种衬底选择电路及电子设备

技术领域

本申请涉及电路领域，尤其涉及一种衬底选择电路及电子设备。

背景技术

MOS管（MOSFET）是金属氧化物半导体场效应管，功率MOS管是大功率MOS器件。随着电子电力技术的发展，功率MOS管以其高频性能好、开关损耗小、输入阻抗高、驱动功率小、驱动电路简单等优点，在用于电源，电机，汽车电子等设备的开关电源电路中，作为开关得到了越来越广泛的应用。

但是，在实际应用过程中，可能会出现功率MOS管的反接现象，如此很可能会对功率MOS管造成伤害，并带来安全隐患，因此需要应用到防反接电路。然而，现有用于功率MOS管的防反接电路往往比较复杂，不仅成本偏高，还会导致电路版图的面积较大，无法实现更高的集成化效果。

综上所述，需要提供一种能够减小版图面积的衬底选择电路及电子设备。

发明内容

本申请提出一种衬底选择电路及电子设备，能够在降低功率MOS管反接风险的基础上，减小电路版图的面积。

第一方面，本申请提出了一种衬底选择电路，包括：功率器件和衬底开关模块；

所述功率器件的漏极连接所述衬底开关模块的电压输入端，所述功率器件的源极连接所述衬底开关模块的电压输出端，所述功率器件的背栅极连接所述衬底开关模块的背栅连接端；

在所述电压输入端的输入电压大于所述电压输出端的输出电压的情况下，所述衬底开关模块控制所述背栅连接端与所述电压输出端连接；

在所述输入电压小于所述输出电压的情况下，所述衬底开关模块控制所述背栅连接端与所述电压输入端连接。

可选地，所述衬底开关模块包括第一开关电路和第二开关电路，所述第一开关电路的电压输入端和所述第二开关电路的电压输入端相连接，所述第一开关电路的电压输出端和所述第二开关电路的电压输出端相连接；所述第一开关电路的背栅连接端和所述第二开关电路的背栅连接端相连接；

在所述输入电压大于所述输出电压的情况下，所述第二开关电路断开，所述第一开关电路控制所述第一开关电路的背栅连接端与所述第一开关电路的电压输出端之间的电路导通；

在所述输入电压小于所述输出电压的情况下，所述第一开关电路断开，所述第二开关电路控制所述第二开关电路的背栅连接端与所述第二开关电路的电压输入端之间的电路导通。

可选地，所述第一开关电路包括第一开关单元，所述第一开关单元包括第一开关；

所述第一开关分别与所述电压输入端、所述电压输出端以及所述背栅极相连接，所述电压输入端的输入电压大于第一预设阈值的情况下，所述第一开关导通，使所述电压输出端与所述背栅极之间导通。

可选地，所述第一开关单元还包括第一单向子电路；

所述第一单向子电路分别与所述电压输入端、所述第一开关以及接地端相连接，所述电压输入端的输入电压大于第二预设阈值的情况下，电流导通方向为所述电压输入端至所述接地端。

可选地，所述第一开关电路还包括第二开关单元，所述第二开关单元包括第二开关和第三开关；

所述第三开关分别与所述电压输入端、所述电压输出端以及所述第二开关相连接；

所述第二开关分别与所述电压输出端以及所述背栅连接端相连接，所述第二开关导通的情况下，控制所述电压输出端与所述背栅连接端之间导通。

可选地，所述第二开关单元还包括第二单向子电路；

所述第二单向子电路设置在所述第三开关与接地端以及所述第二开关之间；所述第二单向子电路导通的情况下，保护所述第二开关，并控制所述第二开关关断。

可选地，所述第二开关单元还包括第三单向子电路，所述第三单向子电路设置于所述第一开关电路的电压输出端和所述第一开关电路的背栅连接端之间，电流导通方向为所述第一开关电路的背栅连接端至所述第一开关电路的电压输出端；

所述第三单向子电路分别与所述电压输出端以及所述背栅连接端相连接。

可选地，所述第二开关电路包括第四开关；

所述第四开关分别与所述电压输入端、所述电压输出端以及所述背栅连接端相连接。

可选地，所述第二开关电路还包括：第四单向子电路；

所述第四单向子电路分别与所述背栅连接端以及所述电压输出端相连接，在所述背栅连接端电压大于所述电压输出端的情况下，控制所述背栅连接端的电流泄放到所述电压输出端。

第二方面，还提供了一种电子设备，包括第一方面任一项所述的衬底选择电路。

本申请的优点在于：本申请使用的衬底开关模块能够在输入电压小于输出电压的情况下，控制背栅连接端与电压输入端连接，在输入电压大于输出电压的情况下，控制背栅连接端与电压输出端连接，使得背栅连接端始终能够与电压输入端（输入电压）和电压输出端（输出电压）两者中电压较小的一者连接，从而避免反接，即可以避免背栅连接端与两者中电压较大的一者连接，实现了功率MOS管的防反接功能。该结构未添加比较器等复杂元件，因此能够避免比较器输出的逻辑0或逻辑1所产生的非线性变化量，从而不需要在电路中增加非线性控制，降低了线路的设计难度，并减小了这部分所需的版图面积。并且本申请的衬底开关模块在多数情况下均能够使功率器件的背栅极通过背栅连接端与电压输入端和电压输出端中电压最低的那个连接，因此不需要引入其他电路应对特殊情况，可进一步减小电路版图的面积，且通用性更强。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方案的目的，而并不认为是对本申请的限制。而且在整个附图中，用同样的参考符号表示相同的部件。在附图中：

图1a是功率器件的示意图；

图1b是功率器件的各极的连接端示意图；

图2是本申请实施例提供的一种衬底选择电路的示意图；

图3是本申请实施例提供的一种衬底选择电路的衬底开关模块的示意图；

图4是本申请实施例提供的一种衬底选择电路的第一开关电路的工作原理示意图；

图5是本申请实施例提供的一种衬底选择电路的第一开关单元111的结构示意图；

图6是本申请实施例提供的一种衬底选择电路的第二开关单元的结构示意图；

图7是本申请实施例提供的一种衬底选择电路的第二开关电路的结构示意图。

具体实施方式

下面将参照附图更详细接地端描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻接地端理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。

图1a为典型的功率器件MN0，即功率MOS管，包括四个连接端的N型功率MOS管，图1b为功率器件MN0作为负载开关管（功率开关管）的典型连接方式。其中V_IN为电压输入端，V_OUT为电压输出端，G为功率器件MN0的栅极（开关控制端），B为功率器件MN0的背栅极（衬底电气连接端）、D为功率器件MN0的漏端、S为功率器件MN0的源端。对于功率器件MN0，期望的电压传输通路为从电压输入端V_IN传输到电压输出端V_OUT，其余传输通路，如从电压输出端V_OUT传输到电压输入端V_IN，从电压输出端V_OUT经背栅连接端V_SUB传输到电压输入端V_IN，从背栅连接端V_SUB传输到电压输入端V_IN等，均为不期望的电压传输通路。因此，若要达到以上的期望传输路径，需要确保背栅连接端V_SUB始终选择电压输入端V_IN和电压输出端V_OUT中电压较低的一端进行连接。

传统的方式通过比较器等复杂的电路实现电压输入端V_IN与电压输出端V_OUT之间电压的选择。以有源比较器防反接方案为例，由于引入了比较器来实现对图1b中电压输入端V_IN和电压输出端V_OUT电平的比较，从而将背栅连接端V_SUB的电平连接到电压输入端V_IN和电压输出端V_OUT中更低的点位，而比较器的输出结果是逻辑0或逻辑1，而无论是“0-1”还是“1-0”，都是非线性的变化量。而非线性的变化量需要引入了非线性控制，从而增加了线路设计难度，并且需要额外的版图面积。

现有的另一种方法是串联的防反接方案，然而串联的防反接通路应用在功率器件这种具有大功率输出和低导通阻抗的特殊情况时，必然会引入较大的版图面积，通常为无防反接电路版图面积的四倍。

因此现有的用于功率器件防反接的方案，不仅会增加线路设计难度，还需要较大的版图面积。

为解决上述问题，本申请实施例提出的一种衬底选择电路及电子设备。本申请实施例的衬底开关模块能够在所有情况下均能够使功率器件的背栅极通过背栅连接端与电压输入端和电压输出端中电压最低的那个连接，并且在输入电压小于输出电压的情况下，控制背栅连接端与电压输入端连接从而避免反接；因此不仅不需要引入其他电路应对特殊情况串联的防反接方案，从而避免引入非线性变化，够减小版图面积，而且也能够避免使用比较器而产生的逻辑0或逻辑1输出所导致的非线性变化量，从而不需要在电路中增加非线性控制，降低了线路的设计难度，并减小了这部分所需的版图面积。衬底开关模块的电压输入端、电压输出端以及背栅极连接端分别与功率器件的漏极、源级和背栅极相连接，线路连接简单，因此，本申请实施例的衬底选择电路结构简单实用，不仅能够避免串联防反接方案应用在功率器件上的版图较大的缺点，还能够避免使用比较器入的非线性变化，从而减小版图面积，进而还能够使该衬底选择电路的生产和制造成本更低，实用性更强。

实施例一

如图2所示，为本申请实施例提供的一种衬底选择电路的示意图，该衬底选择电路包括：功率器件MN0和衬底开关模块100。功率器件MN0的漏极连接衬底开关模块100的电压输入端，功率器件MN0的源极连接衬底开关模块100的电压输出端，功率器件MN0的背栅极（背栅端）连接衬底开关模块100的背栅连接端；在电压输入端的输入电压大于电压输出端的输出电压的情况下，衬底开关模块100控制背栅连接端与电压输出端连接；在输入电压小于输出电压的情况下，衬底开关模块100控制背栅连接端与电压输入端连接。

其中，功率器件可以是任意功率MOSEFET，可选地为N型功率MOSEFET，功率器件的背栅极（Body引脚）可理解为用于控制功率MOS管工作状态以实现特定功能的引脚，衬底开关模块可以是用于对与功率器件的背栅极所连接的背栅连接端与电压输出端或电压输入端进行调整的电路结构，且本实施例对其具体结构不做具体限定，只要其能够调整背栅连接端与电压输出端或电压输入端的连接即可。

衬底开关模块100能够在电压输入端的输入电压小于电压输出端的输出电压的情况下，控制背栅连接端与电压输入端连接，在电压输入端的输入电压大于电压输出端的输出电压的情况下，控制背栅连接端与电压输出端连接，使得背栅连接端始终能够与电压输入端和电压输出端两者中电压较小的一者连接，从而实现功率MOS管的防反接功能。由于本申请没有使用比较器，因此能够避免比较器输出的逻辑0或逻辑1所产生的非线性变化量，从而不需要在电路中增加非线性控制，不仅能够降低线路的设计难度，还能够减小非线性控制部分所需的版图面积。并且本申请的衬底开关模块100在多数情况下均能够使功率器件MN0的背栅极通过背栅连接端与电压输入端和电压输出端中电压最低的那个连接，因此不需要引入其他电路应对特殊情况，从而能够进一步减小电路版图的面积，且通用性更强。

图3示出本申请实施例提供的一种衬底选择电路的衬底开关模块100的示意图，如图3所示，衬底开关模块100包括第一开关电路101和第二开关电路102，第一开关电路101的电压输入端和第二开关电路102的电压输入端相连接，第一开关电路101的电压输出端和第二开关电路102的电压输出端相连接；第一开关电路101的背栅连接端和第二开关电路102的背栅连接端相连接。在输入电压大于输出电压的情况下，第二开关电路102断开，第一开关电路101控制第一开关电路101的背栅连接端与第一开关电路101的电压输出端之间的电路导通。在输入电压小于输出电压的情况下，第一开关电路101断开，第二开关电路102控制第二开关电路102的背栅连接端与第二开关电路102的电压输入端之间的电路导通。

在本实施例中，设置包括第一开关电路101和第二开关电路102的衬底开关模块100，第一开关电路101可以在电压输入端的输入电压大于电压输出端的输出电压时，将电压输出端与背栅连接端导通，第二开关电路102可以在电压输出端的输出电压大于电压输入端的输入电压时，将电压输入端与背栅连接端导通，如此，通过两个开关电路，实现将功率器件的背栅极与电压更低的那端连接，并使得该衬底电路的结构更加稳定和安全。

图4示出本申请实施例提供的一种衬底选择电路的第一开关电路101的工作原理示意图，图5示出本申请实施例提供的一种衬底选择电路的第一开关单元111的结构示意图，如图4和图5所示，第一开关电路101包括第一开关单元111，第一开关单元111包括第一开关。第一开关分别与电压输入端VIN、电压输出端VOUT以及背栅极B（背栅连接端V_SUB）相连接，电压输入端VIN的输入电压大于第一预设阈值的情况下，第一开关导通，使电压输出端VOUT与背栅极B之间导通。其中，第一预设阈值为能够使第一开关导通的值。

在实际应用中，设置包括第一开关单元111的第一开关电路101，第一开关单元111可以在电压输入端的输入电压大于电压输出端的输出电压时，将电压输出端与背栅连接端导通，在电压输出端的输出电压大于电压输入端的输入电压时，将电压输出端与背栅连接端断开，如此，通过第一开关单元111，实现在电压输出端的电压更低时，将功率器件的背栅极与电压输出端连接，在电压输入端的输入电压更低时，将功率器件的背栅极与电压输出端断开，并阻止电压更大的一端与背栅连接端导通，保护功率器件MN0。

在一些实施例中，如图5所示，第一开关单元111还包括第一单向子电路。第一单向子电路分别与电压输入端V_IN、第一开关以及接地端GND相连接，电压输入端V_IN的输入电压大于第二预设阈值的情况下，电流导通方向为电压输入端V_IN至接地端GND。接地端GND也可是本申请的衬底选择电路的0点电位。具体地，第一开关单元111包括第五NMOS管MN5，第五NMOS管MN5的栅极与电压输入端V_IN相连接，源极与背栅连接端V_SUB相连接，漏极与电压输出端V_OUT相连接。第五NMOS管MN5的栅极还与第一单向子电路相连接。其中，第二预设阈值为能够使第一单向子电路导通，并且能够使第一单向子电路保持导通状态的值。

其中，接地端可理解为该衬底选择电路的电势最低处，其不一定直接接地，也可以和负极母线或者零点电压连接等。

第一单向子电路用于实现背栅连接端V_SUB对电压输出端V_OUT的短接（单向低阻作用），同时还能够做为电压输出端V_OUT对背栅连接端V_SUB的静电防护，使第一开关单元111更加稳定。

具体地，第一单向子电路包括至少两个串联的PMOS管。以第一单向子电路包括串联的第一PMOS管MP1和第二PMOS管MP2为例，第一PMOS管MP1的源级与电压输入端V_IN相连接，栅极和漏极与第二PMOS管MP2的源级相连接；第二PMOS管MP2的栅级和漏极均接地。

可以理解的是，上述第一单向子电路的结构只是本实施例的一种实施方式，本实施例并不以此为限，例如也可也使用多个二极管串联。

第一单向子电路中的串联的多个PMOS管组成了二极管串，但是由于在工艺上，PMOS管的面积小于二极管，因此能够在不影响功能的前提下，缩减该支路的版图面积，减小了静态功耗，同时还能够通过限流保护第三PMOS管MP3，防止第三PMOS管MP3热损伤。

在另一些实施例中，第一开关电路101还可以包括第三PMOS管MP3，第三PMOS管MP3设置在第一单向子电路与接地端GND之间。第三PMOS管MP3的源级与第二PMOS管MP2的栅极以及漏极相连接，漏极与接地端GND相连接，栅极与电压输出端V_OUT相连接。

在电压输入端V_IN的输入电压大于电压输出端V_OUT的情况下，第三PMOS管MP3开启，将对从电压输入端V_IN输入的第一开关单元111的电荷进行泄放。第一单向子电路的分压和限流作用，还能够保护第三PMOS管MP3，防止第三PMOS管MP3热损伤。

进一步地，第一开关电路101还可以包括第一电阻R1，第一电阻R1设置在电压输入端V_IN与第一单向子电路之间。第一电阻R1的一端与电压输入端V_IN相连接，另一端与第一PMOS管MP1的源级相连接。第一电阻R1用于对电压输入端V_IN的输入电压进行钳位以及限流，从而更加稳定地控制第一开关的开启。

当电压输入端V_IN接到外部电源端，电压输出端V_OUT浮空（不接任何电平）或对接地端GND低阻时，第一开关的第五NMOS管MN5导通，使电压输出端V_OUT与背栅连接端V_SUB导通，实现衬底选择电路选择更低电平的功能。当电压输出端V_OUT接到外部电源端，电压输入端V_IN浮空（不接任何电平）或对接地端GND低阻时，即电压输出端V_OUT的输出电压大于电压输入端V_IN的输入电压时，第一开关的第五NMOS管MN5关断，使电压输出端V_OUT与背栅连接端V_SUB断开。

图6示出本申请实施例提供的一种衬底选择电路的第二开关单元112的结构示意图，如图4和图6所示，第一开关电路101还包括第二开关单元112，第二开关单元112包括第二开关和第三开关。第三开关分别与电压输入端V_IN、电压输出端V_OUT以及第二开关相连接，电压输出端V_OUT控制第三开关的导通，第三开关导通时，控制第二开关关断。第二开关分别与电压输出端V_OUT以及背栅连接端V_SUB相连接，第二开关导通的情况下，控制电压输出端V_OUT与背栅连接端V_SUB之间导通。

设置包括第二开关和第三开关的第二开关单元112，在电压输出端V_OUT的电平逐渐升高的情况下，第三开关和第二开关依次导通，使电压输出端V_OUT与背栅连接端V_SUB导通，如此，通过两个开关，在电压输出端V_OUT的电压逐渐接近电压输入端V_IN情况下，实现将功率器件的背栅极与电压更低的那端连接，并使得该衬底电路的结构更加稳定。

具体地，第二开关包括第六PMOS管MP6，第六PMOS管MP6的源级分别与电压输出端V_OUT、第三单向子电路的输出端以及第三开关相连接，栅极与第二单向子电路的输出端相连接，漏极分别与第三单向子电路的输入端以及背栅连接端V_SUB相连接。

第三开关包括第六NMOS管MN6，第六NMOS管MN6的漏极与电压输入端V_IN相连接，栅极分别与第六PMOS管的源级、第三单向子电路以及电压输出端V_OUT相连接，源级与第二单向子电路的输入端相连接。

当电压输入端V_IN接到外部电源端，电压输出端V_OUT浮空（不接任何电平）或对接地端GND低阻时，第三开关的第六NMOS管MN6关断，使第二开关的第六PMOS管MP6导通，从而使电压输出端V_OUT与背栅连接端V_SUB通过第六PMOS管MP6导通，实现衬底选择电路选择更低电平的功能。当电压输出端V_OUT接到外部电源端，电压输入端V_IN浮空（不接任何电平）或对接地端GND低阻时，即电压输出端V_OUT的输出电压大于电压输入端V_IN的输入电压时，第三开关的第六NMOS管MN6导通，使第二开关的第六PMOS管MP6关断，电压输出端V_OUT与背栅连接端V_SUB断开。

在一些实施例中，如图6所示，第二开关单元112还可以包括第二单向子电路。第二单向子电路设置在所述第三开关与接地端GND以及第二开关之间；第二单向子电路导通的情况下，保护第二开关，并控制第二开关关断。

第二单向子电路能够实现背栅连接端V_SUB对电压输出端V_OUT的短接（单向低阻作用），同时还可以做为电压输出端V_OUT对背栅连接端V_SUB的静电防护，使第二开关单元112更加稳定。

第二单向子电路包括至少两个串联的PMOS管。以第二单向子电路包括串联的第四PMOS管MP4和第五PMOS管MP5为例，第四PMOS管MP4的源级与第六NMOS管MN6的源级相连接，栅极和漏极与第五PMOS管MP5的源级相连接；第五PMOS管MP5的栅级和漏极均接地，第五PMOS管MP5的栅级和漏极还与第六PMOS管MP6的栅极相连接。其中，第四PMOS管MP4和第五PMOS管MP5之间还可以增加一个或多个串联的PMOS管。

可以理解的是，上述第二单向子电路的结构只是本实施例的一种实施方式，本实施例并不以此为限，例如也可也使用多个二极管串联。

第二单向子电路中的串联的多个PMOS管组成了二极管串，但是由于在工艺上，PMOS管的面积小于二极管，因此能够在不影响功能的前提下，缩减该支路的版图面积，减小了静态功耗，同时还能够通过限流保护第六PMOS管MP6栅极的压降。

进一步地，如图6所示，第二开关单元112还包括第三单向子电路。第三单向子电路设置于第一开关电路101的电压输出端V_OUT和第一开关电路101的背栅连接端V_SUB之间，电流导通方向为第一开关电路101的背栅连接端V_SUB至第一开关电路101的电压输出端V_OUT。第三单向子电路分别与电压输出端V_OUT以及背栅连接端V_SUB相连接。

在背栅连接端V_SUB的电压大于电压输出端V_OUT时，第三单向子电路导通，控制背栅连接端V_SUB的电流泄放到电压输出端V_OUT，从而保护电路和功率器件MN0。

第三单向子电路包括第一二极管D1。第一二极管D1的阴极与电压输出端V_OUT相连接，阳极与背栅连接端V_SUB相连接。

二极管的导通压降大约在0.5V至0.6V的范围之间。由于背栅连接端V_SUB的电压有可能大于电压输出端V_OUT的电压，因此，通过第三单向子电路中的第一二极管D1不仅能够泄放掉背栅连接端V_SUB的电荷，还能进行电压钳位，实现背栅连接端V_SUB的电压对电压输出端V_OUT的电压的跟随。

在另一些实施例中，第二开关单元112还包括第二电阻R2，第二电阻R2设置在电压输入端V_IN与第二单向子电路之间。第二电阻R2的一端与电压输入端V_IN相连接，另一端与第四PMOS管MP4的源级相连接。

第二电阻R2用于对电压输入端V_IN的输入电压进行钳位以及限流。

进一步地，第二开关单元112还包括第四电阻R4，第四电阻R4设置在接地端GND与第二单向子电路之间。第四电阻R4的一端与接地端GND相连接，另一端与第五PMOS管MP5的漏级相连接。

第四电阻R4能够降低线路上的电压和电流，从而保护第六PMOS管MP6的栅极。

图7示出本申请实施例提供的一种衬底选择电路的第二开关电路102的结构示意图，如图7所示，第二开关电路102包括第四开关。第四开关分别与电压输入端V_IN、电压输出端V_OUT以及背栅连接端V_SUB相连接。

在电压输出端V_OUT的电压大于电压输入端V_IN的情况下，电压输出端V_OUT控制第四开关导通，第四开关导通控制电压输入端V_IN与背栅连接端V_SUB导通，实现将功率器件的背栅极与电压更低的那端连接。

具体地，第四开关包括并联的第一NMOS管MN1和第二NMOS管MN2。第一NMOS管MN1和第二NMOS管MN2的栅极均与电压输出端V_OUT相连接，第一NMOS管MN1和第二NMOS管MN2的源极均与背栅连接端V_SUB相连接，第一NMOS管MN1和第二NMOS管MN2的漏极均与电压输入端V_IN相连接。

其中，第二NMOS管MN2的背栅极与电压输出端V_OUT相连接；第一NMOS管MN1的背栅极与其源极相连接。

当背栅连接端V_SUB的电压大于电压输入端V_IN时，以及当电压输出端V_OUT的电压大于电压输入端V_IN时（反接时），背栅连接端V_SUB的电流能够通过第一NMOS管MN1流向电压输入端V_IN，从而对背栅连接端V_SUB的电流进行快速泄放，保护功率器件MN0。同时，第二NMOS管MN2能够在电压输出端V_OUT的电压大于电压输入端V_IN的情况下，始终保持背栅连接端V_SUB与电压输入端V_IN相连接，实现将功率器件的背栅极与电压更低的那端连接。

如图7所示，第二开关电路102还包括第四单向子电路。第四单向子电路分别与背栅连接端V_SUB以及电压输出端V_OUT相连接。

在背栅连接端V_SUB电压大于电压输出端V_OUT的情况下，第四单向子电路能够实现将背栅连接端V_SUB的电流泄放到电压输出端V_OUT，从而保护功率器件MN0。

具体地，第四单向子电路可以包括并联的第二二极管D2，第三NMOS管MN3和第四NMOS管MN4。第二二极管D2的阳极、第三NMOS管MN3的漏极和第四NMOS管MN4的漏极均与背栅连接端V_SUB相连，第二二极管D2的阴极、第三NMOS管MN3的源极和第四NMOS管MN4的源极均与电压输出端V_OUT相连接；第三NMOS管MN3的栅极与电压输出端V_OUT相连接，第四NMOS管MN4的栅极与电压输入端V_IN相连接。

第四单向子电路中的第三NMOS管MN3、第四NMOS管MN4和第二二极管D2能够在不同情况下实现背栅连接端V_SUB对电压输出端V_OUT的单向低阻作用，即起到了使背栅连接端V_SUB与电压输出端V_OUT单向导通和短接，同时，第二二极管D2也可作为电压输出端V_OUT对背栅连接端V_SUB的静电释放防护（ESD防护）。在电压输入端V_IN的电压大于电压输出端V_OUT，且背栅连接端V_SUB的电压也大于电压输出端V_OUT的情况下，第四NMOS管MN4导通，实现对背栅连接端V_SUB的快速泄放，并通过分压分流保护第二二极管D2。在电压输出端V_OUT的电压大于电压输入端V_IN，且背栅连接端V_SUB的电压大于电压输出端V_OUT的情况下，第三NMOS管MN3导通，实现对背栅连接端V_SUB的泄放，并通过分压分流保护第二二极管D2。

在另一些实施例中，第二开关电路102还包括第三电阻R3。第三电阻R3设置在第四单向子电路的输出端与电压输出端V_OUT（第三NMOS管MN3的源端、第四NMOS管MN4的源端以及第二二极管D2的阴极）之间。

第三电阻R3可以减缓第二二极管D2实现的背栅连接端V_SUB电平跟随电压输出端V_OUT电平的响应速度，并进行分压，从而保护第四单向子电路。

第三NMOS管MN3可以看做是电压输出端V_OUT对背栅连接端V_SUB的正向二极管，因第三电阻R3的存在，使得电压输出端V_OUT对背栅连接端V_SUB存在单向的弱导通支路。由于第三NMOS管MN3的栅极通过第三电阻R3与第三NMOS管MN3的源级连接在一起，而第三NMOS管MN3的源级又和其背栅极B短接，MOS管的物理特性使得第三NMOS管MN3的源级到漏极呈现一个PN结，该PN结为背栅极B对漏极的寄生二极管，从而实现第三NMOS管MN3的源级到漏极存在单向的弱导通支路。

当电压输入端V_IN接到外部电源端，电压输出端V_OUT浮空（不接任何电平）或对接地端GND低阻时，第四开关的第一NMOS管MN1和第二NMOS管MN2均关断，第四单向子电路中的第三NMOS管MN3也关断，但是第四NMOS管MN4导通，从而使背栅连接端V_SUB通过第四NMOS管MN4与电压输出端V_OUT导通，当背栅连接端V_SUB的电压大于电压输出端V_OUT时，背栅连接端V_SUB的电压通过第四单向子电路中的第二二极管D2和第四NMOS管MN4泄放。当电压输出端V_OUT接到外部电源端，电压输入端V_IN浮空（不接任何电平）或对接地端GND低阻时，第四单向子电路关断，且第四开关的第一NMOS管MN1和第二NMOS管MN2均导通，使电压输入端V_IN与背栅连接端V_SUB导通，实现衬底选择电路选择更低电平的功能。

下面，结合附图对本申请实施例提供的用于功率器件的衬底选择电路进行详细阐述。

对于功率器件MN0，当其漏极D与电压输入端V_IN相连接，源级S与电压输出端V_OUT相连接，背栅极B与背栅连接端V_SUB相连接时，若电压输出端V_OUT与电压输入端V_IN之间是高阻通路，则电压输出端V_OUT到电压输入端V_IN之间不存在电流；若背栅连接端V_SUB与电压输入端V_IN之间是高阻通路，则背栅连接端V_SUB到电压输入端V_IN之间不存在电流。

在设备正常上电过程中（即输入电压通过电压输入端V_IN输入至衬底选择电路），电压输出端V_OUT和背栅连接端V_SUB因对电压输入端V_IN高阻，保持低电平，随着电压输入端V_IN的输入电压的抬升，第一开关中的第五NMOS管MN5开启导通，电压输出端V_OUT对背栅连接端V_SUB的低阻通路，实现了衬底开关模块100选择更低电平的功能。与此同时，如图5所示的第二单向子电路中的第四NMOS管MN4也开启导通，背栅连接端V_SUB对电压输出端V_OUT呈现低阻通路。当功率器件MN0的栅极G电平抬升，当功率器件MN0处在导通状态时，电压输出端V_OUT的电平逐渐接近电压输入端V_IN的电平，第二开关的第六PMOS管MP6开启导通，开启电压输出端V_OUT对背栅连接端V_SUB的低阻通路。与此同时，第三单向子电路的第四NMOS管MN4由于电压输出端V_OUT的电平逐渐接近电压输入端V_IN的电平，也从开启导通状态进入到关断截止状态。当功率器件MN0的栅极G电平下降，直到关断功率器件MN0，电压输出端V_OUT电平下降，第一开关的第五NMOS管MN5和第二单向子电路的第五PMOS管MP5仍然保持开启导通，同时，第三单向子电路的第一二极管D1能够使背栅连接端V_SUB的电平跟随电压输出端V_OUT的电平。

当设备异常时，即电压输出端V_OUT接到外部电源端，电压输入端V_IN浮空（不接任何电平）或对接地端GND低阻时，此时电压输出端V_OUT高电平，电压输入端V_IN低电平，第四开关的第一NMOS管MN1和第二NMOS管MN2开启导通，电压输入端V_IN对背栅连接端V_SUB低阻通路电压输入端V_IN与背栅连接端V_SUB相连接，从而实现了衬底选择电路选择更低电平的功能。

第三单向子电路中的第一二极管D1和第四单向子电路中的第二二极管D2均起到了背栅连接端V_SUB对电压输出端V_OUT的单向低阻作用，即这两个二极管均起到了使背栅连接端V_SUB与电压输出端V_OUT单向导通和短接，同时，第一二极管D1和第二二极管D2也可作为电压输出端V_OUT对背栅连接端V_SUB的静电释放防护（ESD防护）。第三电阻R3可以减缓第二二极管D2实现的背栅连接端V_SUB电平跟随电压输出端V_OUT电平的响应速度。

实施例二

本申请还提供一种电子设备，包括如上所述的衬底选择电路。该电子设备可以但不限于为包括上述衬底选择电路的电路板、芯片等，例如可以是单片机，也可以是包括该衬底选择电路的其它电子产品，本实施例对其不做具体限定。

本实施例提供的电子设备，应用上述的衬底选择电路，也基于上述衬底选择电路相同的构思，故至少能够实现上述的有益效果，且上述任意实施方式均可应用于本实施例提供的电子设备中，在此不再赘述。

应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围，其均应涵盖在本申请的权利要求和说明书的范围当中。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来

在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的器件或步骤。位于器件之前的单词“一”或“一个”不排除存在多个这样的器件。本申请可以借助于包括有若干不同器件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

以上，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种用于功率器件的衬底选择电路，其特征在于，包括：功率器件和衬底开关模块；

所述功率器件的漏极连接所述衬底开关模块的电压输入端，所述功率器件的源极连接所述衬底开关模块的电压输出端，所述功率器件的背栅极连接所述衬底开关模块的背栅连接端；

在所述电压输入端的输入电压大于所述电压输出端的输出电压的情况下，所述衬底开关模块控制所述背栅连接端与所述电压输出端连接；

在所述输入电压小于所述输出电压的情况下，所述衬底开关模块控制所述背栅连接端与所述电压输入端连接；

所述衬底开关模块包括第一开关电路和第二开关电路，所述第一开关电路的电压输入端和所述第二开关电路的电压输入端相连接，所述第一开关电路的电压输出端和所述第二开关电路的电压输出端相连接；所述第一开关电路的背栅连接端和所述第二开关电路的背栅连接端相连接；

在所述输入电压大于所述输出电压的情况下，所述第二开关电路断开，所述第一开关电路控制所述第一开关电路的背栅连接端与所述第一开关电路的电压输出端之间的电路导通；

在所述输入电压小于所述输出电压的情况下，所述第一开关电路断开，所述第二开关电路控制所述第二开关电路的背栅连接端与所述第二开关电路的电压输入端之间的电路导通。

2.如权利要求1所述的衬底选择电路，其特征在于，所述第一开关电路包括第一开关单元，所述第一开关单元包括第一开关；

所述第一开关分别与所述电压输入端、所述电压输出端以及所述背栅极相连接，所述电压输入端的输入电压大于第一预设阈值的情况下，所述第一开关导通，使所述电压输出端与所述背栅极之间导通。

3.如权利要求2所述的衬底选择电路，其特征在于，所述第一开关单元还包括第一单向子电路；

所述第一单向子电路分别与所述电压输入端、所述第一开关以及接地端相连接，所述电压输入端的输入电压大于第二预设阈值的情况下，电流导通方向为所述电压输入端至所述接地端。

4.如权利要求1所述的衬底选择电路，其特征在于，所述第一开关电路还包括第二开关单元，所述第二开关单元包括第二开关和第三开关；

所述第三开关分别与所述电压输入端、所述电压输出端以及所述第二开关相连接；

所述第二开关分别与所述电压输出端以及所述背栅连接端相连接，所述第二开关导通的情况下，控制所述电压输出端与所述背栅连接端之间导通。

5.如权利要求4所述的衬底选择电路，其特征在于，所述第二开关单元还包括第二单向子电路；

所述第二单向子电路设置在所述第三开关与接地端以及所述第二开关之间；所述第二单向子电路导通的情况下，保护所述第二开关，并控制所述第二开关关断。

6.如权利要求4所述的衬底选择电路，其特征在于，所述第二开关单元还包括第三单向子电路，所述第三单向子电路设置于所述第一开关电路的电压输出端和所述第一开关电路的背栅连接端之间，电流导通方向为所述第一开关电路的背栅连接端至所述第一开关电路的电压输出端；

所述第三单向子电路分别与所述电压输出端以及所述背栅连接端相连接。

7.如权利要求1所述的衬底选择电路，其特征在于，所述第二开关电路包括第四开关；

所述第四开关分别与所述电压输入端、所述电压输出端以及所述背栅连接端相连接。

8.如权利要求7所述的衬底选择电路，其特征在于，所述第二开关电路还包括：第四单向子电路；

所述第四单向子电路分别与所述背栅连接端以及所述电压输出端相连接，在所述背栅连接端电压大于所述电压输出端的情况下，控制所述背栅连接端的电流泄放到所述电压输出端。

9.一种电子设备，其特征在于，包括权利要求1-8任一项所述的衬底选择电路。