CN101715627A - 频率同步 - Google Patents

频率同步 Download PDF

Info

Publication number
CN101715627A
CN101715627A CN200880020083A CN200880020083A CN101715627A CN 101715627 A CN101715627 A CN 101715627A CN 200880020083 A CN200880020083 A CN 200880020083A CN 200880020083 A CN200880020083 A CN 200880020083A CN 101715627 A CN101715627 A CN 101715627A
Authority
CN
China
Prior art keywords
signal
value
feedback
clock signal
hiting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880020083A
Other languages
English (en)
Inventor
让-保罗·德克鲁耶奈里
拉尔夫·梅森
安尼塔·内瑟顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kleer Semiconductor Corp
Original Assignee
Kleer Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kleer Semiconductor Corp filed Critical Kleer Semiconductor Corp
Publication of CN101715627A publication Critical patent/CN101715627A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本***和方法涉及用于在来自本地振荡器的振荡信号和来自远端振荡器的参考时钟信号之间同步频率的数字频率锁定环路。参考计数器对于参考时钟信号中的每一个脉冲递增其计数。将参考计数器的值与可配置参考值相比较。当参考计数器值与参考值之间匹配时，产生命中信号，并且重新初始化参考计数器值。与此同时，反馈计数器对于本地信号的每一个脉冲进行递增。当命中信号被产生时，(通过减法)将反馈计数器的值与可配置反馈值相比较，以便产生差值。然后，将该差值转换成频率调整信号，以便在递增或递减本地振荡器频率时使用。该命中信号还重新初始化反馈计数器。

Description

频率同步
技术领域
本发明涉及数字电子线路。更具体来说，本发明涉及的是使产生一个时钟信号的一个振荡器与产生另一个时钟信号的另一个振荡器频率同步的方法和***。
背景技术
数字电子线路和通信的变革为消费者提供了大量数字设备。而数字音乐播放器和蜂窝电话手机则正是这一变革的两种产物。对这其中的一些设备来说，用于运行其数字电子元件的时钟信号有可能需要同步。例如，为了确保设备A与设备B恰当地工作，它们的时钟信号有可能需要相互频率同步。
虽然时钟同步是可以用锁相环(PLL)完成的，但是这种方法需要复杂的信号处理，并且不适合低功率应用。此外，锁相环未必能够适应不断变化的状况。对廉价的PLL来说，如果其跟踪的一个时钟信号偏离其期望频率，那么该PLL将有可能无法调整。在一些有可能只需要在两个信号之间执行频率跟踪而未必需要执行相位跟踪的应用中，PLL有可能是多余的。
由此需要一种适合在数字电子线路中使用、并且不需要复杂信号处理和易实施的频率锁定环路。如果此解决方案适用于同步无线链路上的时钟信号，那么将会是非常优选的。优选地，该解决方案应该能够调整VCO(压控振荡器)的频率。
发明内容
本发明提供的是与数字频率锁定环路相关的***和方法，以便在来自本地振荡器的本地时钟信号与来自远程振荡器的参考时钟信号之间同步频率。
根据本发明的一个实施例，提供了一种用于使本地时钟信号的第一频率与参考时钟信号的第二频率同步的***。参考计数器部件包括N分频电路，该电路被配置成用与预定参考值相等的值N除参考时钟信号的接收脉冲的数量，并且在接收脉冲的数量是预定参考值的时候产生命中信号。反馈计数器部件包括可复位计数器电路，该电路被配置成接收本地时钟信号和命中信号，计数在连续接收的命中信号之间的本地时钟信号的脉冲，以及产生反馈计数信号，所述反馈计数信号与有与从最后命中信号起的本地时钟脉冲的计数相对应的值。加法器电路被配置成接收反馈计数信号和预定反馈值，以及产生代表反馈计数信号的值与预定反馈值之间的差值的计数误差信号。控制器部件包括被配置成接收计数误差信号和命中信号的电路，该控制器部件是通过接收命中信号而被触发的，并且它会根据计数误差信号来产生频率调整信号，所述频率调整信号通过递增或递减第一频率来同步第一频率。
优选地，通过在接收到命中信号时用计数误差信号调整该频率调整信号来产生该频率调整信号。N分频电路可以被配置成接收参考时钟信号，以及在接收到参考时钟信号的每个脉冲的时候递增参考计数器值，而命中信号是在参考计数器值与预定参考值相等时被产生的，该命中信号重新初始化所述参考计数器值。所述可复位计数器电路可以被配置成接收本地时钟信号和命中信号，并且在接收到命中信号的时候以及在连续命中信号之间，在接收到本地时钟信号的每个脉冲的时候递增反馈计数器值，以及输出反馈计数信号，该反馈计数信号是在命中信号的接收之间的本地时钟信号的脉冲的数量。优选地，预定参考值和预定反馈值是相关的，并且它们都是整数。参考时钟信号可以根据从远端发射机接收分组的速率得到，而分组则可以由发射机以无线方式传送。
优选地，该***还包括亚稳态稳定电路，该电路接收命中信号，并且输出经过修改的命中信号，该经过修改的命中信号取代所述命中信号而被反馈计数器部件和控制器部件接收。前端电路被配置成稳定接收到的命中信号，后端电路则被配置成执行负沿检测功能。经过修改的命中信号允许在参考时钟信号的时钟域和本地时钟信号的时钟域之间进行跨越。
根据本发明的另一个实施例，提供了一种用于在具有第一频率的参考时钟信号和具有第二频率的本地时钟信号之间同步频率的方法。接收参考时钟信号将，并且对于参考时钟信号的每一接收脉冲递增第一计数器的值。将第一计数器的值与预定参考值相比较，如果第一计数器的值等于预定参考值，则产生命中信号，并且重新初始化所述第一计数器的值。在执行先前步骤的同时，接收本地时钟信号，并且对于本地时钟信号的每一接收脉冲递增第二计数器的值。如果命中信号被产生，则接收第二计数器的值，将所述第二计数器的值与预定反馈值相比较，并且根据所述比较来产生频率调整信号。该频率调整信号被用于执行同步，以便递增或递减第二频率。当命中信号被产生时，第二计数器被复位。
根据本发明的再一个实施例，还提供了一种用于使本地时钟信号的第一频率与参考时钟信号的第二频率同步的方法，该方法包括以下步骤：用与预定参考值相等的值N除参考时钟信号的接收脉冲的数量，并且在接收脉冲的数量与所述预定参考值相等的时候产生命中信号。接收本地时钟信号和命中信号，并且对在连续接收的命中信号之间的本地时钟信号的脉冲进行计数。产生反馈计数信号，该反馈计数信号具有与从最后命中信号起的本地时钟脉冲的计数相对应的值。接收反馈计数信号和预定反馈值，并且产生代表反馈计数信号的值与预定反馈值之间的差值的计数误差信号。一旦产生了命中信号，则接收该命中信号和计数误差信号，并且根据计数误差信号来产生频率调整信号。该频率调整信号通过递增或递减第一频率来同步第一频率。
附图说明
通过参考以下附图来考虑后续详细描述，可以更好地理解本发明，其中：
图1是可以使用本发明实施例的接收机-发射机***的框图；
图2是本发明一个实施例的框图；
图3是可以在本发明的一个实施例中使用的参考计数器部件的可能设计的框图；
图4示出的是可以与本发明的一个实施例一起使用的反馈计数器部件的可能配置；
图5示出的是可以与本发明实施例一起使用的控制器部件的可能配置；
图6示出的是本发明的另一个实施例；以及
图7是可以与图6实施例一起使用的稳定部件的可能配置的框图。
具体实施方式
参考图1，该图示出的是可以使用本发明实施例的发射机-接收机。***10具有多媒体数据源20、发射机30、接收机40以及多媒体目的地50。数据源可以是个人数字音乐播放器(统称为MP3播放器)、CD播放器或是任何可以用于播放或产生多媒体(例如音频或视频)数据信号的设备。发射机30接收多媒体数据信号，并且以规则间隔和恒定的分组向接收机40传送数据。该传输可以通过无线链路45来进行。然后，接收机40从这些分组中重构多媒体数据，并且将信号发送到目的地50。在该图中，目的地50被显示为耳机，但是用于多媒体数据的其他目的地(例如立体声设备或其他设备)也是可以使用的。
对上述接收机-发射机***的一些实施方式来说，有必要对数据源20以及发射机30的时钟信号进行频率同步。某些实施方式有可能需要同步接收机40和发射机30的时钟信号的频率。通过让发射机30按照与发射机的时钟信号相关联的恒定速率(即使没有数据需要传送)向接收机40发送同等间隔的分组，可以使用无线链路来对接收机40和发射机30的时钟信号进行频率同步。然后，接收机40可以使用其分组接收速率来确定发射机的时钟信号频率。
为了在数据源20与发射机30之间进行频率同步，发射机通过硬布线连接来接收数据源20的时钟信号，并且与该时钟信号进行频率同步。一旦频率同步，则发射机30可以与接收机40频率同步。
应该指出的是，在本文的语境中，术语“频率同步”指的是同步两个信号的频率。同样，对信号A和B进行频率同步意味着在信号A具有频率A1的情况下确保信号B具有频率A2，其中A1与A2之间的关系是一个预定整数比。理论上，考虑到参考频率的变化，频率同步还有可能需要跟踪参考频率和调整本地时钟频率。频率同步是不需要相位同步的。于是，如果信号A和B被频率同步到频率A1和A2，那么这些信号有可能是相互异相的。
参考图2，该图示出的是本发明的一个实施例的框图。图2显示的是根据本发明一个方面的频率同步***100的框图。
在***100中，参考计数器部件100接收参考时钟信号120和参考值(Nr)130。每当参考时钟信号120的时钟脉冲的数量等于参考值130的数值的时候，参考计数器就产生命中信号140。由此，命中信号是在所计数的时钟脉冲(从最后命中信号起经过的时钟脉冲的数量)等于参考值130的时候被产生的。每当命中信号被产生，该命中信号就重新初始化参考计数器。
命中信号140被反馈计数器部件150作为复位信号接收，并且还被控制器部件160接收。作为输入，该反馈计数器部件150接收起始值175和来自本地振荡器170的本地时钟信号165。反馈计数器部件150对在命中信号140出现之间的本地时钟脉冲的数量进行计数。
反馈计数器部件150输出反馈计数信号180作为从最后命中信号起的本地时钟信号脉冲的数量。然后，该反馈计数信号180被加法器185接收。加法器180从反馈计数信号180中减去反馈值(Nf)187，以便产生计数误差信号190。
计数误差信号190被控制器部件160接收。该控制器部件160使用计数误差信号190来产生调整本地振荡器170的频率的频率调整信号195。根据频率调整信号195，本地振荡器的频率将会增大或减小，以便使该频率与参考时钟信号120的频率同步。
参考图3，该图示出的是可以用于参考计数器部件110的取样电路。图3的框图示出了一个N分频电路。其他类型和配置的N分频电路同样可以用来取代图3的电路。
图3的电路具有多路复用器200、寄存器210、比较器220以及加法器230。比较器220的输出是命中信号140，该命中信号是参考计数器部件110的输出。该命中信号140还是多路复用器200的选择器输入。寄存器210的计数输出240被加法器230和比较器220接收。该比较器220还接收参考值130作为输入。多路复用器200的输出250被寄存器作为其一个输入接收。该寄存器210被参考时钟信号120定时。多路复用器200接收加法器230的输出和恒定值270(在图示实施例中，这个值是1)作为输入。加法器230接收恒定值280(在图示实施例中，这个值是1)和寄存器的计数输出240作为输入。技术人员很容易理解，用于这种N分频部件的替换配置是将参考计数器值设置(即初始化)成预定参考值，并在接收到参考时钟信号的每一个脉冲的时候将该预定参考值递减，由此在参考计数器值等于零的时候产生命中信号。在这样的实施例中，命中信号的每次生成都会将参考计数器值重新初始化成该预定参考值。并且在这样的实施例中，命中信号是在从最后命中信号起经过的参考时钟信号的脉冲数量等于该预定参考值的时候产生的。
该电路是在计数输出240的值等于参考值130的时候，通过借助命中信号140输出的高值来工作的。当发生这种情况时，多路复用器200的输出将会作为恒定值270(同样，这个值在一个实施例中是1)。当计数信号240等于参考值130时，该恒定值将被写入到寄存器中。计数信号240的值由加法器230递增。这个递增值由加法器230作为输出260输出，并在后续时钟循环中因最终得到的命中信号140的低值在多路复用器中被选择而被存入寄存器中。
由此，该电路将会有效计数参考时钟信号的时钟脉冲，每当时钟脉冲的数量达到值Nr时，命中信号就会被产生，而计数器则会被重新初始化。
参考图4，该图示出的是用于反馈计数器部件150的取样电路。实质上，该反馈计数器150是可复位计数器。图4的电路仅仅是作为这种可复位计数器的示例提供的。其他的可复位计数器电路也是可以使用的。
可复位计数器电路300包括多路复用器310、寄存器320和加法器330。寄存器320的输出是反馈计数180，而寄存器的输入则是本地振荡器时钟信号165和多路复用器310的输出。多路复用器310具有三个输入——命中信号140是选择器信号，而起始值175和加法器330的计数输出350则为多路复用器310提供选择。加法器330将反馈计数180递增恒定值360，其中该恒定值在图4的实施例中是值1。
技术人员很容易理解，用于这种可复位计数器电路部件的替换配置是在接收到命中信号时将反馈计数器值设置(即初始化)成预定反馈值，并且在接收到本地时钟信号时递减该反馈计数器值，以便输出反馈计数信号。在这样的实施例中，计数误差信号是直接从反馈计数信号中得出的，由此，一旦接收到命中信号，则计数误差信号将会是该预定反馈值与在接收命中信号之间出现的本地时钟信号的脉冲的数量之间的差值。
电路300计数本地振荡器时钟信号165的脉冲，并且输出该反馈计数180。在接收到命中信号140时，计数器将会复位到起始值，其中该起始值在图4中被选定为1。通过在起始信号线上使用这种起始值，复位到零或其他任何值的处理都是可以使用的。
参考图5，该图示出的是可以用于控制器部件160的电路400。电路400接收来自加法器185的计数误差信号190。如上所述，计数误差信号190的值是反馈计数值180与反馈值187之间的差值。在电路400中，寄存器410是由命中信号140定时的。寄存器410接收加法器420的输出195作为输入，加法器420接收计数误差信号190。加法器420还接收寄存器410的输出。加法器420的输出195是图2中的频率调整信号195。由此，每当命中信号被产生，电路400就将寄存器410中的无论任何值与计数误差信号值相加，并且相加的结果被输入到寄存器中。由于计数误差信号是反馈值187与反馈计数值180之间的差值，因此，频率反馈调整信号195是对于本地振荡器频率与参考时钟信号频率的预定整数比倍数之间的差值的累积跟踪。在一个实施例中，如果本地振荡器频率低于参考时钟信号频率的预定倍数，则反馈调整信号将会与这两个频率之间的差值成比例。由此，该反馈调整信号将会促使本地振荡器将其频率提升与该反馈调整信号的值相关的数量。同样，如果本地振荡器频率高于参考时钟信号频率的预定倍数，则反馈调整信号将会促使本地振荡器降低其频率。
参考图6，该图示出的是***100的另一种可能的配置。图6中的***100A与图2的***100相似，区别在于在图6的***100A中添加了亚稳态稳定(metastable hardening)部件500。该稳定部件500接收命中信号140，并且输出经过修改的命中信号140A。经过修改的命中信号140A是控制器部件160和反馈计数器部件150分别接收的时钟和复位信号。所述亚稳态稳定部件500允许命中信号从一个时钟域(参考时钟)跨越到另一个时钟域(即本地振荡器时钟)。亚稳态稳定部件500提供了优于基本***的改进，但这并不是必需的。
参考图7，该图示出的是可能的稳定部件500的框图。可以看出，命中信号140是被三个级联的D触发器520A、520B、520C中的一个接收的。D触发器520A接收命中信号140，而其输出由D触发器520B接收。同样，D触发器520B的输出被D触发器520C接收。但是，D触发器520B的输出的负值会连同D触发器520C的输出一起被与门530接收。与门530的输出则是经过修改的命中信号140A。
前两个D触发器(520A、520B)提供的是信号的亚稳态稳定处理，而剩余电路则执行负沿检测功能。
应该指出的是，这三个D触发器520A、520B、520C全都是由本地时钟信号165定时的。此外还应该指出，其他设计也可以在稳定部件500中使用。
很明显，用于确定参考命中值(Nr)和反馈值(Nf)的值的处理分别确定何时产生命中信号以及何时和以何种程度来递增或递减本地时钟信号的频率。理论上，用于Nr和Nf的值是相关的，并且都是整数。由于参考时钟被假设成是相对恒定的脉冲序列，因此，我们可以将Tr定义成是参考时钟脉冲之间的标称时间周期。同样，我们可以将Tx定义成是本地时钟信号的标称时间周期。Nf和Nr之间的主要关系如下：
Nf/Nr＝Tr/Tx
由此，在这里进一步假设参考时钟的标称频率以及本地时钟的标称频率是已知的。***只允许本地时钟与参考时钟进行频率同步，于是，如果参考时钟的频率轻微偏移或改变，那么本地时钟的频率也会相应改变。
对于***将本地时钟频率与有线或附着设备同步的实施方式来说(例如参考时钟由耦合到***的音频源提供)，确定Nr和Nf的值的处理是非常简单的，在标称本地时钟频率已知的情况下尤为如此。在一个实施方式中，标称的本地时钟频率是22.5792MHZ。对该实施方式来说，Nf＝1000000，并且对于参考时钟频率的具体值，Nr在以下表格中给出的：
  参考时钟频率(MHZ)   Nr值
  5.6448   250000
  8.4672   375000
  11.2896   500000
  16.9344   750000
  22.5792   1000000
  1.4112   62500
  1.764   78125
  2.1168   93750
  2.8224   125000
如上所述，***可以用于在无线连接上同步时钟信号。很明显，接收机40将会尝试将其本地时钟频率与发射机30(参见图1)的时钟频率同步。对此类实施方式来说，发射机30会向接收机40发送具有均匀间隔的分组的恒定流。对于安装在接收机40上的***实例来说，接收机40接收恒定分组的速率可以作为参考时钟使用。
同样，如果假设了与远端时钟频率相关的恒定分组接收速率，那么很明显，恒定分组接收速率与Nr和Nf的预期值是相关的。接收速率的倒数即为接收每一个分组的时间周期。同样，该周期可以被定义成Tr。如果标称的本地时钟频率是已知的，并且如果标称的恒定分组接收速率是已知的，则Nf与Nr之间的比率可以用下式来表示：
Nf/Nr＝Tr/Tx
此外还应该指出的是，理论上，接收分组的周期是本地时钟频率的整数倍，这是因为非整数倍有可能导致电路轻微的漂移。
应该指出的是，由于所有的值都是用数字信号表示的，并且所有的信号都可以被解释成具有整数值，因此，本文中的术语“信号”和“值”大部分是可以交换的。此外，信号和值是单比特或多比特的。通过使用上文提供的原理，本领域技术人员将会依照实施方式来理解哪些信号和哪些值是单比特或多比特的。
虽然在这里公开了本发明的不同例示实施例，但对本领域技术人员来说，很明显，在不脱离本发明的真实范围的情况下，用于实现本发明的某些优点的不同变更和修改是可行的。
现在，理解了本发明的人员可以构想出替换结构和实施例，或是关于上述内容的变化，而所有这些全都落入所附权利要求定义的发明范围以内。

Claims (19)

1.一种用于使本地时钟信号的第一频率与参考时钟信号的第二频率同步的***，该***包括：
(a)参考计数器部件，它包括N分频电路，该电路被配置成用与预定参考值相等的值N除参考时钟信号的接收脉冲的数量，并且在接收脉冲的数量是该预定参考值的时候产生命中信号；
(b)反馈计数器部件，它包括可复位计数器电路，该电路被配置成接收本地时钟信号和命中信号，计数在连续接收的命中信号之间的本地时钟信号的脉冲，以及产生反馈计数信号，所述反馈计数信号具有与从最后命中信号起的本地时钟脉冲的计数相对应的值；
(c)加法器电路，它被配置成接收反馈计数信号和预定反馈值，以及产生代表反馈计数信号的值与预定反馈值之间的差值的计数误差信号；以及
(d)控制器部件，它包括被配置成接收计数误差信号和命中信号的电路，该控制器部件是通过接收命中信号而被触发的，并且它会根据计数误差信号来产生频率调整信号，所述频率调整信号通过递增或递减第一频率来同步第一频率。
2.根据权利要求1的***，其中控制器部件通过在接收到命中信号时用计数误差信号调整该频率调整信号来产生该频率调整信号。
3.根据权利要求1的***，其中N分频电路接收参考时钟信号，以及在接收到参考时钟信号的每个脉冲的时候递增参考计数器值，其中命中信号是在参考计数器值与预定参考值相等时被产生的，并且该命中信号重新初始化所述参考计数器值。
4.根据权利要求3的***，其中可复位计数器电路接收本地时钟信号和命中信号，反馈计数器值是在接收到本地时钟信号的每一个脉冲的时候被递增的，并且反馈计数信号被输出，其中反馈计数信号是在命中信号的接收之间的本地时钟信号的脉冲的数量。
5.根据权利要求2的***，其中预定参考值与预定反馈值相关。
6.根据权利要求5的***，其中预定参考值是通过如下等式而与预定反馈值相关的：
Nf/Nr＝Tr/Tx
其中Nf是预定反馈值，
Nr是预定参考值，
Tr是参考时钟信号的脉冲之间的时间周期，
Tx是本地时钟信号的脉冲之间的时间周期。
7.根据权利要求6的***，其中预定参考值和预定反馈值是整数。
8.根据权利要求1的***，其中参考时钟信号是根据从远端发射机接收分组的速率得出的。
9.根据权利要求8的***，其中分组是由发射机以无线方式传送的。
10.根据权利要求1的***，还包括亚稳态稳定电路，该电路被配置成接收命中信号，并且包括被配置成稳定接收到的命中信号的前端电路和被配置成执行负沿检测功能的后端电路，该电路还被配置成输出经过修改的命中信号，该经过修改的命中信号取代所述命中信号被反馈计数器部件和控制器部件接收，所述经过修改的命中信号允许在参考时钟信号的时钟域和本地时钟信号的时钟域之间进行跨越。
11.一种用于在具有第一频率的参考时钟信号和具有第二频率的本地时钟信号之间同步频率的方法，该方法包括：
(a)接收参考时钟信号；
(b)对于参考时钟信号的每一接收脉冲递增第一计数器的值；
(c)将第一计数器的值与预定参考值相比较；
(d)如果第一计数器的值等于预定参考值，则产生命中信号，并且重新初始化第一计数器的值；以及
在执行先前步骤的同时执行以下步骤：
(e)接收本地时钟信号；
(f)对于本地时钟信号的每一接收脉冲递增第二计数器的值；以及
在命中信号被产生的情况下，执行以下步骤：
(g)接收第二计数器的值，
(h)将第二计数器的值与预定反馈值相比较；
(i)根据所述比较来产生频率调整信号；
由此，频率调整信号被用于执行同步，以便递增或递减第二频率，并且当命中信号被产生时，第二计数器被复位。
12.根据权利要求11的方法，其中所述比较是通过从第二计数器的值中减去预定反馈值以产生差值而被执行的。
13.根据权利要求12的方法，其中该频率调整信号是以该差值为基础的。
14.根据权利要求11的方法，其中预定参考值和预定反馈值是整数，并且是相关的。
15.根据权利要求14的方法，其中预定参考值是通过如下等式而与预定反馈值相关的：
Nf/Nr＝Tr/Tx
其中Nf是预定反馈值，
Nr是预定参考值，
Tr是参考时钟信号的脉冲之间的时间周期，
Tx是本地时钟信号的脉冲之间的时间周期。
16.一种用于使本地时钟信号的第一频率与参考时钟信号的第二频率同步的方法，该方法包括以下步骤：
(a)用与预定参考值相等的值N除参考时钟信号的接收脉冲的数量，并且在接收脉冲的数量与所述预定参考值相等的时候产生命中信号；
(b)接收本地时钟信号和命中信号，对在连续接收的命中信号之间的本地时钟信号的脉冲进行计数，以及产生反馈计数信号，该反馈计数信号具有与从最后命中信号起的本地时钟脉冲的计数相对应的值；
(c)接收反馈计数信号和预定反馈值，并且产生代表反馈计数信号的值与预定反馈值之间的差值的计数误差信号；以及
(d)一旦产生了命中信号，则接收该命中信号和计数误差信号，并且根据计数误差信号来产生频率调整信号，该频率调整信号通过递增或递减第一频率来同步第一频率。
17.根据权利要求16的方法，其中除参考时钟信号的接收脉冲是通过在接收到参考时钟信号的每一个脉冲时递增参考计数器值来执行的，该命中信号时在参考计数器值等于预定参考值的时候被产生，由此该命中信号重新初始化该参考计数器值。
18.根据权利要求17的方法，其中对在连续接收的命中信号之间的本地时钟信号的脉冲进行计数是通过在接收到本地时钟信号的每一个脉冲时递增反馈计数器值来执行的。
19.根据权利要求18的方法，其中预定参考值是通过如下等式而与预定反馈值相关联的：
Nf/Nr＝Tr/Tx
其中Nf是预定反馈值，
Nr是预定参考值，
Tr是参考时钟信号的脉冲之间的时间周期
Tx是本地时钟信号的脉冲之间的时间周期。
CN200880020083A 2007-06-01 2008-05-29 频率同步 Pending CN101715627A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/809,796 US7711078B2 (en) 2007-06-01 2007-06-01 Frequency synchronization
US11/809,796 2007-06-01
PCT/CA2008/001027 WO2008144917A1 (en) 2007-06-01 2008-05-29 Frequency synchronization

Publications (1)

Publication Number Publication Date
CN101715627A true CN101715627A (zh) 2010-05-26

Family

ID=40074511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880020083A Pending CN101715627A (zh) 2007-06-01 2008-05-29 频率同步

Country Status (7)

Country Link
US (1) US7711078B2 (zh)
EP (1) EP2153523B1 (zh)
JP (1) JP5136809B2 (zh)
KR (1) KR101526025B1 (zh)
CN (1) CN101715627A (zh)
CA (1) CA2689300A1 (zh)
WO (1) WO2008144917A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104158616A (zh) * 2014-07-28 2014-11-19 京信通信***（中国）有限公司 一种光纤传输***中时钟同步的方法及装置
CN109863696A (zh) * 2016-12-30 2019-06-07 德州仪器公司 基于计数器的sysref实施方案
CN111669244A (zh) * 2019-03-07 2020-09-15 硅谷实验室公司 在时钟域之间传输计数器值时保持正确的时间

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010028963A1 (de) 2010-05-12 2011-11-17 Endress + Hauser Gmbh + Co. Kg Schaltung zur Taktung eines FPGA
JP6589333B2 (ja) * 2015-03-30 2019-10-16 セイコーエプソン株式会社 回路装置、電子機器及び移動体
CN107996021B (zh) * 2016-10-18 2020-11-17 深圳配天智能技术研究院有限公司 一种数据处理方法及基站设备
WO2020038542A1 (en) 2018-08-20 2020-02-27 Renesas Electronics Corporation Oscillator frequency adjustment
CN110932815B (zh) * 2019-12-18 2021-10-22 锐捷网络股份有限公司 一种时间同步方法、装置、网络设备及存储介质

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472817A (en) 1982-08-09 1984-09-18 Communications Satellite Corporation Non-PLL concurrent carrier clock synchronization
JPS6037857A (ja) 1983-08-10 1985-02-27 Nec Corp Ｆｍ伝送方式
JPH0666770B2 (ja) 1986-12-19 1994-08-24 三洋電機株式会社 クロツク信号再生回路
JPH04269677A (ja) * 1991-02-26 1992-09-25 Fujitsu Ltd Ｐｌｌ回路装置
US5838894A (en) 1992-12-17 1998-11-17 Tandem Computers Incorporated Logical, fail-functional, dual central processor units formed from three processor units
JPH0795056A (ja) 1993-05-10 1995-04-07 Internatl Business Mach Corp <Ibm> 可変周波数基準クロック生成装置
JPH0715323A (ja) * 1993-06-16 1995-01-17 Mitsubishi Electric Corp ディジタル位相同期制御回路
US5394444A (en) * 1993-07-12 1995-02-28 Motorola, Inc. Lock detect circuit for detecting a lock condition in a phase locked loop and method therefor
JPH0795052A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 周波数同期回路
US5483558A (en) * 1994-08-08 1996-01-09 Motorola Inc. Method and apparatus for detecting phase or frequency lock
JP3540589B2 (ja) 1998-02-02 2004-07-07 株式会社東芝 クロック逓倍回路
TW389328U (en) 1998-10-28 2000-05-01 Winbond Electronics Corp A device stringing along the frequency of stylization
US6181209B1 (en) 1998-12-04 2001-01-30 Winbond Electronics Corp. All-digital frequency following system
JP3239997B2 (ja) * 1999-02-22 2001-12-17 日本電気株式会社 自動周波数制御回路
JP3461484B2 (ja) 2000-04-05 2003-10-27 埼玉日本電気株式会社 無線通信装置及びその無線周波数補正方式
US6268780B1 (en) * 2000-04-26 2001-07-31 National Semiconductor Corporation Frequency synthesizer with digital frequency lock loop
JP2003023352A (ja) 2001-07-09 2003-01-24 Sony Corp クロック再生回路
US6762629B2 (en) * 2002-07-26 2004-07-13 Intel Corporation VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
US7260126B2 (en) * 2004-12-06 2007-08-21 The Hong Kong Polytechnic University Optical pulses emitter
US7362185B1 (en) * 2005-01-27 2008-04-22 Cypress Semiconductor Corporation Analog based, state machine controlled, frequency smooth switching method for frequency timing generators
US7567099B2 (en) * 2007-05-01 2009-07-28 Dialogic Corporation Filterless digital frequency locked loop

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104158616A (zh) * 2014-07-28 2014-11-19 京信通信***（中国）有限公司 一种光纤传输***中时钟同步的方法及装置
CN104158616B (zh) * 2014-07-28 2017-11-24 京信通信***（中国）有限公司 一种光纤传输***中时钟同步的方法及装置
CN109863696A (zh) * 2016-12-30 2019-06-07 德州仪器公司 基于计数器的sysref实施方案
CN109863696B (zh) * 2016-12-30 2023-12-05 德州仪器公司 基于计数器的sysref实施方案
CN111669244A (zh) * 2019-03-07 2020-09-15 硅谷实验室公司 在时钟域之间传输计数器值时保持正确的时间
US11994896B2 (en) 2019-03-07 2024-05-28 Skyworks Solutions, Inc. Maintaining the correct time when counter values are transferred between clock domains

Also Published As

Publication number Publication date
WO2008144917A1 (en) 2008-12-04
CA2689300A1 (en) 2008-12-04
JP5136809B2 (ja) 2013-02-06
US20080298533A1 (en) 2008-12-04
JP2010529723A (ja) 2010-08-26
US7711078B2 (en) 2010-05-04
EP2153523A4 (en) 2017-01-18
KR101526025B1 (ko) 2015-06-04
EP2153523A1 (en) 2010-02-17
KR20100037057A (ko) 2010-04-08
EP2153523B1 (en) 2018-03-28

Similar Documents

Publication Publication Date Title
CN101715627A (zh) 频率同步
CN107918444B (zh) 基于反馈时钟信号的相位控制
KR100734738B1 (ko) 클록 데이터 복원 시스템, 클록 생성 시스템 및 클록신호의 재샘플링 방법
US20070260906A1 (en) Clock synchronization method and apparatus
CN1794587B (zh) 用于生成准确的低抖动时钟的时钟生成器
CN102013970B (zh) 时钟同步方法、装置及基站时钟设备
US20130009682A1 (en) Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock
US8634503B2 (en) Fast lock clock-data recovery for phase steps
CN110995388B (zh) 一种分布式的共享时钟触发调延***
CN101300772A (zh) 用于调节同步时钟信号的方法和装置
US7203858B2 (en) Program clock synchronization in multimedia networks
US8767898B2 (en) Method and system of synchronizing data to reference time signal with data resampling
US20130128933A1 (en) Transceiver without using a crystal oscillator
US6339628B1 (en) Payload relative position change requesting apparatus and transmission apparatus containing the same
US7826581B1 (en) Linearized digital phase-locked loop method for maintaining end of packet time linearity
CN102017420B (zh) 使用分数式相位检测器的时钟产生
CN103414452B (zh) 时钟数据恢复装置及电子设备
CN109787620B (zh) 一种基于数字分频器的校准频率的方法及装置
US20150263849A1 (en) Phase adjustment circuit and method, and data transmission apparatus and system
Buhr et al. A real-time fast ethernet transceiver achieving sub-ns time synchronization
JP2014225874A (ja) クロック・データ・リカバリ回路で受信データ信号を取得するためのシステム及び方法
EP1514371B1 (en) Frame boundary discriminator
KR100315702B1 (ko) 데이터클럭및바이트클럭생성방법및장치
CN114826465A (zh) 时钟同步功能执行监控的***
EP1331750A1 (en) Method and circuit arrangement for clock recovery

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100526