CN101681913B - 可变电阻元件及其制造方法和非易失性半导体存储装置 - Google Patents

可变电阻元件及其制造方法和非易失性半导体存储装置 Download PDF

Info

Publication number
CN101681913B
CN101681913B CN2008800154498A CN200880015449A CN101681913B CN 101681913 B CN101681913 B CN 101681913B CN 2008800154498 A CN2008800154498 A CN 2008800154498A CN 200880015449 A CN200880015449 A CN 200880015449A CN 101681913 B CN101681913 B CN 101681913B
Authority
CN
China
Prior art keywords
variable resistor
electrode
metal oxide
filament
resistor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800154498A
Other languages
English (en)
Other versions
CN101681913A (zh
Inventor
玉井幸夫
岛久
秋永广幸
高野史好
细井康成
粟屋信义
大西茂夫
石原数也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Sharp Corp
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Sharp Corp filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of CN101681913A publication Critical patent/CN101681913A/zh
Application granted granted Critical
Publication of CN101681913B publication Critical patent/CN101681913B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种能够高速且低功耗地工作的可变电阻元件。在第一电极(11)和第二电极(12)之间具有金属氧化物层(10)，对应于向第一和第二电极间的电应力的施加，第一和第二电极间的电阻可逆地变化，其中，金属氧化物层(10)具有：作为在第一和第二电极间流过的电流的电流密度局部地变高的电流路径的细丝(13)，在第一电极和第二电极内的至少任何的一方的特定电极(11)与金属氧化物层(10)的界面的、至少包含特定电极(11)和细丝(13)的界面附近的一部分，具备：界面氧化物(15)，该界面氧化物作为包含在特定电极中的至少一个元素的氧化物，与金属氧化物层(10)的氧化物不同。

Description

可变电阻元件及其制造方法和非易失性半导体存储装置
技术领域
本发明涉及通过电阻对应于电应力(electrical stress)的施加而变化从而能够存储信息的可变电阻元件及其制造方法和非易失性半导体存储装置，更具体地，涉及通过金属氧化物的材质和电极的材质的组合，从而能够不损害金属氧化物的可逆的可变电阻特性，实现高速且低功耗的工作的可变电阻元件及其制造方法以及非易失性半导体存储装置。
背景技术
近年来，以闪速存储器为代表的非易失性半导体存储装置的大容量化显著，在制品层次上4G字节左右的容量的制品以数万日元左右的价格销售。特别是作为USB存储器等的便携式或可移动式存储器，其商品价值增加，有抢夺迄今为止光磁盘等占据的市场的趋势。此外，数G字节容量作为便携式音乐播放器用存储器也足够了，作为与迅速普及的硬盘搭载型便携式音乐播放器用不同的、搭载有作为固体元件的非易失性半导体存储装置的便携式音乐播放器，以其耐振动性和高可靠性、以及低功耗等固体元件特有的原理的优势，成功地吸引了用户，预计作为上述音乐和图像用的便携式或可移动式商品用存储器将成为主流。
在今后实现了更大容量化和位成本(bit cost)的降低的情况下，期待作为进行活动图像的录像再生的便携式或可移动式商品用存储器的可能性，因此正在进行下一代非易失性半导体存储装置的研究。特别是，在继承作为闪速存储器的长处的低成本、小单元面积(～4F2:F是制造工艺的最小加工尺寸)的同时，如果能够克服起因于闪速存储器的工作原理的以下的限制、即(1)较高的写入/擦除电压(需要升压电路)、(2)缓慢的写入/擦除工作(特别是擦除时间超过100μ秒)、(3)较少的改写次数(不足106次)的话，就能够开拓如下用途，即置换作为现在的信息设备的主存储器而使用的DRAM的用途。由此，能够实现在启动时瞬间启动，在待机时使功耗无限为零的所谓“即时开机计算机”。
作为这样的下一代非易失性半导体存储装置的候补，进行了强电介质存储器(FeRAM)、磁存储器(MRAM)等、分别基于独自的原理的非易失性存储器元件的研究开发，但都难以超越作为闪速存储器的特长的低位成本、小单元面积。
在这样的情况下，由于相位变化存储器(PRAM)和电阻变化型存储器(RRAM，RRAM是夏普株式会社的注册商标)等存在超越闪速存储器的位成本的可能性，所以受到关注。在这里所说的电阻变化型存储器，指的是通过对以电极夹持的可变电阻体施加阈值电压(或阈值电流)以上的电压(或电流)从而能够使电阻变化，在一旦解除电压(或电流)的施加状态之后，该电阻状态也被非易失性地维持，能够对应于不同的电阻状态存储信息的非易失性存储装置。
例如，在下述专利文献1和非专利文献1中，公开了“通过对由一对电极夹持的钙钛矿物质构成的薄膜施加不同极性的电压脉冲从而使电阻值变化的方法”。可是，由于钙钛矿物质与通常的半导体工艺在亲和性上存在问题，所以如下述的专利文献2公开的那样，由与半导体工艺的亲和性高且由单纯的组成构成的二元类氧化物构成的电阻变化型存储器受到瞩目。在专利文献2中，公开了“一种非易失性存储器装置，其特征在于，数据贮存物质层作为在不同的电压下具有不同的电阻特性、在规定的电压范围中电阻急剧变高的过渡金属氧化膜，是NiO、V2O5、ZnO、Nb2O5、TiO2、WO3或CoO”。实际上，在下述非专利文献2中，报告了在上部电极和下部电极之间夹持有作为2元类过渡金属氧化物的NiO、TiO2、ZrO2或HfO2的非易失性电阻变化存储器元件的例子。此外，在下述非专利文献3中，公开了2个电极经由埋入在贯通绝缘膜中的孔中的金属而电连接的形状的电阻变化存储器元件。
专利文献1：美国专利第6204139号说明书
专利文献2：日本专利申请特开2004-363604号公报
非专利文献1：Liu，S.Q等，“Electric-pulse-induced reversibleResistance change effect in magnetoresistive films”，Applied PhysicsLetter，Vol.76，pp.2749-2751，2000年
非专利文献2：Baek，I.G等，“Highly Scalable Non-volatile ResistiveMemory using Simple Binary Oxide Driven by Asymmetric UnipolarVoltage Pulses”，IEDM Technical Digest，pp.587-590，2004年
非专利文献3：Ogimoto，Y等，“Resistance switching memory devicewith a nanoscale confined path”，Applied Physics Letter，Vol.90，143515，2007年
可是，在专利文献2或非专利文献2中公开的那样的由二元类过渡金属氧化物构成的电阻变化型存储器中，如上述那样，具有与半导体工艺的亲和性高，并且由单纯的结构/组成构成，容易应用于高集成非易失性存储器的优点，但另一方面，具有：从低电阻状态向高电阻状态的转换(switching)速度缓慢(μ秒程度以上)，进而，该转换所需要的电流大(mA程度以上)，结果向高电阻状态的转换中需要的功率(power)大等与转换特性相关的问题。
在非专利文献3中公开的电阻变化存储器元件中，具有2个电极通过以贯通被电极夹持的绝缘膜中的方式埋入的金属而连接的结构，具有与在非专利文献2为首的众多的文献中报告的以电极夹持金属氧化物的结构的元件不同结构。该元件虽然具有能够高速工作的结构，但特别是在元件尺寸成为接近埋入金属的微细孔的尺寸时，可以预想在元件间的微细结构的不均控制将成为实现高集成存储器的问题。
根据以上现有技术的技术问题，本发明者们针对如下元件结构，即在确保读取余裕度的基础上，控制低电阻状态的电阻值，即使在向实用的高集成非易失性存储器应用的情况下，也将功耗抑制在适合于使用的范围内，并且能够高速工作的结构，进行了转换机理的研究，以及金属氧化物和电极的材质的组合等的具体的研究，从而到达了以下详细叙述的本发明。
发明内容
本发明是为了解决上述技术问题而完成的，具体通过以下所述的技术特征而被特别规定。
即，本发明的可变电阻元件，在第一电极和第二电极之间具有金属氧化物层，对应于向上述第一和第二电极间的电应力的施加，上述第一和第二电极间的电阻可逆地变化，该可变电阻元件的第一特征在于，上述金属氧化物层具有：作为在上述第一和第二电极间流过的电流的电流密度局部地变高的电流路径的细丝(filament)，在上述第一电极和上述第二电极内的至少任何的一方的特定电极与上述金属氧化物层的界面的、至少包含上述特定电极和上述细丝的界面附近的一部分，具备界面氧化物，该界面氧化物作为包含在上述特定电极中的至少一个元素的特定元素的氧化物，与上述金属氧化物层的氧化物不同。
再有，向第一和第二电极间的电应力的施加，指的是向第一和第二电极间施加电压、电流或双方的电应力。
根据上述第一特征的可变电阻元件，由于变成如下元件结构，即、在作为可变电阻元件的第一和第二电极间流过的电流的电流密度局部地变高的电流路径的细丝、和特定电极之间***界面氧化物的元件结构，所以对可变电阻元件的电阻做出贡献的电流路径，成为在通过细丝形成处理而一次形成的细丝主体、和特定电极之间贯通该界面氧化物而形成的局部的细丝部分。在这里，由于界面氧化物比金属氧化物层的膜厚薄，所以用于局部的细丝部分贯通界面氧化物而形成的电压施加条件，与形成细丝主体时相比被大幅缓和，当然其电阻的不均也被抑制。也就是说，由于可变电阻元件的电阻状态的变化，即转换工作通过该局部的细丝部分的导通和切断来进行，所以能够低功耗且高速地执行转换工作，其电阻的不均也被抑制。
此外，本发明的可变电阻元件在上述第一特征之外，其第二特征在于，具备：电流狭窄部，在上述细丝和上述界面氧化物的接点附近，通过上述界面氧化物缩窄上述细丝的电流路径。
根据上述第二特征的可变电阻元件，通过作为电流狭窄部而形成贯通界面氧化物的局部细丝部分，能够抑制第一和第二电极间导通的低电阻状态的电阻的不均，并且防止电阻过度地变为低电阻，能够抑制从低电阻状态向高电阻状态的转换时的消耗电流。
在金属氧化物可观察到的通过电压脉冲的施加而电阻状态变化的转换现象的机理到现在还不清楚的部分很多，但在金属氧化物中形成的细丝中，可以考虑如下转换模式，即通过施加电压脉冲导致在其整体或一部分中氧移动，由此细丝被导通或断开，电阻状态发生变化。例如，是如下转换模式，即通过设定(set)用电压脉冲的施加而氧进行移动，从而产生相对于金属氧化物的金属和氧的定比组成的氧过剩或氧缺乏并低电阻化，通过复位(reset)用电压脉冲的施加而可变电阻元件被加热，从而恢复氧过剩或氧缺乏而高电阻化。特别是，可以认为复位时焦耳热发挥较大的作用。
因此，在电流狭窄部中，由于电流密度比其周围高，所以焦耳热导致的温度上升被有效率地加速，此外，电阻变化所需要的氧的移动距离较短即可，通过上述双重效果，认为能够实现低功率工作和高速工作。
此外，本发明的可变电阻元件在上述任意一个的特征之外，其第三特征在于，上述界面氧化物的导热率比上述特定电极的导热率小。
根据上述第三特征的可变电阻元件，在界面氧化物中形成的局部的细丝部分通过焦耳热被加热时，由于通过界面氧化物能够有效地抑制该焦耳热经由导热率高的特定电极进行扩散，所以在细丝部分中焦耳热导致的温度上升被有效率地加速，促进低功率工作和高速工作。
此外，本发明的可变电阻元件在上述第一或第二特征之外，其第四特征在于，上述特定元素的氧化物生成自由能，比构成上述金属氧化物层的金属元素的氧化物生成自由能小。
根据上述第四特征的可变电阻元件，能够通过特定电极的材料和金属氧化物的氧的交换形成界面氧化物，能够使可变电阻元件的制造工艺简化。也就是说，构成特定电极的元素的氧化物生成自由能，比构成金属氧化物的金属元素的氧化物生成自由能小，因此在特定电极和金属氧化物层的界面中，特定电极的特定元素从金属氧化物层夺取氧进行氧化而形成界面氧化物。此外，由于通常与金属相比其氧化物的导热率小，所以能够自动地形成比上述的特定电极的导热率小的具有热封闭效果的界面氧化物。
再有，氧化物生成自由能的大小是包含符号的值的大小，不是绝对值的大小。也就是说，如果举例说明的话，在氧化物生成自由能中，(-1000kJ/mol)比(-500kJ/mol)小。此外，虽然氧化物生成自由能具有温度依赖性，但作为材料选择的指针，优选基于在从25℃到1000℃左右的温度范围中的大小关系。
此外，本发明的可变电阻元件在上述任意一个的特征之外，其第五特征在于，上述金属氧化物层是包含过渡金属的金属氧化物。特别是，优选上述金属氧化物层是从Co、Ni、Ti、V、Cu、W、Nb、Mn中选择的至少一种过渡金属的氧化物。
根据上述第五特征的可变电阻元件，在金属氧化物层是包含过渡金属的金属氧化物的情况下，根据上述专利文献1和非专利文献1的公开内容，可以认为起因于在第一和第二电极间形成的细丝的一部分或整体中的氧移动的电阻变化现象能够发生，因此，通过在特定电极和金属氧化物层的界面具备界面氧化物，从而发挥该转换工作能够更稳定地以高速且低功耗来实现的本发明的效果。
此外，本发明的可变电阻元件在上述第五特征之外，其第六特征在于，上述特定电极包含作为从W、Cr、Ta、Al中选择的至少一种元素的、与上述金属氧化物层中包含的过渡金属不同的元素。
根据上述第六特征的可变电阻元件，在金属氧化物层是包含过渡金属的金属氧化物的情况下，能够在与特定电极的界面，通过热处理或电压施加而容易地形成界面氧化物。
此外，本发明的可变电阻元件在上述任何一种特征之外，其第七特征在于，通过氧在上述界面氧化物和上述金属氧化物之间移动，上述第一及第二电极间的电阻可逆地变化。
根据上述第七特征的可变电阻元件，该氧的交换在贯通界面氧化物的局部的细丝部分进行就足够了，能够实现有效率的电阻状态的转换。也就是说，本发明的具备界面氧化物的元件结构，可以说是适合于如下转换模式的元件结构，即在金属氧化物中形成的细丝中，以通过电压脉冲的施加在其整体或一部分中氧的移动为原因，细丝导通或断开，电阻状态变化的切换模式。
此外，本发明的可变电阻元件在上述任何一种特征之外，其第八特征在于，通过将上述第一电极和上述第二电极的任何的一方作为基准电极对另一方的施加电极施加正或负极性的第一电压脉冲，从而上述第一和第二电极间的电阻高电阻化，通过对上述施加电极施加与上述第一电压脉冲相反极性的第二电压脉冲，从而上述第一和第二电极间的电阻低电阻化。
根据上述第八特征的可变电阻元件，在界面氧化物仅在第一电极和第二电极的任何的一方侧形成的情况下，由于元件结构在第一和第二电极间成为非对称，所以呈现依赖于施加的电极脉冲的极性的电流电压特性，通过使高电阻化用的第一电压脉冲和低电阻化用的第二电压脉冲的极性不同，能够实现适合于元件结构的转换工作，能够确保稳定的转换工作。
此外，本发明的可变电阻元件在上述任何一种特征之外，其第九特征在于，为了使上述第一和第二电极间的电阻高电阻化而对上述第一和第二电极间施加的第一电压脉冲，和为了使上述第一和第二电极间的电阻低电阻化而对上述第一和第二电极间施加的第二电压脉冲的各施加时间是100ns以下。
根据上述第九特征的可变电阻元件，由于根据本发明特有的具备界面氧化物的元件结构，能够实现转换工作的低功耗化和高速工作，所以即使高电阻化用的第一电压脉冲和低电阻化用的第二电压脉冲的各施加时间在100ns以下，也能够实现转换工作。
此外，本发明的可变电阻元件的制造方法是上述第一特征的可变电阻元件的制造方法，该制造方法的第一特征在于，依次处理如下工序，即原形结构形成工序，形成在上述第一电极和上述第二电极之间具有上述金属氧化物层的可变电阻元件的原形结构；第一成形(forming)工序，在上述原形结构的上述第一和第二电极间施加第一成形电压，形成上述金属氧化物层内的作为在上述第一和第二电极间流过的电流的电流密度局部地变高的电流路径的细丝；以及第二成形工序，在上述第一电极和上述第二电极内的至少任何的一方的特定电极和上述金属氧化物层的界面中的、至少包含上述特定电极和上述细丝的界面附近的一部分，形成界面氧化物，该界面氧化物是作为上述特定电极中包含的至少一种元素的特定元素的氧化物，与上述金属氧化物层的氧化物不同。
根据上述第一特征的可变电阻元件的制造方法，通过2阶段的成形工序，在金属氧化物层内形成细丝，进而，在形成的细丝和特定电极的界面形成界面氧化物，因此通过界面氧化物的存在，在界面氧化物和细丝的界面的一部分中形成细丝导通/断开的电流狭窄部，由此促进此后的转换工作的高速化和低功耗化。
进而，本发明的可变电阻元件的制造方法在上述第一特征之外，其第二特征在于，在上述第二成形工序中，通过上述特定电极中的上述特定元素经由上述界面夺取上述金属氧化物层中的氧，从而生成上述界面氧化物。
根据上述第二特征的可变电阻元件的制造方法，不需要在金属氧化物层和特定电极的界面另外独立形成界面氧化物，能够使可变电阻元件的制造工艺简化。
进而，本发明的可变电阻元件的制造方法在上述第二特征之外，其第三特征在于，在上述第二成形工序中，形成上述界面氧化物，并且在上述细丝和上述界面氧化物的界面，形成抑制上述细丝的电流导通的高电阻化了的细丝断开部。
进而，本发明的可变电阻元件的制造方法，在上述第三特征之外，其第四特征在于，在上述第二成形工序之后，通过在上述第一和第二电极间施加用于使上述第一和第二电极间的电阻低电阻化的电压，从而形成贯通上述细丝断开部和上述界面氧化物的电流路径，在上述细丝和上述界面氧化物的接点附近形成缩窄上述细丝的电流路径的电流狭窄部。
根据上述第三或第四特征的可变电阻的制造方法，在第二成形工序稍后的第一和第二电极间的电阻被设定为高电阻状态。因此，如上述第四特征那样，在第二成形工序后，通过对第一和第二电极间施加规定的电压，从而形成贯通细丝断开部和界面氧化物的电流路径，能够将第一和第二电极间的电阻设定为低电阻状态，具体地实现使第一和第二电极间的电阻可逆地变化的转换工作。
进而，本发明的可变电阻元件的制造方法在上述第二至第四的任何一个特征之外，其第五特征在于，在上述原形结构形成工序中，以上述特定电极包含的上述特定元素的氧化物生成自由能变得比构成上述金属氧化物层的金属元素的氧化物生成自由能小的方式，形成上述特定电极和上述金属氧化物层。
根据上述第五特征的可变电阻元件的制造方法，因为构成特定电极的元素的氧化物生成自由能比构成金属氧化物的金属元素的氧化物生成自由能小，所以在特定电极和金属氧化物层的界面中，特定电极的特定元素从金属氧化物层夺取氧进行氧化而形成界面氧化物。此外，由于通常与金属相比其氧化物的导热率小，所以能够自动地形成比上述那样的特定电极的导热率小的具有热封闭效果的界面氧化物。
进而，本发明的可变电阻元件的制造方法在上述第一至第五的任何一个特征之外，其第六特征在于，在上述第二成形工序中，通过对上述第一和第二电极间施加第二成形电压，从而生成上述界面氧化物。
进而，本发明的可变电阻元件的制造方法在上述第一至第五的任何一个特征之外，其第七特征在于，在上述第二成形工序中，通过对上述特定电极与上述金属氧化物层的界面进行热处理，从而形成上述界面氧化物。
根据上述第六或第七特征的可变电阻元件的制造方法，由于在形成可变电阻元件的原形结构之后，以电压施加或热处理等的简单的处理，能够实现第二成形工序，因此能够谋求可变电阻元件的制造工艺的简略化。
进而，本发明的可变电阻元件的制造方法在上述第一特征之外，其第八特征在于，利用在第一成形工序时流过的电流，与上述第一成形工序并行地进行上述第二成形工序。
根据上述第八特征的可变电阻元件的制造方法，由于第一和第二成形工序能够作为1次的成形工序进行处理，所以向金属氧化物层内的细丝的形成、和向形成的细丝与特定电极的界面的界面氧化物的形成在同时或大致同时进行，通过界面氧化物的存在，在界面氧化物和细丝的界面的一部分中形成细丝导通/断开的电流狭窄部，因此促进此后的转换工作的高速化和低功耗化。
进而，本发明的可变电阻元件的制造方法在上述第八特征之外，其第九特征在于，在上述第一成形工序中，将流过的电流限制在1mA以下。
根据上述第九特征的可变电阻元件的制造方法，即使是一次的成形工序，也能够有效率地生成界面氧化物，谋求复位工作时的低电流化。
进而，本发明的可变电阻元件的制造方法在上述第八或第九特征之外，其第十特征在于，在上述第二成形工序中，通过上述特定电极中的上述特定元素经由上述界面夺取上述金属氧化物层中的氧，从而生成上述界面氧化物。
根据上述第十特征的可变电阻元件的制造方法，不需要在金属氧化物层和特定电极的界面另外独立形成界面氧化物，能够使可变电阻元件的制造工艺简化。
进而，本发明的可变电阻元件的制造方法在上述第十特征之外，其第十一特征在于，在上述第二成形工序中，在上述细丝和上述界面氧化物的接点附近，通过上述界面氧化物生成缩窄上述细丝的电流路径的电流狭窄部。
进而，本发明的可变电阻元件的制造方法，在上述第十特征之外，其第十二特征在于，在上述第二成形工序之后，通过在上述第一和第二电极间施加用于使上述第一和第二电极间的电阻高电阻化的电压，从而在上述细丝和上述界面氧化物的界面，形成抑制上述细丝的电流导通的高电阻化了的细丝断开部。
根据上述第十一或第十二特征的可变电阻元件的制造方法，在第二成形工序稍后的第一和第二电极间的电阻被设定为低电阻状态。因此，如上述第十二特征那样，在第二成形工序后，通过对第一和第二电极间施加规定的电压，从而在细丝和界面氧化物的界面形成抑制细丝的电流导通的高电阻化了的细丝断开部，能够将第一和第二电极间的电阻设定为高电阻状态，具体地实现使第一和第二电极间的电阻可逆地变化的转换工作。
进而，本发明的可变电阻元件的制造方法在上述第十至第十二的任何一个的特征之外，其第十三特征在于，在上述原形结构形成工序中，以上述特定电极包含的上述特定元素的氧化物生成自由能变得比构成上述金属氧化物层的金属元素的氧化物生成自由能小的方式，形成上述特定电极和上述金属氧化物层。
根据上述第十三特征的可变电阻元件的制造方法，因为构成特定电极的元素的氧化物生成自由能比构成金属氧化物的金属元素的氧化物生成自由能小，所以在特定电极和金属氧化物层的界面中，特定电极的特定元素从金属氧化物层夺取氧进行氧化而形成界面氧化物。此外，由于通常与金属相比其氧化物的导热率小，所以能够自动地形成比上述那样的特定电极的导热率小的具有热封闭效果的界面氧化物。
本发明的非易失性半导体存储装置，其特征在于，具备：存储器单元，其具有上述任何一种特征的可变电阻元件；信息改写单元，对上述可变电阻元件的两端施加电力，使电阻变化，进行信息的写入和擦除；以及信息读出单元，对上述可变电阻元件的两端施加读出电压，根据流过上述可变电阻元件的电流量感测电阻状态，读出存储的信息。
根据上述特征的非易失性半导体存储装置，能够以低成本提供如下非易失性半导体存储装置，即存储器单元间的电阻不均少，读出工作余裕大，并且能够低功耗且高速地执行存储器单元的存储状态的改写。
根据本发明的可变电阻元件，通过选择金属氧化物层的材质和特定电极的材质的组合，与使用铂电极等的贵金属电极的情况相比能够节约高价的材料，能够降低使第一和第二电极间的电阻高电阻化或低电阻化的转换工作时的功耗，并且能够使转换工作速度提高。由此，在向实用的非易失性半导体存储装置等应用本发明的可变电阻元件时，能够实现转换工作的低功耗化和高速化。进而由于可变电阻元件间的电阻的不均被抑制，所以读出工作的余裕也提高。
附图说明
图1是示意地表示本发明的可变电阻元件的第一和第二成形处理前的原形结构的剖面图。
图2是示意地表示本发明的可变电阻元件的第一和第二成形处理后的元件结构的剖面图。
图3是示意地表示本发明的可变电阻元件的制造方法的一个实施方式中的第一和第二成形处理工序和转换工作中的元件结构的变化的工序剖面图。
图4是示意地表示本发明的可变电阻元件的制造方法的另一个实施方式中的第一和第二成形处理工序和转换工作中的元件结构的变化的工序剖面图。
图5是示意地表示在特定电极中使用由与构成金属氧化物层的金属元素的氧化物生成自由能相比氧化物生成自由能大的元素构成的材料的现有的可变电阻元件的第一和第二成形处理工序和转换工作中的元件结构的变化的工序剖面图。
图6是通过元件结构的变化示意地表示本发明的可变电阻元件的制造方法的一个实施方式中的原型结构形成工序的处理顺序的工序剖面图。
图7是示意地表示对于本发明的可变电阻元件进行第一和第二成形处理和转换工作以及电气特性测定的实验装置的结构例的图。
图8是表示本发明的可变电阻元件的一个实施方式(实施例1)的剖面结构的剖面TEM照片。
图9是表示对本发明的可变电阻元件的一个实施方式(实施例1)施加正负两极性的设定用和复位用电压脉冲使其转换工作时的在低电阻状态和高电阻状态下的电阻的转换特性图。
图10是本发明的可变电阻元件的一个实施方式(实施例2)的电流电压特性图。
图11是表示对本发明的可变电阻元件的一个实施方式(实施例2)施加正负两极性的设定用和复位用电压脉冲使其转换工作时的在低电阻状态和高电阻状态下的电阻的转换特性图。
图12是本发明的可变电阻元件的一个实施方式中的2种样品(实施例3)和一种比较样品(比较例)的转换工作时的电流电压特性图。
图13是本发明的可变电阻元件的一个实施方式(实施例4)的转换工作时的电流电压特性图。
图14是表示对本发明的可变电阻元件的一个实施方式(实施例4)施加正负两极性的设定用和复位用电压脉冲使其转换工作时的在低电阻状态和高电阻状态下的电阻(电流值换算)的转换特性图。
图15是本发明的可变电阻元件的一个实施方式(实施例5)的转换工作时的电流电压特性图。
图16是表示对本发明的可变电阻元件的一个实施方式(实施例5)施加正负两极性的设定用和复位用电压脉冲使其转换工作时的在低电阻状态和高电阻状态下的电阻(电流值换算)的转换特性图。
图17是本发明的可变电阻元件的一个实施方式(实施例6)的转换工作时的电流电压特性图。
图18是本发明的可变电阻元件的一个实施方式(实施例7)的转换工作时的电流电压特性图。
图19是本发明的可变电阻元件的一个实施方式(实施例8)的转换工作时的电流电压特性图。
图20是本发明的可变电阻元件的一个实施方式(实施例9)的转换工作时的电流电压特性图。
图21是示意地表示本发明的可变电阻元件的制造方法的一个实施方式(实施例10)中的第一和第二成形处理工序和转换工作中的元件结构的变化的工序剖面图。
图22是表示本发明的可变电阻元件的一个实施方式(实施例10)的各样品的成形时电流限制值和复位电流的关系的图。
图23是本发明的可变电阻元件的一个实施方式(实施例10)的各样品的转换特性图。
图24是表示各种金属氧化物的吉布斯自由能的埃林汉姆图。
图25是表示本发明的非易失性半导体存储装置的一个实施方式中的概略的电路构成例的框图。
图26是示意地表示本发明的非易失性半导体存储装置的一个实施方式中的交叉点型的存储器单元阵列的一个结构例的电路图。
附图标记说明
10金属氧化物层
11第一电极(特定电极)
12第二电极
13细丝
14细丝断开部
15界面氧化物
16电流狭窄部
17Si基板
18热氧化膜
19Ti层(粘接层)
20光抗蚀剂
21光抗蚀剂
22Pt层(保护层)
30电压脉冲发生器
31直流电压源
32直流电流计
33开关
40存储器单元阵列
41位线译码器
42字线译码器
43控制电路
44电压切换电路
45读出电路
46电压产生电路
47地址线
48数据线
49控制信号线
50存储器单元
BL，BL1～BLm位线
WL，WL1～WLn字线
Vcc电源电压
Vss接地电压
Vpp写入用电压
Vee擦除用电压
Vrd读出电压
具体实施方式
以下，基于附图对本发明的可变电阻元件及其制造方法，和非易失性半导体存储装置(以下，适宜地略称为“本发明元件”、“本发明方法”、以及“本发明装置”。)的实施方式进行说明。
第一实施方式
在本发明的第一实施方式中，基于图1～图24对本发明元件和本发明方法进行说明。再有，成为本发明的对象的可变电阻元件如图1所示，作为元件结构具有在第一电极11和第二电极12间具备金属氧化物层10的原形结构，是对应于向第一和第二电极11、12的电应力的施加，第一和第二电极11、12间的电阻可逆地变化的可变电阻元件。此外，在该可变电阻元件中，设想通过后述的“成形”处理，在金属氧化物层10中形成作为在第一和第二电极11、12间流过的电流的电流密度局部地变高的电流路径的细丝13，通过后述的转换工作，如图2所示那样的细丝13的一部分或整体导通/断开，从而第一和第二电极11、12间的电阻进行变化。因此，本发明元件的上述原形结构意味着是“成形”处理前的元件结构。
在以下的说明中，将使第一和第二电极间的电阻可逆地变化的工作、也就是说使可变电阻元件从高电阻状态过渡到低电阻状态的低电阻化和使可变电阻元件从低电阻状态过渡到高电阻状态的高电阻化的各工作称为转换工作。此外，为了说明的方便，将上述低电阻化工作称为“设定”或“设定工作”，将上述高电阻化工作称为“复位”或“复位工作”。
进而，对于成为本发明的对象的可变电阻元件的“成形”处理，通常是进行转换工作之前需要的前处理，意味着在金属氧化物层10内形成在转换工作中需要的细丝13(参照图2)的处理。可是，在本发明方法中，将形成电流容易流动的细丝13的处理称为第一成形处理(或工序)，将使形成的细丝13的一部分的电流路径狭窄化使电流难以流动的相反的处理称为第二成形处理(或工序)，对该2个成形处理进行区别。因此，在仅称为“成形”处理的情况下，意味着一般意义下的细丝形成处理。此外，在图2中，相对于1个可变电阻元件表示有1根单纯形状的细丝，但这只是为了使说明容易。细丝是电流密度局部地变高的导电通路，可以设想采用在1元件中存在多个，或1个细丝分支为多个细丝的复杂的结构等。
在成为本发明的对象的可变电阻元件的金属氧化物层中可观察到的通过电压脉冲的施加而电阻状态变化的转换现象的机理至今为止不清楚的部分还有很多。在以成形处理预先形成的金属氧化物中的细丝中，可以考虑如下转换模式，即通过电压脉冲施加导致在其整体或一部分中由于氧的移动而细丝导通/断开，从而电阻进行变化。该转换模式是通过设定用电压脉冲的施加而氧移动，从而产生相对于金属氧化物的金属和氧的定比组成的氧过剩或氧欠缺而低电阻化，通过复位用电压脉冲的施加而可变电阻元件被加热，从而氧过剩或氧欠缺恢复而高电阻化。特别是，认为复位时焦耳热发挥较大的作用。
所以，本发明者们考虑，第一，在复位时有效率地加热可变电阻元件，第二，尽量使承担细丝的电阻变化的区域变小从而缩短电阻变化所需要的氧的移动距离，通过以上2个途径能够实现在低功率的高速的转换工作。
通过电应力(例如，电压脉冲)的施加，由在细丝中流过的电流产生的焦耳热按照周围的物质的比热和导热率而蓄热和传播，决定可变电阻元件的温度。这时，在金属氧化物层产生的焦耳热的一部分向第一和第二电极扩散。因此，本发明者们发现，通过在第一和第二电极的至少一方的电极(相当于特定电极)和金属氧化物层的界面，自调整地形成导热率低的氧化物薄膜(相当于界面氧化物)，从而作为热扩散防止膜进行工作，结果能够实现在低功率的复位工作。进而，已经清楚地知道，通过在细丝与电极相接的附近有选择地具备界面氧化物来限定电阻变化部，从而能够增大低功率化、高速化的效果。
首先，关于在复位时有效率地对可变电阻元件进行加热的第一途径进行说明。在该第一途径中，承担电阻变化的处所，如果假设是电极和金属氧化物的界面附近的话，则在界面附近配置导热率低的材料即可。图2中示意地表示在第一电极11(在本实施方式中，相当于特定电极)和金属氧化物层10之间具备界面氧化物15的基本结构。在图2中，表示有在界面氧化物15的形成时(第二成形处理时)，在细丝13和界面氧化物15的界面形成有细丝断开部14的状态，即细丝13断开而高电阻化的状态。再有，如后述那样，通过设定用电压脉冲的施加，当形成贯通界面氧化物15和细丝断开部14的一部分的细丝13的电流狭窄部16(参照图3)时，细丝13导通，本发明元件低电阻化。
界面氧化物15能够通过特定电极11的材料和金属氧化物层10的氧的交换而形成。通过特定电极11和金属氧化物10间的氧的交换来形成界面氧化物15，从而能够使本发明元件的制造工艺简略化。具体地，如果使构成特定电极11的元素的氧化物生成自由能比构成金属氧化物层10的金属元素的氧化物生成自由能小的话，则特定电极11通过加热处理等被氧化，形成界面氧化物15。通常，由于与金属相比其金属氧化物的导热率小，成为上述那样的具有热封闭效果的热扩散防止膜。进而，如后述那样，在对通过第一和第二成形处理后的设定工作形成的金属氧化物层10的细丝断开部14和界面氧化物15进行贯通的电流狭窄部16中，作为主要承担细丝13的电阻变化的部分，即，细丝13的断开/导通进行变化的处所是在界面氧化物15侧的细丝断开部14中形成，因此也利用从金属氧化物层10向界面氧化物15的氧移动是容易的情况，能够使复位工作高速化。
接着，对缩短电阻变化所需要的氧的移动距离的第二途径进行说明。当考虑复位工作是通过氧的移动而对细丝13的一部分或整体进行断开并切断该电流路径从而高电阻化的工作时，可以认为通过使细丝13变细，能够缩短氧的需要移动距离，从而能够实现高速化。同时，由于考虑决定低电阻状态的电阻值的是细丝13的电阻值，可以认为通过使细丝13变细，能够提高低电阻状态的电阻值，能够降低复位工作时的消耗电流。
可是，通常细丝13通过成形处理而形成，由于利用击穿(breakdown)现象，所以原理上难以控制粗细，低电阻状态的电阻值可能成为数10Ω那样的非常低的低电阻值，引起复位电流(复位工作时的流过可变电阻元件的电力)的增大。因此，本发明者们考虑，使用界面氧化物15在之后使通过第一成形处理形成的细丝13变细来减少复位电流，同时使转换工作进一步低电流化、高速化的方法。在本发明的方法中，采用良好地利用特定电极11的材料和金属氧化物层10之间的氧的交换而使细丝13变细的方法。
以下，针对本发明方法的第一和第二成形处理(分别相当于第一和第二成形工序)，参照图3和图4详细地进行说明。
在图3中，示意地表示从本发明元件的原形结构起经过第一和第二成形处理，反复进行设定工作和复位工作，对电阻状态可逆地进行转换的过程。首先，对于金属氧化物层10被第一电极11和第二电极12夹持的原形结构(图3(a))，为了第一成形处理而对第一和第二电极11、12间施加电压(第一成形电压)，形成成为第一和第二电极11、12间的电流路径(在第一和第二电极11、12间流过的电流的电流密度局部地变高的部分)的细丝13(图3(b))。该细丝13的粗细的控制如上所述通常比较困难，有低电阻状态的电阻值变低的倾向。接着，为了第二成形处理在第一和第二电极11、12间施加电压(第二成形电压)，形成用于使在第一成形处理中形成的粗的细丝13部分地狭窄的界面氧化物15(图3(c))。如图3(c)所示，在第二成形处理中，通过第二成形电压的施加而产生焦耳热，如果假设构成第一电极(特定电极)11的材料的元素(特定元素)的氧化物生成自由能，比构成金属氧化物层10的氧以外的元素的氧化物生成自由能小的话，氧从金属氧化物层10向第一电极11供给，形成包括构成第一电极11的特定元素的界面氧化物15。此外，可以考虑在细丝13和界面氧化物15的界面附近也通过来自周围的金属氧化物10的氧的移动而形成细丝断开部14。由于第一成形处理稍后的细丝13的电阻率显著地低于金属氧化物层10，所以与周围的金属氧化物层10相比，可以认为氧的组成较大地不同。因此，在从金属氧化物10侧供给氧而生成的界面氧化物15中，在细丝13和第一电极11相接的附近，一边生成膜厚和组成等的不均匀一边形成。通过该不均匀，在界面氧化物15中非常部分地生成电耐压弱的处所。因此，在接下来的设定工作时，如图3(d)所示，由于在界面氧化物15较弱的部分形成电流路径16(相当于电流狭窄部)，所以能够使该电流路径16比细丝13更细。虽然细丝13依然存在，但第一和第二电极间的电阻值被贯通界面氧化物15和细丝断开部14的细丝(电流路径)的电流狭窄部16的电阻值支配。作为结果，能够使设定工作后的低电阻状态的电阻值变高，能够降低接下来的复位工作时的复位电流。此外，由于贯通界面氧化物15的电流狭窄部16较细，所以复位工作时需要的氧的移动距离变短，能够实现复位工作的高速化。进而，可以认为从金属氧化物层10向在界面氧化物15形成的细电流狭窄部16的氧移动容易，通过在界面氧化物15形成电流狭窄部16，可以想象能够谋求复位工作的高速化。进而，由于通常氧化物的导热率比构成氧化物的元素单体的导热率小，所以通过界面氧化物15的生成，在电流狭窄部16附近的热的封闭效果提高，氧的移动被促进，能够期待复位工作的进一步高速化。
代替如图3所示那样在第一和第二电极11、12间施加第二成形电压以电方式来进行，如图4所示那样通过热处理来进行形成界面氧化物15的第二成形处理也可。如图4(a)和(b)所示那样，利用第一成形电压的施加的第一成形处理，与图3(a)和(b)所示的第一成形处理相同。在第一成形处理后，作为第二成形处理代替对第一和第二电极11、12间施加第二成形电压，通过热处理来进行(图4(c))。在该情况下，与图3(c)所示的情况不同，不仅是在细丝13和第一电极11的界面附近，在第一电极11和金属氧化物层10的界面整体形成界面氧化物15。可是，如上所述，第一成形处理稍后的细丝13的电阻率显著地低于金属氧化物层10，因此与周围的金属氧化物层10相比，可以认为氧的组成较大地不同，因此界面氧化物15在细丝13与第一电极11相接的附近，不均匀地形成。因此，在接下来的设定工作时，如图4(d)所示，由于在界面氧化物15较弱的部分形成电流路径16(相当于电流狭窄部)，所以能够使该电流路径16比细丝13更细。以下，因为与图3所示的情况相同，所以省略重复的说明。
在形成图3(a)或图4(a)所示的金属氧化物层10被第一电极(特定电极)11和第二电极12夹持的原形结构时(相当于原形结构形成工序)，以特定电极11中包含的元素(相当于特定元素)的氧化物生成自由能变得比构成金属氧化物层10的金属元素的氧化物生成自由能小的方式，形成第一电极(特定电极)11和金属氧化物层10。假设在对第一电极(特定电极)使用由与构成金属氧化物层的金属元素的氧化物生成自由能相比氧化物生成自由能大的元素构成的材料(例如，在现有的可变电阻元件中作为上部电极通常使用的白金(Pt)等)的情况下，难以形成图3(c)和图4(c)表示的利用电压施加和热处理的界面氧化物15。结果，对图5(a)所示的原形结构进行利用第一成形电压的施加的第一成形处理(图5(b))，之后，即使进行利用电压施加和热处理的第二成形处理，如图5(c)所示，与第一成形处理后同样地，变成形成了粗的细丝13的低电阻状态。因此，即使对第一和第二电极11、12间施加电压，也在没有形成界面氧化物15的状态下，即在粗的细丝13的状态下进行利用细丝13的断开/导通的转换工作，所以低电阻状态的电阻值低，复位电流大，并且复位速度也变慢。
再有，在上述中，对明确地区分第一成形和第二成形而进行的情况进行了说明，但也能够在第一成形中并行进行第二成形。在第一成形时，当然，伴随击穿而电流流动，作为结果产生发热。通过该发热，由于第一电极(特定电极)从金属氧化物层10夺取氧而能够形成界面氧化物15。但是，在该情况下，由于作为第一成形的本来的作用的通过击穿形成细丝的过程、和第二成形的通过界面氧化物使电流狭窄的过程彼此竞争，所以认为流动的电流的控制等也重要。
接着，针对本发明方法的在第一和第二成形处理前，形成图3(a)或图4(a)所示的金属氧化物层10被第一电极(特定电极)11和第二电极12夹持的原形结构的原形结构形成工序，参照图6进行详细地说明。首先，如图6(a)所示，在带有热氧化膜18的Si基板17上，通过RF磁控溅射法，依次堆积Ti层19、作为下部电极的Pt层12(相当于第二电极)、金属氧化物层10，形成Ti/Pt/金属氧化物层的层叠结构。这里，Ti层19发挥使作为下部电极的Pt层12的向基板17的粘接性提高的粘接材料的作用，对于Ti标靶，在RF输出200W、压力0.5Pa的Ar100％气体中，将基板温度作为室温的条件下进行成膜。接着，作为下部电极的Pt层12在RF输出100W、压力0.3Pa的Ar100％气体中，在将基板温度作为室温的条件下进行成膜。
另一方面，在金属氧化物层10的成膜中，在RF输出200W、气压0.5Pa的Ar气氛中，将基板温度作为室温实施堆积处理。再有，金属氧化物10的组成能够同适宜地添加O2气体来进行控制。
金属氧化物10的膜厚例如是50nm。金属氧化物层10的膜厚根据以下所示的电路工作上的要求，设定为2～100nm，更优选设定在5～50nm的范围中。也就是说，可变电阻元件的电阻状态，由于需要通过在通常的半导体装置中构成的驱动电路施加设定用电压脉冲和复位用电压脉冲进行转换工作，所以在成形处理后的夹着金属氧化物层10的第一和第二电极11、12间的电阻中，自然存在恰当的范围，在能够实现这样的恰当范围内的电阻值的金属氧化物层10的膜厚中，也自然存在适当的范围。作为具体的金属氧化物层10的膜厚，考虑周围电路的驱动电压与设定用电压脉冲和复位用电压脉冲的电压振幅相比成为低电压的情况，成为上述的2～100nm的范围。进而，按照电子元件设计上的理由，更优选是5～50nm。
接着，如图6(b)所示，通过利用了i线缩小投影型曝光装置的光刻和Ar离子铣削进行元件分离。Ar离子铣削在施加电压300V进行。再有，作为本发明方法中使用的元件分离法，另外能够利用电子束光刻、接触掩膜对准器等的方法。然后，除去残留的光抗蚀剂20，使金属氧化物层10露出，如图6(c)所示，实施其它的光抗蚀剂21，通过RF磁控溅射法，依次堆积作为上部电极11的金属层和作为保护层的Pt层22。这里，在作为上部电极11的金属层的成膜中，以RF磁控溅射法，在Ar气氛中，将基板温度作为室温，实施堆积处理。作为上部电极11的金属层的厚度例如是50nm。进而，作为氧化防止用的保护层的Pt层22的成膜，与下部电极12的Pt层的成膜同样地进行即可。之后，如图6(d)所示，除去残留的光抗蚀剂21，使作为下部电极12的Pt层露出。再有，图6(d)所示的本发明元件的原形结构的剖面形状，是为了元件制作的简便性、以及以下说明的实验的简便性的形状，预先说明与在应用于实用的非易失性半导体存储装置的情况下的剖面形状并不一定相同。再有，作为本发明方法中使用的成膜法，能够利用激光烧蚀、化学气相沉积(CVD)、使金属(表面)氧化等周知的方法。此外，各膜厚的测定使用KLA-Tencor公司的触针式阶梯差计。
在图7中表示用于对图6(d)所示的原形结构的本发明元件，实验地实施第一和第二成形处理，进行设定和复位工作，并且测定各处理后的本发明元件的电气特性的实验装置的结构。如图7所示，实验装置构成为具备：电压脉冲发生器30、直流电压源31、直流电流计32、以及开关33。
电压脉冲发生器30在第一和第二成形处理时分别产生第一和第二成形电压，在设定和复位工作时分别以规定的电压振幅和脉冲宽度(施加时间)产生设定用电压脉冲和复位用电压脉冲。直流电压源31和直流电流计32在测定第一和第二电极11、12间的电流电压(IV)特性和电阻(电压脉冲响应)时使用。开关33是用于对将在电压脉冲发生器30产生的电压脉冲对第一和第二电极11、12间进行施加的电压施加电路、和测定电压施加工作后的第一和第二电极11、12间的电流电压特性的测定电路进行切换的开关。在图6所示的原型结构形成工序中形成的第一电极(上部电极)11和露出的第二电极(下部电极)12的表面，分别使探针装置的钨探针直接接触，构成上述电压施加电路和测定电路，对IV特性和电压脉冲响应(转换特性)进行测定。再有，作为IV特性的测定装置(直流电压源31、直流电流计32)使用安捷伦科技公司的半导体参数分析仪4156C，作为电压脉冲发生器30使用安捷伦科技公司的33250A，以适合的开关33进行切换来使用。
以下，关于通过上述的本发明方法制作的本发明方法的实施例，与其电气特性一起进行说明。
[实施例1]
以上述形态，在带有热氧化膜的硅基板，从下起依次成膜Ti/Pt(第二电极)/钴氧化物(金属氧化物层)/Ta(第一电极)/Pt，试做了本发明元件的原形结构。此外，以第二电极为基准对第一电极施加+9.9V的第一成形电压进行第一成形处理，以200℃的热处理进行用于生成界面氧化物的第二成形处理。在图8表示剖面TEM照片，该TEM照片表示第二成形处理后的本发明元件的剖面结构。可知在Ta电极(第一电极)和钴氧化物(金属氧化物层)的界面生成有厚度5nm左右的界面氧化物(钽氧化物)。在图9表示该本发明元件的电压脉冲响应(转换特性)。通过正负1.5V100ns的设定用和复位用的电压脉冲施加，电阻值可逆地变化，可知能够实现高速转换。
[实施例2]
以上述形态，在带有热氧化膜的硅基板，从下起依次成膜Ti/Pt(第二电极)/钴氧化物(金属氧化物层)/Ta(第一电极)/Pt，试做了本发明元件的原形结构。在图10表示在对该本发明元件的第一和第二电极间施加了电压时的IV特性。如在图10中以箭头表示的那样，以A、B、C、D的顺序施加电压。A表示的电压施加是第一成形处理，由于+10V的电压施加而金属氧化物层击穿，形成细丝，成为假的低电阻状态。B表示的电压施加是第二成形处理，对应于低电阻状态的细丝的电阻值而流过大电流，通过焦耳热在细丝和Ta电极(第一电极)相接的界面附近，Ta电极和钴氧化物中的细丝端被氧化，细丝断开成为高电阻状态。这时，可以认为界面的Ta氧化物如图3(c)所示那样不均匀地形成。C表示的电压施加相当于设定工作，当增大电压振幅时，断开的细丝再次成为导通状态。在该情况下，仅有界面的Ta氧化物的极少一部分的弱的处所成为导通状态，电阻值不变成A表示的第一成形后那样的低电阻状态。由此，D表示的电压施加的复位工作时的电流被抑制在100μA左右。在图11表示该本发明元件的电压脉冲响应(转换特性)。通过正负1.0V40ns的设定用和复位用的电压脉冲施加，电阻值可逆地变化，可知能够实现高速转换。在这里，成形电压成为10V，但通过使金属氧化物层的膜厚变薄，也可以作为数V以下。
[实施例3]
以上述形态，准备2种本发明元件和1种比较用的可变电阻元件，针对各个可变电阻元件进行了与实施例1相同的转换工作实验，其中，该2种本发明元件是在带有热氧化膜的硅基板，从下起依次成膜Ti/Pt(第二电极)/钴氧化物(金属氧化物层)/Ta(第一电极)/Pt的本发明的第一样品(第一电极是Ta电极)，和从下起依次成膜Ti/Pt(第二电极)/钴氧化物(金属氧化物层)/W(第一电极)/Pt的本发明的第二样品(第一电极是W电极)，该1种比较用的可变电阻元件是在带有热氧化膜的硅基板，从下起依次成膜Ti/Pt(第二电极)/钴氧化物(金属氧化物层)/Pt(第一电极)/Pt的比较样品(第一电极是Pt电极)。再有，在第一成形处理中，对第一和第二样品、比较样品，分别施加+10V、+8.7V、+7.9V的第一成形电压，进行第一成形处理，分别施加-0.79V、-0.60V、-0.47V的第二成形电压，进行用于生成界面氧化物的第二成形处理。但是，在对比较样品的第二成形处理中，认为没有生成界面氧化物。
图12在一个图中综合表示各样品的IV特性。根据图12表示的比较结果，与以向上的三角记号(△)表示的比较样品相比，在以圆圈(○)表示的第一样品和以四方形(□)表示的第二样品中，可以确认进行设定和复位工作的电压均降低到一半以下，并且低电阻时的电流量分别被抑制到三十分之一、七十五分之一左右。在第一电极中使用与构成金属氧化物层的特定元素的钴(Co)相比氧化物生成自由能小的元素时，能够确认可以降低功耗。
[实施例4]
以与上述实施例1同样的制作方法，试做了在带有热氧化膜的硅基板从下起依次成膜Ti/Pt(第二电极)/钴氧化物(金属氧化物层)/Al(第一电极)/Pt的本发明元件的原形结构。此外，以第二电极为基准对第一电极施加+8.3V的第一成形电压进行第一成形处理，施加-0.56V的第二成形电压进行用于生成界面氧化物的第二成形处理。与实施例1的相异点是第一电极不是Ta而是Al。在图13和图14分别表示该本发明元件的转换工作时的IV特性、和电压脉冲响应(转换特性)。再有，图14的转换特性的纵轴表示对第一和第二电极间施加了+0.2V时的电流值(绝对值)。如图13和图14所示，能够确认数100μA的低消耗电流、和正负1.5V100ns的设定用和复位用的电压脉冲施加导致的高速转换工作。
[实施例5]
以与上述实施例1同样的制作方法，试做了在带有热氧化膜的硅基板从下起依次成膜Ti/Pt(第二电极)/钴氧化物(金属氧化物层)/Cr(第一电极)/Pt的本发明元件的原形结构。此外，以第二电极为基准对第一电极施加+8.0V的第一成形电压进行第一成形处理，施加-0.97V的第二成形电压进行用于生成界面氧化物的第二成形处理。与实施例1的相异点是第一电极不是Ta而是Cr。在图15和图16分别表示该本发明元件的转换工作时的IV特性、和电压脉冲响应(转换特性)。再有，图16的转换特性的纵轴表示对第一和第二电极间施加了+0.2V时的电流值(绝对值)。如图15和图16所示，能够确认数100μA的低消耗电流、和正负3.0V50ns的设定用和复位用的电压脉冲施加导致的高速转换工作。
[实施例6]
以与上述实施例1同样的制作方法，试做了在带有热氧化膜的硅基板从下起依次成膜Ti/Pt(第二电极)/镍氧化物(金属氧化物层)/Al(第一电极)/Pt的本发明元件的原形结构。此外，以第二电极为基准对第一电极施加+13.2V的第一成形电压进行第一成形处理，施加-0.91V的第二成形电压进行用于生成界面氧化物的第二成形处理。与实施例1的相异点是金属氧化物层不是钴氧化物而是镍氧化物，第一电极不是Ta而是Al。在图17表示该本发明元件的转换工作时的IV特性。如图17所示，能够确认在1mA以下的低消耗电流的转换工作。
[实施例7]
以与上述实施例1同样的制作方法，试做了在带有热氧化膜的硅基板从下起依次成膜Ti/Pt(第二电极)/镍氧化物(金属氧化物层)/Cr(第一电极)/Pt的本发明元件的原形结构。此外，以第二电极为基准对第一电极施加+10.95V的第一成形电压进行第一成形处理，施加-0.75V的第二成形电压进行用于生成界面氧化物的第二成形处理。与实施例1的相异点是金属氧化物层不是钴氧化物而是镍氧化物，第一电极不是Ta而是Cr。在图18表示该本发明元件的转换工作时的IV特性。如图18所示，能够确认在1mA以下的低消耗电流的转换工作。
[实施例8]
以与上述实施例1同样的制作方法，试做了在带有热氧化膜的硅基板从下起依次成膜Ti/Pt(第二电极)/镍氧化物(金属氧化物层)/Ta(第一电极)/Pt的本发明元件的原形结构。此外，以第二电极为基准对第一电极施加+6.2V的第一成形电压进行第一成形处理，施加-0.87V的第二成形电压进行用于生成界面氧化物的第二成形处理。与实施例1的相异点是金属氧化物层不是钴氧化物而是镍氧化物。在图19表示该本发明元件的转换工作时的IV特性。如图19所示，能够确认在1mA以下的低消耗电流的转换工作。
[实施例9]
以与上述实施例1同样的制作方法，试做了在带有热氧化膜的硅基板从下起依次成膜Ti/Ta(第二电极)/钴氧化物(金属氧化物层)/Ta(第一电极)/Pt的本发明元件的原形结构。此外，以第二电极为基准对第一电极施加+3.6V的第一成形电压进行第一成形处理，施加-0.77V的第二成形电压进行用于生成界面氧化物的第二成形处理。与实施例1的相异点是第一电极和第二电极双方均是Ta电极。在图20表示该本发明元件的转换工作时的IV特性。如图20所示，即使在金属氧化物层(钴氧化物)的两侧具备氧化物生成自由能小的材料(Ta)的情况下，也能够确认在1mA以下的低消耗电流的转换工作。
[实施例10]
以与上述的实施例1同样的制作方法，准备5种本发明元件的样品，针对各个可变电阻元件，调查了在第一成形处理时是否也能够同时进行第二成形处理，其中，该5种本发明元件的样品是在带有热氧化膜的硅基板，从下起依次成膜Ti/Pt(第二电极)/钴氧化物(金属氧化物层)/Ta(第一电极)/Pt的本发明元件的第一样品(第一电极是Ta电极)，从下起依次成膜Ti/Pt(第二电极)/钴氧化物(金属氧化物层)/Al(第一电极)/Pt的本发明元件的第二样品(第一电极是Al电极)，从下起依次成膜Ti/Pt(第二电极)/钴氧化物(金属氧化物层)/Cr(第一电极)/Pt的本发明元件的第三样品(第一电极是Cr电极)，以及，从下起依次成膜Ti/Pt(第二电极)/钴氧化物(金属氧化物层)/W(第一电极)的本发明元件的第四样品(第一电极是W电极)，从下起依次成膜Ti/Pt(第二电极)/钴氧化物(金属氧化物层)/Ti(第一电极)的本发明元件的第五样品(第一电极是Ti电极)。
如上所述，当要利用第一成形处理时的电流进行第二成形处理时，预想细丝的形成过程和界面氧化物形成导致的电流狭窄过程的竞争，因此限制成形时的电流，调查该限制值和复位电流的关系。此外，针对上述5个样品，将成形时的电流限制为规定值，在同时进行第一成形处理和第二成形处理之后，确认到复位工作和设定工作，确认了正常进行转换工作。
可是，在同时进行第一成形处理和第二成形处理的情况下，与依次进行第一成形处理和第二成形处理的情况不同，成形处理后的电阻状态成为低电阻状态。由于细丝的形成过程和界面氧化物形成导致的电流狭窄过程的竞争，抑制第二成形处理的进行，在细丝和特定电极的界面，界面氧化物不完全地形成，因此细丝断开部也不完全地形成，结果，可以认为变成与形成了贯通在依次进行第一成形处理和第二成形处理的情况下形成的界面氧化物和细丝断开部的电流狭窄部的状态等价或近似的状态。也就是说，在同时进行第一成形处理和第二成形处理后的状态，可以认为是接近于图3(d)所示的状态。因此，通过由成形处理后的复位工作产生的焦耳热，与第二成形处理同样的现象进一步进行，在细丝和特定电极的界面形成界面氧化物，在界面氧化物和细丝的界面形成细丝断开部，可以认为成为与电流狭窄部消失后的图3(c)表示的状态接近的状态。将其以图表示的话，可以认为是如图21所示那样的元件剖面结构变化后的状态。
在图22(a)～(e)中，表示上述5个样品各自的限制值和复位电流的关系。在全部5个样品中，当减小限制电流值时，复位电流变小，但是在限制值为1mA左右以下的区域中，分为行动不同的两组。在第一电极为Ta、Al、Cr的情况(图22(a)～(c)：第一～第三样品)下，即使在电流限制值为1mA以下的区域中，伴随着限制值的减少，复位电流也减少。可是，在第一电极为W、Ti(图22(d)、(e)：第四、第五样品)的情况下，在电流限制值为1mA以下的区域中，可以观察到复位电流难以减少的倾向。在限制电流值为1mA以上的区域中，复位电流伴随着限制电流减少而减少，可以认为是细丝的粗细被在某种程度上被控制的结果。该区域可以认为是细丝形成工艺占支配地位，界面氧化物的影响少的区域。在限制电流值为1mA以下的区域中，在复位电流的降低程度上出现差，可以认为是生成的界面氧化物的性质的差导致的结果。如果是与细丝形成进行竞争而生成的界面氧化物的话，能够容易想象其组成难以被控制。已知W和Ti的氧化物根据其组成而电阻率变得比较小，可以认为在第一成形处理中同时形成的界面氧化物，电阻率不能高到使电流路径狭窄的程度。另一方面，在Ta、Al、Cr的氧化物的情况下，由于不依赖组成而显示出比较高的电阻率，所以可以认为容易发挥缩窄电流路径的效果。也就是说，在第一成形处理中同时进行第二成形处理的情况下，优选在电极中使用界面氧化物不依赖于组成而表现较高的电阻率的金属。在第一成形处理后进行第二成形处理的情况下，即使是W电极也形成所希望的界面氧化物，降低复位电流，这正如图12的实施例3所示那样。
图23是表示上述5个样品的本发明元件的转换特性的数据。图23(a)～(c)表示对于第一～第三样品的每一个，将对于样品串联***电流限制电阻(100kΩ)进行成形时的电流限制为150μA左右，同时进行第一和第二成形处理的情况下的电压脉冲响应(转换特性)。第一样品(第一电极为Ta电极)如图23(a)所示，通过+2.7V20ns/-2.5V20ns的复位用和设定用的电压脉冲施加，电阻值可逆地变化，能够确认高速转换工作。第二样品(第一电极为Al电极)如图23(b)所示，通过+2.5V50ns/-2.5V50ns的复位用和设定用的电压脉冲施加，电阻值可逆地变化，能够确认高速转换工作。第三样品(第一电极为Cr电极)如图23(c)所示，通过+2.8V20ns/-2.4V100ns的复位用和设定用的电压脉冲施加，电阻值可逆地变化，能够确认高速转换工作。此外，图23(d)～(e)表示对于第四～第五样品，将对于样品串联***电流限制电阻(100kΩ)进行成形时的电流限制为150μA左右，同时进行第一和第二成形处理后的IV特性。第四样品(第一电极为W电极)如图23(d)所示，即使将成形时的电流限制在150μA左右，复位电流(图中箭头1的电流)也超过3mA，在同时进行第一成形处理和第二成形处理的情况下，虽然进行转换工作，但还有难以控制复位电流的问题。第五样品(第一电极为Ti电极)如图23(e)所示，即使将成形时的电流限制在150μA左右，复位电流(图中箭头1的电流)少于1mA，并不充分低，与W电极同样地，在同时进行第一成形处理和第二成形处理的情况下，虽然进行转换工作，但还有难以控制复位电流的问题。
在上述实施例1～10中，在使用由与构成金属氧化物层的金属元素相比氧化物生成自由能小的元素构成的电极时，能够确认可以降低功耗。此外，通过适合地选择金属氧化物层和特定电极的材料的组合，不仅能够格外降低分别执行设定和复位工作所需要的电力量，转换工作速度也飞跃性地提高。因此，如果在存储器单元中使用本发明元件构成非易失性半导体存储装置的话，就能够实现高速且以低功耗进行工作的高性能的非易失性半导体存储装置。
构成特定电极的元素(特定元素)的氧化物生成能小于金属氧化物的生成能的材料的组合，能够基于图24所示的埃林汉姆图来决定。图24的纵轴的吉布斯自由能，与氧化物生成能等价。如果金属氧化物被决定，则只要在图24中将包含构成与该金属氧化物对应的曲线相比位于下方的曲线的氧化物的元素的电极作为特定电极即可。在金属氧化物使用CoO的情况下，从图24很明显，能够将Al、Ti、Ta、Cr、W等作为特定电极进行使用。在金属氧化物中使用NiO的情况也是同样。在金属氧化物为Cu2O的情况下，在图24中，如Ni、Co、Fe、W、Cr、Ta、Ti、Al那样，能够在特定电极中使用许多元素。在将氧化物生成能小的，例如由Ta、Ti构成的氧化物作为金属氧化物进行使用的情况下，只能将Al电极作为特定电极进行使用。图24中表示的金属氧化物仅是一个例子，关于在这里表示之外的金属氧化物也能够以同样的判定基准选择特定电极。因此，在上述实施例1～10中，虽然作为金属氧化物层将过渡金属氧化物CoO和NiO作为一个例子进行了说明，但根据与选择特定电极的情况相同的判断基准，能够选择CoO和NIO以外的金属氧化物。
第二实施方式
接着，关于将本发明元件作为存储器单元进行使用的非易失性半导体存储装置(本发明装置)的一个结构例，使用图25和图26进行说明。
图25表示本发明装置的概略的结构。如图25所示，本发明装置构成为，将在第一实施方式说明的本发明元件作为存储器单元，将该存储器单元在行方向和列方向分别矩阵状地配置多个来构成存储器单元阵列40，在该存储器单元阵列40周围具备：位线解码器41、字线解码器42、电压切换电路44、读出电路45、电压产生电路46、以及控制电路43。
存储器单元阵列40如图26所示，成为如下结构，即在列方向延伸的m根的位线(列选择线)BL1～BLm和在行方向延伸的n根的字线(行选择线)WL1～WLn的各交点配置了m×n个存储器单元50的交叉点型的阵列结构。具体地，例如将连接同一列的存储器单元50的下部电极(第二电极)彼此并在列方向上延伸的各位线作为BL1～BLm，将连接同一行的存储器单元50的上部电极(第一电极)彼此并在行方向上延伸的各字线作为WL1～WLn。
位线解码器41和字线解码器42，作为以行单位、列单位、或存储器单元单位对存储器单元进行选择的存储器单元选择电路发挥功能，从由地址线47输入到控制电路43的地址输入所对应的存储器单元阵列40中，选择读出对象或改写对象的存储器单元。字线解码器42对输入到地址线47的信号所对应的存储器单元阵列40的字线进行选择，位线解码器41对输入到地址线47的地址信号所对应的存储器单元阵列40的位线进行选择。
控制电路43进行存储器单元阵列40的改写工作(写入工作和擦除工作)和读出工作中的各控制。再有，写入工作相当于在第一实施方式中说明的设定工作(从高电阻状态向低电阻状态的转换工作)，擦除工作相当于在第一实施方式说明的复位工作(从低电阻状态向高电阻状态的转换工作)。控制电路43基于从地址线47输入的地址信号、从地址线48输入的数据输入(写入时)、从控制信号线19输入的控制输入信号，对字线解码器42、位线解码器41、电压切换电路44、存储器单元阵列40的读出、写入、以及擦除工作进行控制。在图25所示的例子中，控制电路43虽然没有图示，但具备作为通常的地址缓冲电路、数据输入输出缓冲电路、控制输入缓冲电路的功能。
电压切换电路44对应于工作模式对存储器单元阵列40的读出、写入、擦除时所需要的字线和位线的各电压进行切换，作为对存储器单元阵列40供给的电压供给电路而发挥功能。图中，Vcc是本发明装置的电源电压，Vss是接地电压，Vpp是写入用电压，Vee是擦除用电压，Vrd是读出的电压。再有，向电压开关电路44的电源电压Vcc和接地电压Vss从本发明装置的外部供给，读出、写入、擦除用的各电压在本发明装置的内部，例如根据电源电压Vcc或其它的电源电压通过电压产生电路46生成，但其具体的结构因为不是本发明的主旨，所以省略说明。
读出电路45对连接于选择存储器单元的位线中流过的读出电流内的、在以位线解码器41选择的选择位线中流过的读出电流进行电压变换，对1行的选择存储器单元内的连接于选择位线连接的读出对象的存储器单元的存储数据的状态进行判定，将其结果向控制电路43传输，向数据线48输出。
接着，对写入和擦除工作时的向存储器单元阵列的电压施加的一个例子进行说明。在本实施方式中在存储器单元50中使用的在第一实施方式中说明的本发明元件，由于作为一个例子具有图11～图20所示的转换特性，所以当将下部电极作为基准向上部电极侧施加正电压脉冲时，电阻从高电阻状态向低电阻状态转换，相反，当将下部电极作为基准向上部电极侧施加负电压脉冲时，电阻从低电阻状态向高电阻状态转换。再有，在以下的说明中，假设在各电压脉冲的一半电压振幅的电压脉冲的施加中，不显现转换工作的情况。
因此，在写入工作时，通过分别对连接于写入对象的选择存储器单元的选择位线施加接地电压Vss(0V)，对连接于选择存储器单元的选择字线施加写入用电压Vpp，将选择存储器单元的下部电极(选择位线侧)作为基准对上部电极(选择字线侧)施加正的写入用电压Vpp，执行写入工作。这时，通过对不连接于选择存储器单元的非选择位线和非选择字线分别施加写入用电压Vpp的二分之一的电压(Vpp/2)，在分别连接于非选择字线和非选择位线的第一非选择存储器单元的两端不产生电压施加，在分别连接于选择位线和非选择字线的第二非选择存储器单元、和分别连接于非选择位线和选择字线的第三非选择存储器单元的两端，将下部电极作为基准向上部电极侧施加正电压(Vpp/2)，在任一个非选择存储器单元中均不发生写入工作。
此外，在擦除工作时，通过分别对连接于擦除对象的选择存储器单元的选择位线施加擦除用电压Vee，对连接于选择存储器单元的选择字线施加接地电压Vss(0V)，从而将选择存储器单元的下部电极(选择位线侧)作为基准对上部电极(选择字线侧)施加负的擦除用电压(-Vee)执行擦除工作。这时，通过对不连接于选择存储器单元的非选择位线和非选择字线分别施加擦除用电压Vee的二分之一的电压(Vee/2)，在分别连接于非选择位线和非选择字线的第一非选择存储器单元的两端不产生电压施加，在分别连接于选择位线和非选择字线的第二非选择存储器单元、和分别连接于非选择位线和选择字线的第三非选择存储器单元的两端，将下部电极作为基准向上部电极侧施加负电压(-Vee/2)，在任一个非选择存储器单元中均不发生擦除工作。
在这里，在写入工作时，向选择位线和非选择位线的接地电压Vss和电压(Vpp/2)的各施加经由位线解码器41进行，向选择字线和非选择字线的写入用电压Vpp和电压(Vpp/2)的各施加经由字线解码器42进行。此外，在擦除工作时，向选择位线和非选择位线的擦除用电压(Vee)和电压(Vpp/2)的各施加经由位线解码器41进行，向选择字线和非选择字线的接地电压Vss和电压(Vpp/2)的各施加经由字线解码器42进行。因此，在本实施方式中，位线解码器41和字线解码器42、控制各解码器的控制电路43、以及向各解码器供给写入用电压Vpp和擦除用电压Vee的电压切换电路44，作为向存储器单元阵列40的信息改写单元发挥功能。
接着，对读出工作时的向存储器单元阵列的电压施加的一个例子进行说明。通过分别对连接于读出对象的选择存储器单元的选择位线施加读出用电压Vrd，对连接于选择存储器单元的选择字线施加接地电压Vss(0V)，从而将选择存储器单元的上部电极(选择字线侧)作为基准对下部电极(选择位线侧)施加读出用电压(Vrd)，对选择存储器单元，与电阻状态对应的读出电流，从选择位线向选择字线流动。通过经由位线解码器41用读出电路45检测出该读出电流，从而进行读出工作。
再有，在第二实施方式中，将上部电极作为字线，将下部电极作为位线，但相反地，将上部电极作为位线，将下部电极作为字线也可。此外，在读出工作中，在位线侧设置了读出电路45，但在字线侧设置也可。
进而，在第二实施方式中，作为使用了在第一实施方式中说明的本发明元件的存储器单元的结构，假设仅以本发明元件构成的1R型的存储器单元，但以串联连接本发明元件和二极管等的整流元件的1D/1R型的存储器单元结构，或以本发明元件和选择晶体管(MOSFET或双极晶体管等)的串联电路构成的1T/1R型的存储器单元结构来构成存储器单元阵列也可。
产业上的利用可能性
本发明能够在对应于电应力的施加而电阻变化，从而能够存储信息的可变电阻元件及其制造方法和非易失性半导体存储装置中利用。

Claims (22)

1.一种可变电阻元件，在第一电极和第二电极之间具有金属氧化物层，对应于向所述第一和第二电极间的电应力的施加，所述第一和第二电极间的电阻可逆地变化，该可变电阻元件的特征在于，
所述金属氧化物层具有：作为在所述第一和第二电极间流过的电流的电流密度局部地变高的电流路径的细丝，
在所述第一电极和所述第二电极内的至少任一方的特定电极与所述金属氧化物层的界面的、至少包含所述特定电极和所述细丝的界面附近的一部分，具备：界面氧化物，该界面氧化物是作为包含在所述特定电极中的至少一个元素的特定元素的氧化物，与所述金属氧化物层的氧化物不同。
2.根据权利要求1所述的可变电阻元件，其特征在于，具备：电流狭窄部，在所述细丝和所述界面氧化物的接点附近，通过所述界面氧化物缩窄所述细丝的电流路径。
3.根据权利要求1或2所述的可变电阻元件，其特征在于，所述界面氧化物的导热率比所述特定电极的导热率小。
4.根据权利要求1或2所述的可变电阻元件，其特征在于，所述特定元素的氧化物生成自由能，比构成所述金属氧化物层的金属元素的氧化物生成自由能小。
5.根据权利要求1或2所述的可变电阻元件，其特征在于，所述金属氧化物层是包含过渡金属的金属氧化物。
6.根据权利要求5所述的可变电阻元件，其特征在于，所述金属氧化物层是从Co、Ni、Ti、V、Cu、W、Nb、Mn中选择的至少一种过渡金属的氧化物。
7.根据权利要求5所述的可变电阻元件，其特征在于，所述特定电极包含：作为从W、Cr、Ta、Al中选择的至少一种元素的、与所述金属氧化物层中包含的过渡金属不同的元素。
8.根据权利要求1或2所述的可变电阻元件，其特征在于，通过氧在所述界面氧化物和所述金属氧化物之间移动，所述第一及第二电极间的电阻可逆地变化。
9.根据权利要求1或2所述的可变电阻元件，其特征在于，通过将所述第一电极和所述第二电极的任一方作为基准电极对另一方的施加电极施加正或负极性的第一电压脉冲，从而所述第一和第二电极间的电阻高电阻化，通过对所述施加电极施加与所述第一电压脉冲相反极性的第二电压脉冲，从而所述第一和第二电极间的电阻低电阻化。
10.根据权利要求1或2所述的可变电阻元件，其特征在于，为了使所述第一和第二电极间的电阻高电阻化而对所述第一和第二电极间施加的第一电压脉冲，和为了使所述第一和第二电极间的电阻低电阻化而对所述第一和第二电极间施加的第二电压脉冲的各施加时间是100ns以下。
11.一种权利要求1所述的可变电阻元件的制造方法，其特征在于，依次处理如下工序：
原形结构形成工序，形成在所述第一电极和所述第二电极之间具有所述金属氧化物层的可变电阻元件的原形结构；
第一成形工序，在所述原形结构的所述第一和第二电极间施加第一成形电压，形成所述金属氧化物层内的作为在所述第一和第二电极间流过的电流的电流密度局部地变高的电流路径的细丝；以及
第二成形工序，在所述第一电极和所述第二电极内的至少任一方的特定电极与所述金属氧化物层的界面的、至少包含所述特定电极和所述细丝的界面附近的一部分，形成界面氧化物，该界面氧化物是作为所述特定电极中包含的至少一种元素的特定元素的氧化物，与所述金属氧化物层的氧化物不同，
在所述第二成形工序中，通过所述特定电极中的所述特定元素经由所述界面夺取所述金属氧化物层中的氧，从而生成所述界面氧化物。
12.根据权利要求11所述的可变电阻元件的制造方法，其特征在于，在所述第二成形工序中，形成所述界面氧化物，并且在所述细丝和所述界面氧化物的界面，形成抑制所述细丝的电流导通的高电阻化了的细丝断开部。
13.根据权利要求12所述的可变电阻元件的制造方法，其特征在于，在所述第二成形工序之后，通过在所述第一和第二电极间施加用于使所述第一和第二电极间的电阻低电阻化的电压，从而形成贯通所述细丝断开部和所述界面氧化物的电流路径，在所述细丝和所述界面氧化物的接点附近形成缩窄所述细丝的电流路径的电流狭窄部。
14.根据权利要求11所述的可变电阻元件的制造方法，其特征在于，在所述原形结构形成工序中，以所述特定电极包含的所述特定元素的氧化物生成自由能变得比构成所述金属氧化物层的金属元素的氧化物生成自由能小的方式，形成所述特定电极和所述金属氧化物层。
15.根据权利要求11～14的任一项所述的可变电阻元件的制造方法，其特征在于，在所述第二成形工序中，通过对所述第一和第二电极间施加第二成形电压，从而生成所述界面氧化物。
16.根据权利要求11～14的任一项所述的可变电阻元件的制造方法，其特征在于，在所述第二成形工序中，通过对所述特定电极与所述金属氧化物层的界面进行热处理，从而形成所述界面氧化物。
17.根据权利要求11所述的可变电阻元件的制造方法，其特征在于，利用在第一成形工序时流过的电流，与所述第一成形工序并行地进行所述第二成形工序。
18.根据权利要求17所述的可变电阻元件的制造方法，其特征在于，在所述第一成形工序中，将流过的电流限制在1mA以下。
19.根据权利要求17或18所述的可变电阻元件的制造方法，其特征在于，在所述第二成形工序中，在所述细丝和所述界面氧化物的接点附近，通过所述界面氧化物生成缩窄所述细丝的电流路径的电流狭窄部。
20.根据权利要求19所述的可变电阻元件的制造方法，其特征在于，在所述第二成形工序之后，通过在所述第一和第二电极间施加用于使所述第一和第二电极间的电阻高电阻化的电压，从而在所述细丝和所述界面氧化物的界面，形成抑制所述细丝的电流导通的高电阻化了的细丝断开部。
21.根据权利要求17或18所述的可变电阻元件的制造方法，其特征在于，在所述原形结构形成工序中，以所述特定电极包含的所述特定元素的氧化物生成自由能变得比构成所述金属氧化物层的金属元素的氧化物生成自由能小的方式，形成所述特定电极和所述金属氧化物层。
22.一种非易失性半导体存储装置，其特征在于，具备：
存储器单元，其具有权利要求1记载的所述可变电阻元件；
信息改写单元，对所述可变电阻元件的两端施加电力，使电阻变化，进行信息的写入和擦除；以及
信息读出单元，对所述可变电阻元件的两端施加读出电压，根据流过所述可变电阻元件的电流量感测电阻状态，读出存储的信息。
CN2008800154498A 2007-05-10 2008-04-07 可变电阻元件及其制造方法和非易失性半导体存储装置 Expired - Fee Related CN101681913B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007126016 2007-05-10
JP126016/2007 2007-05-10
JP2007292763A JP4967176B2 (ja) 2007-05-10 2007-11-12 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
JP292763/2007 2007-11-12
PCT/JP2008/056859 WO2008142919A1 (ja) 2007-05-10 2008-04-07 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
CN101681913A CN101681913A (zh) 2010-03-24
CN101681913B true CN101681913B (zh) 2011-05-25

Family

ID=40234563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800154498A Expired - Fee Related CN101681913B (zh) 2007-05-10 2008-04-07 可变电阻元件及其制造方法和非易失性半导体存储装置

Country Status (5)

Country Link
US (1) US8054674B2 (zh)
JP (1) JP4967176B2 (zh)
CN (1) CN101681913B (zh)
TW (1) TW200908295A (zh)
WO (1) WO2008142919A1 (zh)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153960B2 (en) 2004-01-15 2015-10-06 Comarco Wireless Technologies, Inc. Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
JP4485605B2 (ja) 2008-09-30 2010-06-23 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
KR20100049824A (ko) * 2008-11-04 2010-05-13 삼성전자주식회사 저항 메모리 장치 및 그 제조 방법.
CN102017145B (zh) 2008-12-04 2012-08-01 松下电器产业株式会社 非易失性存储元件以及非易失性存储装置
JP2012084557A (ja) * 2009-01-26 2012-04-26 Osaka Univ 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
WO2010116754A1 (ja) 2009-04-10 2010-10-14 パナソニック株式会社 不揮発性記憶素子の駆動方法
US8441837B2 (en) 2009-04-15 2013-05-14 Panasonic Corporation Variable resistance nonvolatile memory device
WO2010125805A1 (ja) 2009-04-27 2010-11-04 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置
EP2259267B1 (en) * 2009-06-02 2013-08-21 Imec Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
JP2011009344A (ja) * 2009-06-24 2011-01-13 Sharp Corp 不揮発性可変抵抗素子のフォーミング方法
US8107274B2 (en) * 2009-07-30 2012-01-31 Chrong-Jung Lin Variable and reversible resistive element, non-volatile memory device and methods for operating and manufacturing the non-volatile memory device
CN102365746B (zh) * 2009-08-14 2014-10-29 4D-S有限公司 异质结氧化物非易失性存储器装置
US20140001429A1 (en) * 2012-07-02 2014-01-02 4-Ds Pty, Ltd Heterojunction oxide memory device with barrier layer
JP2011066285A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性記憶素子および不揮発性記憶装置
JP5493703B2 (ja) * 2009-10-26 2014-05-14 日本電気株式会社 スイッチング素子およびスイッチング素子を用いた半導体装置
US8487292B2 (en) * 2010-03-16 2013-07-16 Sandisk 3D Llc Resistance-switching memory cell with heavily doped metal oxide layer
JP2011204288A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性半導体記憶装置
JP5128718B2 (ja) 2010-03-25 2013-01-23 パナソニック株式会社 不揮発性記憶素子の駆動方法および不揮発性記憶装置
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8198144B2 (en) 2010-06-11 2012-06-12 Crossbar, Inc. Pillar structure for memory device and method
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
JP5186634B2 (ja) * 2010-06-29 2013-04-17 シャープ株式会社 不揮発性半導体記憶装置
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
JP5156060B2 (ja) 2010-07-29 2013-03-06 シャープ株式会社 不揮発性半導体記憶装置
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
KR101448412B1 (ko) * 2010-08-30 2014-10-07 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 다층 메모리 어레이
KR101510258B1 (ko) 2010-09-16 2015-04-08 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 나노스케일 스위칭 디바이스
WO2012044276A1 (en) 2010-09-27 2012-04-05 Hewlett-Packard Development Company, L.P. Device structure for long endurance memristors
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) * 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
JP5161946B2 (ja) * 2010-09-30 2013-03-13 シャープ株式会社 不揮発性半導体記憶装置
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
TWI422042B (zh) * 2010-11-26 2014-01-01 Univ Nat Chiao Tung 二極體元件及其製作方法
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
CN103650142B (zh) 2011-01-20 2016-05-11 松下知识产权经营株式会社 电阻变化元件及其制造方法
JP5723253B2 (ja) * 2011-01-31 2015-05-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5438707B2 (ja) 2011-03-04 2014-03-12 シャープ株式会社 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置
JP5404683B2 (ja) 2011-03-23 2014-02-05 株式会社東芝 抵抗変化メモリ
WO2012153488A1 (ja) * 2011-05-11 2012-11-15 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置およびその読み出し方法
JP2012238811A (ja) * 2011-05-13 2012-12-06 Toshiba Corp 半導体不揮発性記憶装置およびその製造方法
JP2012243826A (ja) * 2011-05-16 2012-12-10 Toshiba Corp 不揮発性記憶装置
JP5222380B2 (ja) * 2011-05-24 2013-06-26 シャープ株式会社 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
EP2735028A4 (en) 2011-07-22 2015-05-06 Crossbar Inc SEALING LAYER FOR SILICON-GERMANIUM P + MATERIAL FOR REMAINING MEMORY DEVICE AND ASSOCIATED METHOD
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
CN102915762A (zh) * 2011-08-03 2013-02-06 中国科学院微电子研究所 阻变存储单元的编程方法
JP5548170B2 (ja) * 2011-08-09 2014-07-16 株式会社東芝 抵抗変化メモリおよびその製造方法
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
CN103250252B (zh) * 2011-10-06 2015-12-23 松下电器产业株式会社 非易失性存储元件及非易失性存储装置
KR101593509B1 (ko) * 2011-10-21 2016-02-12 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 이종 접합 산화물을 기반으로 하는 멤리스티브 요소
JP5351363B1 (ja) 2011-10-24 2013-11-27 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
US9209196B2 (en) 2011-11-30 2015-12-08 Sharp Kabushiki Kaisha Memory circuit, method of driving the same, nonvolatile storage device using the same, and liquid crystal display device
JP5395314B2 (ja) * 2011-12-02 2014-01-22 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
US8581224B2 (en) * 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
JP2013197504A (ja) * 2012-03-22 2013-09-30 Sharp Corp 可変抵抗素子、及び、不揮発性半導体記憶装置
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8558209B1 (en) * 2012-05-04 2013-10-15 Micron Technology, Inc. Memory cells having-multi-portion data storage region
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US8797784B2 (en) * 2012-06-07 2014-08-05 Micron Technology, Inc. Filamentary memory devices and methods
US20150206977A1 (en) * 2012-06-19 2015-07-23 Sharp Kabushiki Kaisha Metal oxide transistor
JP5909155B2 (ja) * 2012-06-19 2016-04-26 ルネサスエレクトロニクス株式会社 抵抗変化型メモリ及び抵抗変化素子のフォーミング方法
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
CN103117359B (zh) * 2013-02-07 2015-04-15 北京大学 一种高可靠性非挥发存储器及其制备方法
US9627057B2 (en) * 2013-03-15 2017-04-18 Crossbar, Inc. Programming two-terminal memory cells with reduced program current
JP5838353B2 (ja) 2013-03-18 2016-01-06 パナソニックＩｐマネジメント株式会社 抵抗変化素子の評価方法、評価装置、検査装置、及び不揮発性記憶装置
CN105144383B (zh) * 2013-03-21 2019-11-19 汉阳大学校产学协力团 具有双向开关特性的双端子开关元件和电阻存储交叉点阵列
GB2515568B (en) * 2013-06-28 2016-05-18 Ibm Resistive random-access memory cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
TWI488347B (zh) * 2014-04-08 2015-06-11 Winbond Electronics Corp 記憶體元件的形成方法
JP6562445B2 (ja) * 2014-10-08 2019-08-21 国立研究開発法人物質・材料研究機構 抵抗変化素子
US9209392B1 (en) * 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
KR101755775B1 (ko) * 2014-12-09 2017-07-07 현대자동차주식회사 연료전지 필터 오염 감지 장치 및 방법
US10049738B2 (en) 2014-12-17 2018-08-14 Hewlett Packard Enterprise Development Lp Temperature gradients for controlling memristor switching
CN106299107A (zh) * 2015-05-25 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 低形成电压的阻变存储器及其制备方法
KR102465966B1 (ko) 2016-01-27 2022-11-10 삼성전자주식회사 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치
TWI601322B (zh) * 2016-08-18 2017-10-01 華邦電子股份有限公司 記憶體裝置的形成方法
CN107768515B (zh) 2016-08-18 2020-05-08 华邦电子股份有限公司 存储器装置的形成方法
US10818729B2 (en) * 2018-05-17 2020-10-27 Macronix International Co., Ltd. Bit cost scalable 3D phase change cross-point memory
TWI676170B (zh) * 2018-12-22 2019-11-01 國立中山大學 選擇器之製造方法及其結構
CN112018235B (zh) * 2020-07-24 2024-06-25 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法
US11830816B2 (en) * 2020-08-14 2023-11-28 Micron Technology, Inc. Reduced resistivity for access lines in a memory array
US11997932B2 (en) * 2021-03-31 2024-05-28 Crossbar, Inc. Resistive switching memory having confined filament formation and methods thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240139B1 (en) 1998-07-30 2001-05-29 International Business Machines Corporation Apparatus and method for repeating simultaneously transmitted signals on a single transmission path
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP4834956B2 (ja) * 2004-02-16 2011-12-14 ソニー株式会社 記憶装置
KR100593448B1 (ko) * 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
JP4894757B2 (ja) 2005-07-29 2012-03-14 富士通株式会社 抵抗記憶素子及び不揮発性半導体記憶装置
JP4854233B2 (ja) 2005-08-15 2012-01-18 独立行政法人産業技術総合研究所 スイッチング素子
JP2007184419A (ja) 2006-01-06 2007-07-19 Sharp Corp 不揮発性メモリ装置
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
US7649242B2 (en) * 2006-05-19 2010-01-19 Infineon Technologies Ag Programmable resistive memory cell with a programmable resistance layer
JP2009141225A (ja) * 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2005-229015A 2005.08.25
JP特开2007-53125A 2007.03.01

Also Published As

Publication number Publication date
JP4967176B2 (ja) 2012-07-04
US8054674B2 (en) 2011-11-08
JP2008306157A (ja) 2008-12-18
WO2008142919A1 (ja) 2008-11-27
TW200908295A (en) 2009-02-16
TWI359494B (zh) 2012-03-01
US20100172170A1 (en) 2010-07-08
CN101681913A (zh) 2010-03-24

Similar Documents

Publication Publication Date Title
CN101681913B (zh) 可变电阻元件及其制造方法和非易失性半导体存储装置
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
US7894239B2 (en) Variable resistance element, method for producing the same, and nonvolatile semiconductor storage device
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP5197402B2 (ja) 抵抗変化型記憶装置
JP4385778B2 (ja) 記憶装置
CN103250252B (zh) 非易失性存储元件及非易失性存储装置
JP5209151B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
Sato et al. Sub-$\hbox {100-}\mu\hbox {A} $ Reset Current of Nickel Oxide Resistive Memory Through Control of Filamentary Conductance by Current Limit of MOSFET
CN102655210B (zh) 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置
JP4781431B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP4529654B2 (ja) 記憶素子及び記憶装置
JP5156060B2 (ja) 不揮発性半導体記憶装置
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
JP5400253B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP2009135206A (ja) メモリセル
JP4854729B2 (ja) 追記型メモリ
JP2014211937A (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP2008198275A (ja) 不揮発性半導体記憶装置及びその書き換え方法
JP2008210441A (ja) 抵抗変化型メモリ装置のフォーミング方法および抵抗変化型メモリ装置
JP2006032867A (ja) 記憶素子及びその駆動方法
JP5120967B2 (ja) 可変抵抗素子
KR101101999B1 (ko) 저항 변화 메모리 장치
Kamalanathan Kinetics of Programmable Metallization Cell Memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110525

Termination date: 20200407

CF01 Termination of patent right due to non-payment of annual fee