CN101666949A - Ips型tft-lcd阵列基板及其制造方法 - Google Patents

Abstract

本发明涉及一种IPS型TFT－LCD阵列基板及其制造方法。阵列基板包括栅线、数据线、公共电极、像素电极和薄膜晶体管，栅线和数据线为折线形且绝缘交叉设置，公共电极和像素电极为数个相互嵌套并间隔设置的菱形。制造方法包括：在基板上形成栅线、栅电极、公共电极、数据线、源电极、漏电极和TFT沟道区域图形，其中栅线和数据线为折线形，公共电极为数个相互嵌套的菱形；沉积透明导电薄膜，形成数个菱形的像素电极图形，像素电极与公共电极相互嵌套并间隔设置。本发明通过将公共电极和像素电极设置成相互嵌套并间隔设置的菱形，在一个像素区域内形成四畴结构，增加了四个方向的视角，而且能够更好的抵消色畸变，增强色彩纯度。

Description

IPS型TFT-LCD阵列基板及其制造方法

技术领域

本发明涉及一种液晶显示器及其制造方法，特别是一种IPS型TFT-LCD阵列基板及其制造方法。

背景技术

目前，便携式电子器材(如手机、掌上电脑、笔记本电脑)等都需要各种各样的平板显示器。液晶显示器(LCD)、等离子显示面板(PDP)、场致电子发射显示器(FED)、真空荧光显示屏(VFD)等平板显示器都已经被研制开发出来并投入使用。其中，由于液晶显示器具有技术简单并易于实现、驱动模式简易、显示质量优秀等优点，目前得到了广泛应用。

液晶显示器拥有多种液晶配向模式，其中薄膜晶体管液晶显示器(简称TFT-LCD)具有响应时间快、驱动电压低、灰度显示好等特点被普遍使用。TFT-LCD包括对盒的阵列基板和彩膜基板，其间设置液晶。液晶的初始状态平行于阵列基板，加上电压后液晶扭曲，通过控制电压大小来控制液晶的扭曲程度，从而实现调制透过率(显示灰度)的目的。由于液晶分子的光学各向异性，存在屏幕视角过窄的缺陷，因此现有技术提出了一种能够扩宽视角的新型液晶驱动模式，即平面内切换(In-Plane Switching，简称IPS)模式，也称横向电场模式薄膜晶体管液晶显示器(简称IPS型TFT-LCD)。

图25为现有技术IPS型TFT-LCD阵列基板的平面示意图。如图25所示，现有技术IPS型TFT-LCD阵列基板上形成有栅线11和数据线12，相邻的栅线11和数据线12定义了像素区域，每一个像素区域形成有一个薄膜晶体管(TFT)、像素电极9和公共电极2，其中条状的像素电极9和条状的公共电极2相互间隔设置且平行，呈“人”字形排列在像素区域内。工作时，液晶分子初始取向近似平行于像素电极和公共电极(如图25中虚线所示)，当数据线向像素电极输入信号电压后，公共电极和像素电极之间形成一个水平电场，该水平电场方向与液晶分子初始取向方向形成一个大于45°的夹角，从而使液晶分子在同一平面内沿着水平电场方向扭转(如图25中实线所示)。通过调整信号电压的大小，可以控制液晶分子的扭转程度，进而可达到调制透过率的效果。但现有技术IPS型TFT-LCD阵列基板只能形成左右方向的宽视角，当从上下方向观看时，则会出现颜色不均匀等现象。

发明内容

本发明的目的是提供一种IPS型TFT-LCD阵列基板及其制造方法，具有上、下、左、右的全方位宽视角，且色彩纯度强。

为了实现上述目的，本发明提供了一种IPS型TFT-LCD阵列基板，包括形成在像素区域内的栅线、数据线、公共电极、像素电极和薄膜晶体管，所述栅线和数据线为折线形且绝缘交叉设置，所述公共电极和像素电极为数个相互嵌套并间隔设置的菱形。

所述折线形的栅线横向形成在所述像素区域的上方或下方，直线形状的栅电极和折线形的数据线形成在所述像素区域的一侧。所述公共电极和像素电极菱形的数量相同。

在上述技术方案基础上，所述折线形的栅线的拐角处为梯形状，与相邻的栅线之间的间距为5μm～15μm，数据线与邻近的栅线之间的间距为2μm～10μm。

为了实现上述目的，本发明还提供了一种IPS型TFT-LCD阵列基板制造方法，包括：

步骤1、在基板上形成栅线、栅电极、公共电极、数据线、源电极、漏电极和TFT沟道区域图形，其中栅线和数据线为折线形，公共电极为数个相互嵌套的菱形；

步骤2、在完成步骤1的基板上沉积一层钝化层，通过构图工艺在漏电极位置形成钝化层过孔图形；

步骤3、在完成步骤2的基板上沉积一层透明导电薄膜，通过构图工艺形成数个菱形的像素电极图形，所述像素电极与所述公共电极相互嵌套并间隔设置，且通过钝化层过孔与漏电极连接。

本发明提供了一种IPS型TFT-LCD阵列基板，通过将公共电极和像素电极设置成菱形，栅线以折线形横向设置在像素电极的下方，数据线以折线形纵向设置在像素电极的右侧，薄膜晶体管设置在像素电极的正右侧，菱形的公共电极和像素电极相互嵌套并间隔设置，使本发明IPS型TFT-LCD阵列基板在一个像素区域内形成四畴结构。当不加电压时，液晶的长轴方向会按照取向角方向排列，当加电压时，像素电极与相邻的公共电极之间产生水平电场，由于像素电极与公共电极之间形成的水平电场方向垂直于菱形的四条边，因此像素区域内的液晶长轴方向将沿四个不同方向偏转，可以在上、下、左、右四个方向得到所需显示的图像，增加了上述四个方向的视角，而且能够更好的抵消色畸变，增强色彩纯度。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明IPS型TFT-LCD阵列基板第一实施例的平面示意图；

图2为图1中A-A向剖视图；

图3为本发明IPS型TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图；

图4为图3中B-B向剖面图；

图5为本发明IPS型TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图；

图6为图5中C-C向剖面图；

图7为本发明IPS型TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图；

图8为图7中D-D向剖面图；

图9为本发明IPS型TFT-LCD阵列基板第一实施例第四次构图工艺后的平面图；

图10为图9中E-E向剖面图；

图11为本发明IPS型TFT-LCD阵列基板第二实施例的平面示意图；

图12为图11中F-F向剖视图；

图13为本发明IPS型TFT-LCD阵列基板第二实施例第一次构图工艺后的平面图；

图14为图13中G-G向剖面图；

图15为本发明IPS型TFT-LCD阵列基板第二实施例第二次构图工艺后的平面图；

图16为图15中H-H向剖面图；

图17为本发明IPS型TFT-LCD阵列基板第二实施例第三次构图工艺后的平面图；

图18为图17中I-I向剖面图；

图19为本发明IPS型TFT-LCD阵列基板工作时液晶旋转的示意图；

图20为本发明IPS型TFT-LCD阵列基板制造方法的流程图；

图21为本发明IPS型TFT-LCD阵列基板制造方法第一实施例的流程图；

图22为本发明IPS型TFT-LCD阵列基板制造方法第二实施例的流程图；

图23为本发明IPS型TFT-LCD阵列基板制造方法第三实施例的流程图；

图24为本发明IPS型TFT-LCD阵列基板制造方法第四实施例的流程图；

图25为现有技术IPS型TFT-LCD阵列基板的平面示意图。

附图标记说明：

1-栅电极；    2-公共电极；    3-栅绝缘层；

4-半导体层；  5-掺杂半导体层；  6-源电极；

7-漏电极；    8-钝化层；        9-像素电极；

10-基板；     11-栅线；         12-数据线；

81-钝化层过孔。

具体实施方式

图1为本发明IPS型TFT-LCD阵列基板第一实施例的平面示意图，图2为图1中A-A向剖视图。如图1、图2所示，本实施例IPS型TFT-LCD阵列基板包括形成在像素区域内折线形的栅线11、折线形的数据线12、菱形的公共电极2、菱形的像素电极9和薄膜晶体管，其中折线形的栅线11横向形成在单个像素区域的下方，折线形的数据线12纵向形成在像素区域的右侧，与栅线11绝缘交叉，公共电极2菱形的数量与像素电极9菱形的数量相同，菱形的公共电极2和像素电极9相互嵌套并间隔设置，即每个菱形的像素电极9位于二个菱形的公共电极2之间(最外侧边缘的像素电极除外)，公共电极2和像素电极9的材料为氧化铟锡(ITO)或氧化铟锌(IZO)，或其它高分子透明材料。薄膜晶体管设置在像素区域的正右侧，包括栅电极1，形成在栅电极1上并覆盖整个基板10的栅绝缘层3，形成在栅绝缘层3上并位于栅电极1上方的半导体层4和掺杂半导体层(欧姆接触层)5，形成在掺杂半导体层5上的源电极6和漏电极7，源电极6和漏电极7之间形成TFT 沟道区域，形成在源电极6和漏电极7上并覆盖整个基板的钝化层8，漏电极7位置的钝化层8形成有使像素电极9与漏电极7连接的钝化层过孔。其中，栅电极1为直线形状，形成在像素区域的右侧并与栅线11连接，源电极6与数据线12连接，漏电极7通过钝化层过孔与像素电极9连接。实际上，折线形的栅线也可以形成在像素区域的上方，折线形的数据线也可以纵向形成在像素区域的左侧，相应地，薄膜晶体管设置在像素区域的正左侧。

图3～图10为本发明IPS型TFT-LCD阵列基板第一实施例制备过程的示意图，下面通过该实施例的制备过程进一步说明本实施例的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀、剥离等工艺，其中光刻胶以正性光刻胶为例。

图3为本发明IPS型TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图，图4为图3中B-B向剖面图。采用磁控溅射、热蒸发或其它成膜方法，在基板10上沉积一层透明导电薄膜，基板10可以采用玻璃基板或石英基板，厚度为0.5μm～1.1μm，透明导电薄膜的材料可以使用氧化铟锡(ITO)或氧化铟锌(IZO)，或其它高分子透明材料。使用普通掩模板通过第一次构图工艺进行构图，在基板上形成公共电极图形。公共电极图形包括连接电极和数个依次嵌套的菱形状的公共电极2，数个菱形状的公共电极2形成在单个像素区域内，依次嵌套，在一侧相互连接，并与两侧的连接电极连接，连接电极用于使相邻的公共电极连接成一个整体，如图3和图4所示。

图5为本发明IPS型TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图，图6为图5中C-C向剖面图。在完成上述图形的基板上，采用磁控溅射、热蒸发或其它成膜方法，在基板10上沉积一层栅金属薄膜，栅金属薄膜厚度为0.1μm～0.3μm，材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。例如，虽然使用铝材料做为栅线较为合理，但铝材料在单体状态的耐热性较低，因此可以在铝材料上层叠一些耐热性金属如铬、钼等金属，或在铝材料表面上以阳极氧化附加氧化层。使用普通掩模板通过第二次构图工艺进行构图，在基板上形成栅线11和栅电极1图形，其中栅线11为折线形(Zigzag形状)，横向形成在单个像素区域的下方，栅电极1为直线形状，形成在单个像素区域的右侧，如图5和图6所示。

图7为本发明IPS型TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图，图8为图7中D-D向剖面图。在完成上述图形的基板上，采用化学气相沉积或其它成膜方法依次沉积栅绝缘层3、半导体层4和掺杂半导体层(欧姆接触层)5，其中半导体层4和掺杂半导体层5组成有源层。然后采用磁控溅射、热蒸发或其它成膜方法沉积一层源漏金属薄膜。源漏金属薄膜的厚度为0.4μm～0.6μm，材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。例如，源漏金属薄膜可以是厚度0.1μm左右的钛、铬、钼等金属作为耐热金属层，厚度0.3μm左右的铝金属作为低电阻布线层，厚度0.1μm左右的钛金属作为中间导电层。栅绝缘层3的厚度为0.2μm～0.3μm，材料可以为氮化硅(SiNx)等，半导体层4的厚度为0.4μm～0.6μm，材料可以为非晶硅(a-Si)等，掺杂半导体层5的厚度为0.04μm～0.06μm，材料可以为掺杂磷的非晶硅等。采用半色调或灰色调掩模板通过第三次构图工艺对半导体层、掺杂半导体层和源漏金属薄膜进行构图，在基板上形成数据线12、源电极6、漏电极7和TFT沟道区域图形，其中源电极6和漏电极7之间的掺杂半导体层5被完全刻蚀掉，暴露出半导体层4，数据线12为折线形(Zigzag形状)，纵向形成在像素区域的右侧，如图7和图8所示。为使薄膜晶体管不成为偏压(offset)构造，源电极6与栅电极1将有部分重叠。由于该重叠具有寄生电容的电学作用，所以实际使用中可将重叠区域设置成小于或等于2μm。

图9为本发明IPS型TFT-LCD阵列基板第一实施例第四次构图工艺后的平面图，图10为图9中E-E向剖面图。在完成上述图形的基板上，采用化学气相沉积或其它成膜方法沉积一层钝化层8，厚度为0.2μm～0.4μm，材料可以为氮化硅(SiNx)等。使用普通掩模板通过第四次构图工艺对钝化层进行构图，在漏电极7位置形成钝化层过孔81图形，如图9和图10所示。

最后，在完成上述图形的基板上，采用磁控溅射、热蒸发或其它成膜方法沉积一层透明导电薄膜，透明导电薄膜的材料可以使用氧化铟锡(ITO)或氧化铟锌(IZO)，或其它高分子透明材料。使用普通掩模板通过第五次构图工艺在像素区域形成像素电极9图形，像素电极9通过钝化层过孔81与漏电极7连接，其中像素电极9为数个依次嵌套的菱形，菱形的数量与公共电极2菱形的数量相同，像素电极9与公共电极2相互嵌套并间隔设置，每个菱形的像素电极9位于二个菱形的公共电极2之间(最外侧边缘的像素电极除外)，如图1和图2所示。此外，最外侧靠近栅线11的像素电极9与栅线11有部分重叠，形成存储电容，给像素电极提供充分的电压。

图11为本发明IPS型TFT-LCD阵列基板第二实施例的平面示意图，图12为图11中F-F向剖视图。如图11、图12所示，本实施例IPS型TFT-LCD阵列基板的主体结构与前述第一实施例大部分相同，不同之处在于，公共电极2的材料与栅线的材料相同。

图13为本发明IPS型TFT-LCD阵列基板第二实施例第一次构图工艺后的平面图，图14为图13中G-G向剖面图。在基板10上沉积一层栅金属薄膜，基板、栅金属薄膜的厚度、材料和沉积方法与前述第一实施例相同。使用普通掩模板通过第一次构图工艺进行构图，在基板上形成栅线11、栅电极1和公共电极图形，其中栅线11为折线形，横向形成在单个像素区域的下方，栅电极1为直线形状，形成在单个像素区域的右侧，公共电极图形包括连接电极和数个依次嵌套的菱形状的公共电极2，数个菱形的公共电极2形成在单个像素区域内，依次嵌套，在一侧相互连接，并与两侧的连接电极连接，连接电极用于使相邻的公共电极连接成一个整体，如图13和图14所示。

图15为本发明IPS型TFT-LCD阵列基板第二实施例第二次构图工艺后的平面图，图16为图15中H-H向剖面图。在完成上述图形的基板上，依次沉积栅绝缘层3、半导体层4、掺杂半导体层5和源漏金属薄膜。栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜的厚度、材料和沉积方法与前述第一实施例相同。采用半色调或灰色调掩模板通过第二次构图工艺对半导体层、掺杂半导体层和源漏金属薄膜进行构图，在基板上形成数据线12、源电极6、漏电极7和TFT沟道区域图形，其中源电极6和漏电极7之间的掺杂半导体层5被完全刻蚀掉，暴露出半导体层4，其中数据线12为折线形(Zigzag形状)，纵向形成在像素区域的右侧，如图15和图16所示。

图17为本发明IPS型TFT-LCD阵列基板第二实施例第三次构图工艺后的平面图，图18为图17中I-I向剖面图。在完成上述图形的基板上，沉积一层钝化层8，钝化层的厚度、材料和沉积方法与前述第一实施例相同。使用普通掩模板通过第三次构图工艺对钝化层进行构图，在漏电极7位置形成钝化层过孔81图形，如图17和图18所示。

最后，在完成上述图形的基板上，沉积一层透明导电薄膜，使用普通掩模板通过第四次构图工艺在像素区域形成像素电极9图形，像素电极9通过钝化层过孔81与漏电极7连接，其中像素电极9为数个依次嵌套的菱形，菱形的数量与公共电极2菱形的数量相同，像素电极9与公共电极2相互嵌套并间隔设置，每个菱形的像素电极9位于二个菱形的公共电极2之间(最外侧边缘的像素电极除外)，如图11和图12所示。此外，最外侧靠近栅线11的像素电极9与栅线11有部分重叠，形成存储电容，给像素电极提供充分的电压。由于本实施例的公共电极采用与栅线相同的材料，因此可以减少一次构图工艺，比较适合于对开口率要求不高的液晶显示器。

上述二个实施例IPS型TFT-LCD阵列基板的制备过程中，其中有源层、源电极、漏电极和TFT沟道区域图形制备工艺采用了多步刻蚀工艺。具体地，首先在源漏金属薄膜上涂敷一层光刻胶，使用半色调或灰色调掩模板进行曝光，使光刻胶形成完全曝光区域(即光刻胶完全去除区域)、部分曝光区域(即光刻胶部分保留区域)和未曝光区域(即光刻胶完全保留区域)，数据线、源电极和漏电极位置为未曝光区域，源电极和漏电极之间的区域为部分曝光区域，其余部分全部是完全曝光区域；显影处理后，完全曝光区域的光刻胶被完全去除，部分曝光区域的光刻胶被部分去除，未曝光区域的光刻胶完全保留；通过第一次刻蚀工艺形成数据线、源电极和漏电极图形，灰化处理后，通过第二次刻蚀工艺形成TFT沟道区域图形。在实际使用中，本发明IPS型TFT-LCD阵列基板也可以采用分别制备有源层和TFT沟道区域图形方法，具体地，首先采用化学气相沉积或其它成膜方法依次沉积栅绝缘层、半导体层和掺杂半导体层，使用普通掩模板对半导体层和掺杂半导体层进行构图，形成有源层图形。之后采用磁控溅射、热蒸发或其它成膜方法沉积一层源漏金属薄膜，使用普通掩模板对源漏金属薄膜进行构图，形成数据线、源电极、漏电极和TFT沟道区域图形。

此外，第一实施例中形成公共电极、栅线和栅电极图形的过程也可以采用一次构图工艺。具体地，首先采用磁控溅射、热蒸发或其它成膜方法在基板上依次沉积透明导电薄膜和栅金属薄膜，然后采用半色调或灰色调掩模板对光刻胶进行曝光，显影处理后，通过第一次刻蚀工艺形成栅线和栅电极图形，灰化处理后，通过第二次刻蚀工艺形成公共电极图形，其中栅线和栅电极下方保留有透明导电薄膜。

图19为本发明IPS型TFT-LCD阵列基板工作时液晶旋转的示意图。如图19所示，本发明IPS型TFT-LCD阵列基板通过将像素电极设置成菱形结构，且与菱形的公共电极相互嵌套并间隔设置，因此在一个像素区域内形成了四畴结构。当不加电压时，液晶的长轴方向会按照取向角方向排列，如图19中的虚线。当加电压时，相邻的像素电极和公共电极之间产生水平电场，液晶将按照箭头e方向旋转，如图19中的实线。由于四畴结构中像素电极与公共电极之间形成的水平电场方向分别垂直于菱形的四条边，如图19中的箭头a、箭头b、箭头c和箭头d表示四个水平电场方向，因此像素区域内的液晶将分别沿四个不同方向偏转。通过控制液晶的旋转角度，可达到调制灰度的效果，而且可以在上、下、左、右四个方向看到显示图像，增加了上述四个方向的视角，而且能够更好的抵消色畸变，增强色彩纯度。

从本发明上述技术方案可以看出，本发明IPS型TFT-LCD阵列基板中薄膜晶体管的结构与现有技术基本相同。数据线以折线形状形成在单个像素区域的右侧，即数据线以折线形状形成于各显示区域之间，与相邻的像素电极保持等距，以减少像素电极与数据线间产生的寄生电容。栅线以折线形状形成在单个像素区域的下方，栅线拐角部分为梯形状，与相邻的栅线保持5μm～15μm的间距，避免发生短路现象；数据线与邻近的栅线保持2μm～10μm的间距，以确保不会产生因重叠造成的寄生电容。

本发明提供了一种IPS型TFT-LCD阵列基板，通过将公共电极和像素电极设置成菱形，栅线以折线形横向设置在像素电极的下方，数据线以折线形纵向设置在像素电极的右侧，薄膜晶体管设置在像素电极的正右侧，菱形的公共电极和像素电极相互嵌套并间隔设置，使本发明IPS型TFT-LCD阵列基板在一个像素区域内形成四畴结构，从而可起到增加上、下、左、右全视角的作用，并能够更好的抵消色畸变，增强色彩纯度。

需要说明的是，现有技术的IPS技术由单畴模式引入双畴模式，采用”人”字形像素电极，目的是为了改善IPS模式在某些特定角度的灰阶逆转现象。其双畴配向原理是在一个像素区域内，上部分和下部分液晶的偏转方向与下极化方向成对称形，以保证入射偏振光经过液晶调制后到达彩膜基板时，相对上极化的振幅及相位保持一致，因此确保了单个像素区域内上部分和下部分出射光强度和灰度的均一性。并且由于在一个像素区域内，液晶分子有双取向，相对单畴模式可起到增加左视角和右视角、增强色彩纯度的作用。本发明上述技术方案在现有技术双畴模式的基础上，将双畴模式扩展为四畴模式，使单个像素区域内的液晶分子有四个取向，不仅可增加全视角，而且在各方向上都具有比双畴模式更佳的色彩对比度。具体地说，在本发明上述技术方案中，单个像素区域内液晶分子的偏转方向相对于上极化、下极化方向均对称，所以由下极化调制后的入射偏振光在经过不同取向的液晶分子层后，出射光仍然保持了强度和灰度的一致，因此本发明不需要更改现有阵列基板的基本结构和材料，如液晶、上极化、下极化和背光源等。

图20为本发明IPS型TFT-LCD阵列基板制造方法的流程图，具体包括：

步骤1、在基板上形成栅线、栅电极、公共电极、数据线、源电极、漏电极和TFT沟道区域图形，其中栅线和数据线为折线形，公共电极为数个相互嵌套的菱形；

步骤2、在完成步骤1的基板上沉积一层钝化层，通过构图工艺在漏电极位置形成钝化层过孔图形；

步骤3、在完成步骤2的基板上沉积一层透明导电薄膜，通过构图工艺形成数个菱形的像素电极图形，所述像素电极与所述公共电极相互嵌套并间隔设置，且通过钝化层过孔与漏电极连接。

下面通过具体实施例进一步说明本发明IPS型TFT-LCD阵列基板制造方法的技术方案。

图21为本发明IPS型TFT-LCD阵列基板制造方法第一实施例的流程图，具体包括：

步骤111、在基板上沉积一层透明导电薄膜，通过构图工艺形成数个相互嵌套的菱形的公共电极图形；

步骤112、在完成步骤111的基板上沉积一层栅金属薄膜，通过构图工艺在基板上形成栅电极和横向折线形的栅线图形；

步骤113、在完成步骤112的基板上依次沉积半导体层、掺杂半导体层和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺，在基板上形成源电极、漏电极、TFT沟道区域图形和纵向折线形的数据线图形；

步骤114、在完成步骤113的基板上沉积一层钝化层，通过构图工艺在漏电极位置形成钝化层过孔图形；

步骤115、在完成步骤114的基板上沉积一层透明导电薄膜，通过构图工艺形成数个菱形的像素电极图形，所述像素电极与所述公共电极相互嵌套并间隔设置，且通过钝化层过孔与漏电极连接。

采用磁控溅射、热蒸发或其它成膜方法，在基板上沉积一层透明导电薄膜，基板可以采用玻璃基板或石英基板，厚度为0.5μm～1.1μm，透明导电薄膜的材料可以使用氧化铟锡(ITO)或氧化铟锌(IZO)，或其它高分子透明材料。使用普通掩模板通过构图工艺对透明导电薄膜进行构图，在基板上形成公共电极图形。公共电极图形包括连接电极和数个依次嵌套的菱形状的公共电极，数个菱形状的公共电极形成在单个像素区域内，依次嵌套，在一侧相互连接，并与两侧的连接电极连接，连接电极用于使相邻的公共电极连接成一个整体。

在完成上述图形的基板上，采用磁控溅射、热蒸发或其它成膜方法，在基板上沉积一层栅金属薄膜，栅金属薄膜厚度为0.1μm～0.3μm，材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。例如，虽然使用铝材料做为栅线较为合理，但铝材料在单体状态的耐热性较低，因此可以在铝材料上层叠一些耐热性金属如铬、钼等金属，或在铝材料表面上以阳极氧化附加氧化层。使用普通掩模板通过构图工艺对栅金属薄膜进行构图，在基板上形成栅线和栅电极图形，其中栅线为折线形，横向形成在单个像素区域的下方，栅电极为直线形状，形成在单个像素区域的右侧。

在完成上述图形的基板上，采用化学气相沉积或其它成膜方法依次沉积栅绝缘层、半导体层和掺杂半导体层(欧姆接触层)，其中半导体层和掺杂半导体层组成有源层。然后采用磁控溅射、热蒸发或其它成膜方法沉积一层源漏金属薄膜。源漏金属薄膜的厚度为0.4μm～0.6μm，材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。例如，源漏金属薄膜可以是厚度0.1μm左右的钛、铬、钼等金属作为耐热金属层，厚度0.3μm左右的铝金属作为低电阻布线层，厚度0.1μm左右的钛金属作为中间导电层。栅绝缘层的厚度为0.2μm～0.3μm，材料可以为氮化硅(SiNx)等，半导体层的厚度为0.4μm～0.6μm，材料可以为非晶硅(a-Si)等，掺杂半导体层的厚度为0.04μm～0.06μm，材料可以为掺杂磷的非晶硅等。采用半色调或灰色调掩模板通过构图工艺对半导体层、掺杂半导体层和源漏金属薄膜进行构图，在基板上形成数据线、源电极、漏电极和TFT沟道区域图形，其中源电极和漏电极之间的掺杂半导体层被完全刻蚀掉，暴露出半导体层，数据线为折线形，纵向形成在像素区域的右侧。该构图过程采用了多步刻蚀工艺。先在源漏金属薄膜上涂敷一层光刻胶，使用半色调或灰色调掩模板进行曝光，使光刻胶形成完全曝光区域(即光刻胶完全去除区域)、部分曝光区域(即光刻胶部分保留区域)和未曝光区域(即光刻胶完全保留区域)，数据线、源电极和漏电极位置为未曝光区域，源电极和漏电极之间的区域为部分曝光区域，其余部分全部是完全曝光区域；显影处理后，完全曝光区域的光刻胶被完全去除，部分曝光区域的光刻胶被部分去除，未曝光区域的光刻胶完全保留；通过第一次刻蚀工艺形成数据线、源电极和漏电极图形，灰化处理后，通过第二次刻蚀工艺形成TFT沟道区域图形。

在完成上述图形的基板上，采用化学气相沉积或其它成膜方法沉积一层钝化层，钝化层的厚度为0.2μm～0.4μm，材料可以为氮化硅(SiNx)等。使用普通掩模板通过构图工艺进行构图，在漏电极位置形成钝化层过孔图形。

最后，在完成上述图形的基板上，采用磁控溅射、热蒸发或其它成膜方法沉积一层透明导电薄膜，透明导电薄膜的材料可以使用氧化铟锡(ITO)或氧化铟锌(IZO)，或其它高分子透明材料。使用普通掩模板通过构图工艺在像素区域形成像素电极图形，像素电极通过钝化层过孔与漏电极连接，其中像素电极为数个依次嵌套的菱形，菱形的数量与公共电极菱形的数量相同，像素电极与公共电极相互嵌套并间隔设置，每个菱形的像素电极位于二个菱形的公共电极之间(最外侧边缘的像素电极除外)。此外，最外侧靠近栅线11的像素电极9与栅线11有部分重叠，形成存储电容。

图22为本发明IPS型TFT-LCD阵列基板制造方法第二实施例的流程图，具体包括：

步骤121、在基板上沉积一层透明导电薄膜，通过构图工艺形成数个相互嵌套的菱形的公共电极图形；

步骤122、在完成步骤121的基板上沉积一层栅金属薄膜，通过构图工艺在基板上形成栅电极和横向折线形的栅线图形；

步骤123、在完成步骤122的基板上依次沉积半导体层和掺杂半导体层，采用普通掩模板通过构图工艺，在基板上形成有源层图形；

步骤124、在完成步骤123的基板上沉积一层源漏金属薄膜，采用普通掩模板通过构图工艺，在基板上形成源电极、漏电极、TFT沟道区域图形和纵向折线形的数据线图形；

步骤125、在完成步骤124的基板上沉积一层钝化层，通过构图工艺在漏电极位置形成钝化层过孔图形；

步骤126、在完成步骤125的基板上沉积一层透明导电薄膜，通过构图工艺形成数个菱形的像素电极图形，所述像素电极与所述公共电极相互嵌套并间隔设置，且通过钝化层过孔与漏电极连接。

本实施例与第一实施例的主要流程基本相同，区别在于采用了分别制备有源层和TFT沟道区域图形的工艺，即将前述第一实施例中的步骤113分为二个构图工艺。具体地，在形成栅电极、栅线和公共电极图形后，先采用化学气相沉积或其它成膜方法依次沉积栅绝缘层、半导体层和掺杂半导体层，使用普通掩模板对半导体层和掺杂半导体层进行构图，形成有源层图形。之后采用磁控溅射、热蒸发或其它成膜方法沉积一层源漏金属薄膜，使用普通掩模板对源漏金属薄膜进行构图，形成数据线、源电极、漏电极和TFT沟道区域图形。其它制造过程与前述第一实施例相同，不再赘述。

图23为本发明IPS型TFT-LCD阵列基板制造方法第三实施例的流程图，具体包括：

步骤131、在基板上沉积一层栅金属薄膜，通过构图工艺在基板上形成栅电极、横向折线形的栅线和数个相互嵌套的菱形的公共电极图形；

步骤132、在完成步骤131的基板上依次沉积半导体层、掺杂半导体层和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺，在基板上形成源电极、漏电极、TFT沟道区域图形和纵向折线形的数据线图形；

步骤133、在完成步骤132的基板上沉积一层钝化层，通过构图工艺在漏电极位置形成钝化层过孔图形；

步骤134、在完成步骤133的基板上沉积一层透明导电薄膜，通过构图工艺形成数个菱形的像素电极图形，所述像素电极与所述公共电极相互嵌套并间隔设置，且通过钝化层过孔与漏电极连接。

首先在基板上沉积一层栅金属薄膜，基板、栅金属薄膜的厚度、材料和沉积方法与前述第一实施例相同。使用普通掩模板通过构图工艺进行构图，在基板上形成栅线、栅电极和公共电极图形，其中栅线为折线形，横向形成在单个像素区域的下方，栅电极为直线形状，形成在单个像素区域的右侧，公共电极图形包括连接电极和数个依次嵌套的菱形状的公共电极，数个菱形状的公共电极形成在单个像素区域内，依次嵌套，在一侧相互连接，并与两侧的连接电极连接，连接电极用于使相邻的公共电极连接成一个整体。

之后在完成上述图形的基板上，依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜。栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜的厚度、材料和与沉积方法前述第一实施例相同。采用半色调或灰色调掩模板通过构图工艺对半导体层、掺杂半导体层和源漏金属薄膜进行构图，在基板上形成数据线、源电极、漏电极和TFT沟道区域图形，其中源电极和漏电极之间的掺杂半导体层被完全刻蚀掉，暴露出半导体层，其中数据线为折线形(Zigzag形状)，纵向形成在像素区域的右侧。

随后在完成上述图形的基板上，沉积一层钝化层，钝化层的厚度、材料和沉积方法与前述第一实施例相同。使用普通掩模板通过构图工艺对钝化层进行构图，在漏电极位置形成钝化层过孔图形。

最后，在完成上述图形的基板上，采用磁控溅射、热蒸发或其它成膜方法沉积一层透明导电薄膜。使用普通掩模板通过构图工艺在像素区域形成像素电极图形，像素电极通过钝化层过孔与漏电极连接，其中像素电极为数个依次嵌套的菱形，菱形的数量与公共电极菱形的数量相同，所述像素电极与所述公共电极相互嵌套并间隔设置，每个菱形的像素电极位于二个菱形的公共电极之间(最外侧边缘的像素电极除外)。此外，最外侧靠近栅线11的像素电极9与栅线11有部分重叠，形成存储电容。

图24为本发明IPS型TFT-LCD阵列基板制造方法第四实施例的流程图，具体包括：

步骤141、在基板上沉积一层栅金属薄膜，通过构图工艺在基板上形成栅电极、横向折线形的栅线和数个相互嵌套的菱形的公共电极图形；

步骤142、在完成步骤141的基板上依次沉积半导体层和掺杂半导体层，采用普通掩模板通过构图工艺，在基板上形成有源层图形；

步骤143、在完成步骤142的基板上沉积一层源漏金属薄膜，采用普通掩模板通过构图工艺，在基板上形成源电极、漏电极、TFT沟道区域图形和纵向折线形的数据线图形；

步骤144、在完成步骤143的基板上沉积一层钝化层，通过构图工艺在漏电极位置形成钝化层过孔图形；

步骤145、在完成步骤144的基板上沉积一层透明导电薄膜，通过构图工艺形成数个菱形的像素电极图形，所述像素电极与所述公共电极相互嵌套并间隔设置，且通过钝化层过孔与漏电极连接。

本实施例与第三实施例的主要流程基本相同，区别在于采用了分别制备有源层和TFT沟道区域图形的工艺，即将前述第三实施例中的步骤132分为二个构图工艺，二个构图工艺已在前述第二实施例中说明。

本发明提供了一种IPS型TFT-LCD阵列基板制造方法，通过形成菱形形状的公共电极和像素电极、横向折线形的栅线和纵向折线形的数据线，且菱形形状的公共电极和像素电极相互嵌套并间隔设置，使本发明所制造的I PS型TFT-LCD阵列基板在一个像素区域内形成四畴结构，从而可起到增加上、下、左、右全视角的作用，并能够更好的抵消色畸变，增强色彩纯度。

最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (10)

1.一种IPS型TFT-LCD阵列基板，包括形成在像素区域内的栅线、数据线、公共电极、像素电极和薄膜晶体管，其特征在于，所述栅线和数据线为折线形且绝缘交叉设置，所述公共电极和像素电极为数个相互嵌套并间隔设置的菱形。

2.根据权利要求1所述的IPS型TFT-LCD阵列基板，其特征在于，所述折线形的栅线横向形成在所述像素区域的上方或下方，直线形状的栅电极和折线形的数据线形成在所述像素区域的一侧。

3.根据权利要求1所述的IPS型TFT-LCD阵列基板，其特征在于，所述公共电极和像素电极菱形的数量相同。

4.根据权利要求1～3中任一权利要求所述的IPS型TFT-LCD阵列基板，其特征在于，所述折线形的栅线的拐角处为梯形状，与相邻的栅线之间的间距为5μm～15μm，数据线与邻近的栅线之间的间距为2μm～10μm。

5.一种IPS型TFT-LCD阵列基板制造方法，其特征在于，包括：

步骤1、在基板上形成栅线、栅电极、公共电极、数据线、源电极、漏电极和TFT沟道区域图形，其中栅线和数据线为折线形，公共电极为数个相互嵌套的菱形；

步骤2、在完成步骤1的基板上沉积一层钝化层，通过构图工艺在漏电极位置形成钝化层过孔图形；

步骤3、在完成步骤2的基板上沉积一层透明导电薄膜，通过构图工艺形成数个菱形的像素电极图形，所述像素电极与所述公共电极相互嵌套并间隔设置，且通过钝化层过孔与漏电极连接。

6.根据权利要求5所述的IPS型TFT-LCD阵列基板制造方法，其特征在于，所述步骤1具体包括：

步骤11、在基板上形成栅线、栅电极和公共电极图形，其中栅线为折线形，公共电极为数个相互嵌套的菱形；

步骤12、在完成步骤11的基板上形成数据线、源电极、漏电极和TFT沟道区域图形，其中数据线为折线形。

7.根据权利要求6所述的IPS型TFT-LCD阵列基板制造方法，其特征在于，所述步骤11具体包括：在基板上沉积一层透明导电薄膜，通过构图工艺形成数个相互嵌套的菱形的公共电极图形；沉积一层栅金属薄膜，通过构图工艺在基板上形成栅电极和横向折线形的栅线图形。

8.根据权利要求6所述的IPS型TFT-LCD阵列基板制造方法，其特征在于，所述步骤11具体包括：在基板上沉积一层栅金属薄膜，通过构图工艺在基板上形成栅电极、横向折线形的栅线和数个相互嵌套的菱形的公共电极图形。

9.根据权利要求6所述的IPS型TFT-LCD阵列基板制造方法，其特征在于，所述步骤12具体包括：在完成步骤11的基板上依次沉积半导体层、掺杂半导体层和源漏金属薄膜，采用半色调或灰色调掩模板通过构图工艺，在基板上形成源电极、漏电极、TFT沟道区域和纵向折线形的数据线图形。

10.根据权利要求6所述的IPS型TFT-LCD阵列基板制造方法，其特征在于，所述步骤12具体包括：在完成步骤11的基板上依次沉积半导体层、和掺杂半导体层，采用普通掩模板通过构图工艺，在基板上形成有源层图形；沉积一层源漏金属薄膜，采用普通掩模板通过构图工艺，在基板上形成源电极、漏电极、TFT沟道区域和纵向折线形的数据线图形。

Images